CN216311756U - 一种封装结构 - Google Patents
一种封装结构 Download PDFInfo
- Publication number
- CN216311756U CN216311756U CN202121953185.XU CN202121953185U CN216311756U CN 216311756 U CN216311756 U CN 216311756U CN 202121953185 U CN202121953185 U CN 202121953185U CN 216311756 U CN216311756 U CN 216311756U
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- metal pad
- front surface
- cavity
- gyroscope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000001133 acceleration Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 238000004080 punching Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 95
- 238000002161 passivation Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229940125898 compound 5 Drugs 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Gyroscopes (AREA)
Abstract
本实用新型提供一种封装结构，其包括：第一半导体圆片，其正面设置有磁传感器、第一金属焊盘和与第一金属焊盘连接的第一再布线层，其背面设置有第一腔体和第二腔体；第二半导体圆片，其正面设置有第二金属焊盘、加速度传感器和陀螺仪，第二半导体圆片与第一半导体圆片的背面相键合，其中，第二半导体圆片位于第一半导体圆片的上方，第二半导体圆片的正面与第一半导体圆片的背面相对，且第二半导体圆片正面的加速度传感器和陀螺仪分别与第一半导体圆片背面的第一腔体和第二腔体相对。与现有技术相比，本实用新型通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。
Description
【技术领域】
本实用新型涉及集成式传感器技术领域，尤其涉及一种集成磁传感器，加速度传感器和陀螺仪的封装结构。
【背景技术】
随着物联网技术的快速发展，传感器的应用逐步普及，磁传感器，加速度传感器和陀螺仪在诸如消费领域，工业类及汽车电子领域的应用越来越广泛。但是，这些不同功能的传感器通常以独立的产品应用，因为磁传感器和其它传感器如加速度计和陀螺仪的制作工艺不同，通常需要分开流片，然后再组装在同一块基板上，这样会占用较多的封装面积和成本。
因此，有必要提出一种技术方案来克服上述问题。
【实用新型内容】
本实用新型的目的之一在于提供一种封装结构，其通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。
根据本实用新型的一个方面，本实用新型提供一种封装结构，其包括：第一半导体圆片，其正面设置有磁传感器、第一金属焊盘和与所述第一金属焊盘连接的第一再布线层，其背面设置有第一腔体和第二腔体，其中，所述第一再布线层位于所述第一金属焊盘的下方；第二半导体圆片，其正面设置有第二金属焊盘、加速度传感器和陀螺仪，所述第二半导体圆片与所述第一半导体圆片的背面相键合，其中，所述第二半导体圆片位于所述第一半导体圆片的上方，所述第二半导体圆片的正面与所述第一半导体圆片的背面相对，且所述第二半导体圆片正面的加速度传感器和陀螺仪分别与所述第一半导体圆片面的第一腔体和第二腔体相对。
与现有技术相比，本实用新型通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，一方面缩短了产品的加工周期，降低了加工成本；另一方面，产品的集成度更高，减小了封装体积，应用前景更广泛。
【附图说明】
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本实用新型在一个实施例中的集成磁传感器，加速度传感器和陀螺仪的封装结构的纵向剖面示意图；
图2为本实用新型在一个实施例中的集成磁传感器，加速度传感器和陀螺仪的封装结构的封装方法的流程示意图；
图3-图10为本实用新型在一个实施例中图2所示的各步骤对应的纵剖面图。
【具体实施方式】
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示，其为本实用新型在一个实施例中的封装结构的纵向剖面示意图，其将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部。图1所示的封装结构包括第一半导体圆片1、第二半导体圆片2、基板4和塑封料5。通过半导体圆片级封装后，会进行半导体圆片切割的步骤以形成多个相互独立的封装结构，即独立芯片。以半导体圆片切割前的角度来看，即半导体圆片级(即晶圆级)的角度来看，第一半导体圆片1和第二半导体圆片2是两个独立的半导体圆片，以半导体圆片切割后的角度来看，即芯片级的角度来看，第一半导体圆片1和第二半导体圆片2可以被理解为各个半导体圆片的晶片。
所述第一半导体圆片1为磁传感器晶圆，其正面设置有磁传感器(其包括磁传感器的结构电路及其驱动电路)101、第一金属焊盘102和与所述第一金属焊盘102连接的第一再布线层103，其背面设置有第一腔体104和第二腔体105，其中，所述第一再布线层103位于所述第一金属焊盘102的下方；所述第一再布线层103通过钝化层进行保护。
所述第二半导体圆片2为加速度和陀螺仪集成晶圆，其正面设置有第二金属焊盘201、加速度传感器(其包括加速度传感器的结构电路及其驱动电路)202和陀螺仪(其包括陀螺仪的结构电路及其驱动电路)203，所述第二半导体圆片2与所述第一半导体圆片1的背面相键合，其中，所述第二半导体圆片2位于所述第一半导体圆片1的上方，所述第二半导体圆片2的正面与所述述第一半导体圆片1的背面相对，且所述第二半导体圆片2正面的加速度传感器202和陀螺仪203分别与所述第一半导体圆片1背面的第一腔体104和第二腔体105相对。
在一个实施例中，第一半导体圆片1和第二半导体圆片2的键合，可以通过胶水键合，金属键合或阳极键合的方式实现。
在图1所示的实施例中，键合后的第二半导体圆片2的背面(或所述第二半导体圆片2远离所述第一半导体圆片1的一面)设置有第二再布线层204，其由所述第二金属焊盘201引出并再分布到第二半导体圆片2的背面，其中，所述第二金属焊盘201的引出方式是通过在第二半导体圆片2上打孔引出，是通过硅通孔(TSV)工艺实现的，具体的，通过贯穿第二半导体圆片2的金属贯通线路及第二再布线层204将第二半导体圆片2正面的第二金属焊盘201引到第二半导体圆片2的背面，并进行钝化层保护。在另一个实施例中，所述第二金属焊盘201的引出方式是在所述第二半导体圆片2中通过斜坡金属重布线工艺实现的。
在所述第一半导体圆片(1)正面的第一再布线层(103)上设置有焊球106。其中，金属焊盘102、201和焊球106均可作为信号触点。
键合后的第一半导体圆片1和第二半导体圆片2自所述基板4的正面向上依次层叠设置，其中，通过倒装工艺将第一半导体圆片1正面的焊球106与内含线路层的所述基板4连接；通过压焊工艺使用焊线3将所述第二半导体圆片(2)背面的第二再布线层(204)与内含线路层的所述基板(4)连接，从而将第一半导体圆片1、第二半导体圆片2和基板6集成在一起。
通过塑封工艺，使用塑封料5将集成在一起的第一半导体圆片1、第二半导体圆片2和基板4进行塑封，以形成最终的封装体。
请参考图2所示，其为本实用新型在一个实施例中的封装结构的封装方法的流程示意图；请参考图3-图10所示，其为本实用新型在一个实施例中，图2所示的各步骤对应的纵剖面图。图2所示的封装结构的封装方法包括如下步骤。
步骤210、如图3所示，提供第一半导体圆片1，所述第一半导体圆片1为磁传感器晶圆，其正面设置有磁传感器(其包括磁传感器的结构电路及其驱动电路)101、第一金属焊盘102和与所述第一金属焊盘102连接的第一再布线层103，其背面设置有第一腔体104和第二腔体105，其中，所述第一再布线层103位于所述第一金属焊盘102的下方；所述第一再布线层103通过钝化层进行保护。
步骤220、如图4所示，提供第二半导体圆片2，所述第二半导体圆片2为加速度和陀螺仪集成晶圆，其正面设置有第二金属焊盘201、加速度传感器(其包括加速度传感器的结构电路及其驱动电路)202和陀螺仪(其包括陀螺仪的结构电路及其驱动电路)203。
步骤230、如图5所示，将所述第二半导体圆片2与所述第一半导体圆片1的背面相键合。键合后，所述第二半导体圆片2位于所述第一半导体圆片1的上方，所述第二半导体圆片2的正面与所述述第一半导体圆片1的背面相对，且所述第二半导体圆片2正面的加速度传感器202和陀螺仪203分别与所述第一半导体圆片1背面的第一腔体104和第二腔体105相对。
在一个实施例中，第一半导体圆片1和第二半导体圆片2的键合，可以通过胶水键合，金属键合或阳极键合的方式实现。
步骤240、如图6所示，在键合后的第二半导体圆片2的背面(或所述第二半导体圆片2远离所述第一半导体圆片1的一面)形成第二再布线层204，第二再布线层204由所述第二金属焊盘201引出并再分布到第二半导体圆片2的背面。在图6所示的实施例中，所述第二金属焊盘201的引出方式是通过在第二半导体圆片2上打孔引出，是通过硅通孔(TSV)工艺实现的，具体的，通过贯穿第二半导体圆片2的金属贯通线路及第二再布线层204将第二半导体圆片2正面的第二金属焊盘201引到第二半导体圆片2的背面，并进行钝化层保护。在另一个实施例中，所述第二金属焊盘201的引出方式是在所述第二半导体圆片2中通过斜坡金属重布线工艺实现的。
步骤250、如图7所示，在键合后的所述第一半导体圆片1正面的所述第一再布线层103上设置焊球106。其中，金属焊盘102、201和焊球106均可作为信号触点。
步骤260、如图8所示，通过倒装工艺将所述第一半导体圆片1背面的焊球106与基板4连接。
步骤270、如图9所示，通过压焊工艺使用焊线3将所述第二半导体圆片2背面的第二再布线层204与所述基板4连接。
步骤280、如图10所示，通过塑封工艺，使用塑封料5将集成在一起的所述第一半导体圆片1、第二半导体圆片2和基板4进行塑封，以形成最终的封装体。
综上所述，本实用新型通过将将磁传感器，加速度传感器和陀螺仪集中到一个封装体内，一方面可以使产品的集成度更高，应用范围更广；另一方面，两片半导体圆片可以同时流片，圆片键合后先进行晶圆级封装再划片后进行倒装及bonding工艺(即芯片打线)，避免圆片分别流片造成的成本增加及加工周期的延长。
在本实用新型中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
以上所述仅为本实用新型的较佳实施方式，本实用新型的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本实用新型揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
Claims (6)
1.一种封装结构，其特征在于，其包括：
第一半导体圆片(1)，其正面设置有磁传感器(101)、第一金属焊盘(102)和与所述第一金属焊盘(102)连接的第一再布线层(103)，其背面设置有第一腔体(104)和第二腔体(105)，其中，所述第一再布线层(103)位于所述第一金属焊盘(102)的下方；
第二半导体圆片(2)，其正面设置有第二金属焊盘(201)、加速度传感器(202)和陀螺仪(203)，所述第二半导体圆片(2)与所述第一半导体圆片(1)的背面相键合，其中，所述第二半导体圆片(2)位于所述第一半导体圆片的上方，所述第二半导体圆片(2)的正面与所述述第一半导体圆片(1)的背面相对，且所述第二半导体圆片(2)正面的加速度传感器(202)和陀螺仪(203)分别与所述第一半导体圆片(1)背面的第一腔体(104)和第二腔体(105)相对。
2.根据权利要求1所述的封装结构，其特征在于，其还包括：
第二再布线层(204)，其由所述第二金属焊盘(201)引出并再分布到所述第二半导体圆片(2)的背面。
3.根据权利要求2所述的封装结构，其特征在于，
所述第二金属焊盘(201)的引出方式是在所述第二半导体圆片(2)中通过斜坡金属重布线工艺实现的；或
所述第二金属焊盘(201)的引出方式是通过在所述第二半导体圆片(2)上打孔引出，是通过通孔工艺实现的。
4.根据权利要求2所述的封装结构，其特征在于，其还包括：
焊球(106)，其设置于所述第一半导体圆片(1)正面的第一再布线层(103)上。
5.根据权利要求4所述的封装结构，其特征在于，其还包括基板(4)，
键合后的第一半导体圆片(1)和第二半导体圆片(2)自所述基板(4)的正面向上依次层叠设置；
通过倒装工艺将所述第一半导体圆片(1)正面的所述焊球(106)与所述基板(4)连接；
通过压焊工艺使用焊线(3)将所述第二半导体圆片(2)背面的第二再布线层(204)与所述基板(4)连接。
6.根据权利要求5所述的封装结构，其特征在于，其还包括：
塑封料(5)，其将集成在一起的所述第一半导体圆片(1)、第二半导体圆片(2)和基板(4)进行塑封。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121953185.XU CN216311756U (zh) | 2021-08-19 | 2021-08-19 | 一种封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121953185.XU CN216311756U (zh) | 2021-08-19 | 2021-08-19 | 一种封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216311756U true CN216311756U (zh) | 2022-04-15 |
Family
ID=81086204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121953185.XU Withdrawn - After Issue CN216311756U (zh) | 2021-08-19 | 2021-08-19 | 一种封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216311756U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113629023A (zh) * | 2021-08-19 | 2021-11-09 | 美新半导体（无锡）有限公司 | 一种封装结构及其封装方法 |
-
2021
- 2021-08-19 CN CN202121953185.XU patent/CN216311756U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113629023A (zh) * | 2021-08-19 | 2021-11-09 | 美新半导体（无锡）有限公司 | 一种封装结构及其封装方法 |
| CN113629023B (zh) * | 2021-08-19 | 2024-12-24 | 美新半导体（无锡）有限公司 | 一种封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401338B2 (en) | Electronic devices with embedded die interconnect structures, and methods of manufacture thereof | |
| US11183493B2 (en) | Semiconductor device using EMC wafer support system and fabricating method thereof | |
| US8093711B2 (en) | Semiconductor device | |
| CN103077933B (zh) | 三维的芯片到晶圆级集成 | |
| US20190221547A1 (en) | Die encapsulation in oxide bonded wafer stack | |
| US8310063B2 (en) | Semiconductor package structure and manufacturing process thereof | |
| US9676611B2 (en) | Sensor device packages and related fabrication methods | |
| JP2013526066A (ja) | 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償 | |
| TW202534922A (zh) | 晶圓級堆疊晶片封裝及製造其之方法 | |
| KR20130133166A (ko) | 매립 구조물 및 매립 구조물 제조 방법 | |
| KR20090004584A (ko) | 반도체 패키지 및 그 제조 방법 | |
| US10340254B2 (en) | Method of producing an interposer-chip-arrangement for dense packaging of chips | |
| TWI419302B (zh) | 封裝製程 | |
| CN113629022B (zh) | 一种六轴集成传感器的封装结构及其封装方法 | |
| CN216311756U (zh) | 一种封装结构 | |
| CN113629023B (zh) | 一种封装结构及其封装方法 | |
| US10442685B2 (en) | Microelectronic packages having hermetic cavities and methods for the production thereof | |
| CN216054656U (zh) | 一种六轴集成传感器的封装结构 | |
| US9362257B2 (en) | Mirco-electro-mechanical system module and manufacturing method thereof | |
| CN112420530B (zh) | 封装件及其形成方法 | |
| CN113998660B (zh) | 一种六轴传感器的封装结构及其封装方法 | |
| US9570419B2 (en) | Method of thinning and packaging a semiconductor chip | |
| CN113998659A (zh) | 集成加速度传感器和磁传感器的封装结构及其封装方法 | |
| Schuler-Watkins et al. | Challenges of wafer-level MEMS packaging | |
| CN217062077U (zh) | 一种封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20220415 Effective date of abandoning: 20241224 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20220415 Effective date of abandoning: 20241224 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |