CN203746393U - 一种栅极驱动电路及显示装置 - Google Patents

Abstract

本实用新型提供一种栅极驱动电路及显示装置，涉及显示技术领域，包括多个相互级联的移位寄存器单元以及预充电单元，多级所述移位寄存器单元的扫描输出与触控扫描间隔进行，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷。

Description

一种栅极驱动电路及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种栅极驱动电路及显示装置。

背景技术

随着触控式显示装置的日益普及，人们对于触控式显示装置的质量要求也越来越高，内嵌式触控（In-cell touch）技术因其所具有的厚度薄以及触控灵敏度高等优点而被广泛应用。

内嵌式触控技术即触控元件整合于显示面板之内，使面板本身就具有触控功能，不需另外进行与触控面板的贴合与组装即可达到触控的效果与应用。以典型的TFT-LCD（Thin Film Transistor-Liquid CrystalDisplay，薄膜场效应晶体管液晶显示器）为例，其特点是在TFT-LCD标准制程中即完成触控感测元件的制造技术，由于无需额外设置触控面板，从而没有贴合及对位的问题，重量及厚度也显著降低，产品将更轻薄。由于采用内嵌技术，使得显示装置产品无需边框，可达全平面设计，产品的设计也更为简洁俐落，应用领域更广。

现有的内嵌式触控技术一般采用投射式多点电容触控方式，其触控信号的采集是通过两层信号线，其中一层信号线为驱动线（Tx lines），另一层信号线作为感应线（Rx lines），两层线路彼此垂直。在实现方式上，采用扫描式轮流驱动每一条驱动线，并测量与这条驱动线交错的感应线是否有某点发生电容耦合现象。经逐一扫描，即可获得确切的触点位置，并能实现多点触控。

对于现有的触控显示装置而言，当位于相同行或列的像素和扫描线同时充电时会互相干扰，所以像素充电和扫描的过程通常都是分时进行，具体的，在一帧内一般有V-Blank和H-Blank两种时序方式。V-Blank方式是指在一帧内，对所有像素充电之后，留一段时间进行触控信号扫描，即像素充电与触控扫描分开进行。此种方式只能支持与显示器画面刷新率相同的触控扫描刷新率（1：1关系），如果画面刷新率为60HZ，则触控扫描刷新率只能为60HZ。为了提高触控的灵敏度，提高触控扫描的频率是关键，在追求高性能的触控体验效果时，120HZ及以上的触摸刷新率是必要的。

H-Blank方式则可以有效提高触控扫描刷新率，该方式通过在一帧内，在一定行数像素充电的间隙中，预留一段时间进行部分触控信号扫描，即像素充电与触控扫描交叉进行，此种方式可以支持触摸扫描刷新率大于画面刷新率，即与画面刷新率成倍数关系。采用H-Blank方式实现两倍于显示刷新频率的内嵌式触控扫描时序可以如图1所示，通过将显示扫描平均分成两段，在每段结束之后，暂停像素扫描GOA（Gate Drive on Array，阵列基板行驱动）电路工作，对所有的触控感应线进行一次扫描（Tx扫描），因此在一次显示扫描内，可以完成2次触控扫描，实现两倍于显示刷新频率的触控扫描。

传统的GOA电路通常包括多个级联的移位寄存器单元，其结构可以如图2所示，其中，每一个移位寄存器单元分别与相邻行的移位寄存器单元相连接，每一个移位寄存器单元均对应一行栅线，每一行移位寄存器单元输出栅极驱动信号的同时会对下一行移位寄存器单元进行预充电，以保证下一行移位寄存器单元在下一个时钟周期内实现输出。在现有技术中，如图3所示，移位寄存器单元以最简单的4T1C结构为例，当进行如图1所示的H-Blank时序扫描时，由于N/2+1行移位寄存器单元为第二个1/2显示扫描的最开始的一行，但其上拉控制PU节点在第N/2行输出时已经被充电为高电平，由于N/2和N/2+1行输出之间相隔了较长的扫描时间，因此PU点电位会通过相连的TFT漏电，从而严重影响N/2+1行移位寄存器单元的预充电，使得在N/2+1行移位寄存器单元输出时电压降低，从而导致该行像素充电率不足，出现暗线或者亮线不良。

实用新型内容

本实用新型的实施例提供一种栅极驱动电路及显示装置，可以避免行像素充电率不足，改善暗线或者亮线不良。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型实施例的一方面，提供一种栅极驱动电路，包括多个相互级联的移位寄存器单元以及预充电单元，多级所述移位寄存器单元的扫描输出与触控扫描间隔进行；

除第一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的上一级移位寄存器单元的复位信号端；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的下一级移位寄存器单元的信号输入端；

所述预充电单元与在进行完触控扫描之后的第一级移位寄存器单元相连接，用于在进行触控扫描时对所述第一级移位寄存器单元预充电。

其中，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、控制模块以及下拉模块；

所述输入模块，连接信号输入端以及上拉控制节点，用于根据所述信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；

所述复位模块，连接复位信号端、电压端以及所述上拉控制节点，用于根据所述复位信号端输入的信号控制所述上拉控制节点的电平；

所述上拉模块，连接第一时钟信号输入端、所述上拉控制节点以及信号输出端，用于根据所述上拉控制节点和所述第一时钟信号输入端输入的时钟信号将所述信号输出端输出的信号上拉为高电平；

所述控制模块，连接第二时钟信号输入端、所述电压端、所述上拉控制节点以及下拉控制节点，用于根据所述第二时钟信号输入端输入的时钟信号以及所述上拉控制节点的电平控制所述下拉控制节点的电平；

所述下拉模块，连接所述上拉控制节点、所述下拉控制节点、所述电压端以及所述信号输出端，用于将所述信号输出端输出的信号下拉为低电平。

具体的，所述输入模块包括：

第一晶体管，其第一极连接所述上拉控制节点，其第二极和栅极均连接所述信号输入端。

进一步地，所述复位模块包括：

第二晶体管，其第一极连接所述电压端，其栅极连接所述复位信号端，其第二极连接所述上拉控制节点。

所述上拉模块包括：

第三晶体管，其第一极连接所述信号输出端，其栅极连接所述上拉控制节点，其第二极连接所述第一时钟信号输入端；

电容，所述电容并联于所述第三晶体管的栅极和所述第三晶体管的第一极之间。

所述控制模块包括：

第四晶体管，其栅极和第二极均连接所述第二时钟信号输入端；

第五晶体管，其栅极连接所述第四晶体管的第一极，其第二极连接所述第二时钟信号输入端；

第六晶体管，其第一极连接所述电压端，其栅极连接所述上拉控制节点，其第二极连接所述第四晶体管的第一极；

第七晶体管，其第一极连接所述电压端，其栅极连接所述上拉控制节点，其第二极连接所述下拉控制节点。

所述下拉模块包括：

第八晶体管，其第一极连接所述电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点；

第九晶体管，其第一极连接所述电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。

进一步地，所述预充电单元分别连接充电信号输入端以及所述第一级移位寄存器单元的上拉控制节点。

进一步地，所述预充电单元包括：

第十晶体管，其第一极连接所述第一级移位寄存器单元的上拉控制节点，其栅极和第二极连接所述充电信号输入端。

其中，所述第一级移位寄存器单元的信号输入端输入帧起始信号；所述最后一级移位寄存器单元的复位信号端输入复位信号。

另一方面，本实用新型实施例还提供一种显示装置，包括如上所述的栅极驱动电路。

本实用新型实施例提供的栅极驱动电路及显示装置，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷，显著改善了暗线或者亮线不良，提高了显示品质。

附图说明

图1为现有技术中一种采用H-Blank方式实现两倍于显示刷新频率的内嵌式触控扫描时序结构示意图；

图2为现有技术中一种栅极驱动电路的结构示意图；

图3为现有技术中一种栅极驱动电路中移位寄存器单元的结构示意图；

图4为本实用新型实施例提供的一种栅极驱动电路的结构示意图；

图5为本实用新型实施例提供的栅极驱动电路中移位寄存器单元的结构示意图；

图6为本实用新型实施例提供的一种移位寄存器单元的电路连接结构示意图；

图7为本实用新型实施例提供的一种栅极驱动电路工作时的信号时序波形图；

图8为本实用新型实施例提供的一种栅极驱动电路的驱动方法的流程示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本实用新型实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，将另一极称为第二极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例均以N性晶体管为例进行说明，当采用N型晶体管时，第一极可以是该N型晶体管的源极，第二极则可以是该N型晶体管的漏极。可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本实用新型的实施例保护范围内的。

本实用新型实施例提供的栅极驱动电路，如图4所示，包括多个相互级联的移位寄存器单元41以及预充电单元42，多级移位寄存器单元41的扫描输出与触控扫描间隔进行。

其中，除第一级移位寄存器单元外，其余每个移位寄存器单元41的信号输出端OUTPUT均连接与其相邻的上一级移位寄存器单元41的复位信号端RESET。

除最后一级移位寄存器单元外，其余每个移位寄存器单元41的信号输出端OUTPUT均连接与其相邻的下一级移位寄存器单元41的信号输入端INPUT。

预充电单元42与在进行完触控扫描之后的第一级移位寄存器单元相连接，用于在进行触控扫描时对该第一级移位寄存器单元41预充电。

本实用新型实施例提供的栅极驱动电路，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷，显著改善了暗线或者亮线不良，提高了显示品质。

需要说明的是，在对具有N行栅线的阵列基板进行栅极行驱动扫描加触控扫描的过程中，为了提高触控扫描的精准度与报点率，提高触控扫描的频率是关键，这就要求在一次栅极行驱动扫描的过程中加入多次触控扫描，可以通过在一定行数像素充电的间隙中，预留一段时间进行部分触控信号扫描，即像素充电与触控扫描交叉进行，此种方式可以支持触摸扫描刷新率大于画面刷新率，即与画面刷新率成倍数关系。

具体的，在如图4所示的栅极驱动电路中，是以将阵列基板平均分成具有相同行数栅线的两个区域进行的说明，其中，可以将前N/2行栅线所在区域称为第一区域，将后N/2行栅线所在区域称为第二区域，在对第一区域扫描完成后且第二区域开始扫描之前的一段时间为触控扫描时间。预充电单元42用于在进行触控扫描时对位于第二区域的第一级移位寄存器单元41进行预充电。当然，以上也仅是举例说明，为了进一步提高触摸扫描的刷新率，可以将阵列基板上的栅线分成更多的区域进行扫描，本实用新型对此并不做限定。

进一步地，如图5所示，移位寄存器单元41可以包括：输入模块411、复位模块412、上拉模块413、控制模块414以及下拉模块415。

其中，输入模块411，连接信号输入端INPUT以及上拉控制节点PU，用于根据信号输入端INPUT输入的信号控制上拉控制节点PU的电平，该上拉控制节点PU为输入模块411与上拉模块413的连接点。

复位模块412，连接复位信号端RESET、电压端VSS以及上拉控制节点PU，用于根据复位信号端RESET输入的信号控制上拉控制节点PU的电平。

上拉模块413，连接第一时钟信号输入端CLK、上拉控制节点PU以及信号输出端OUTPUT，用于根据上拉控制节点PU和第一时钟信号输入端CLK输入的时钟信号将信号输出端OUTPUT输出的信号上拉为高电平。

控制模块414，连接第二时钟信号输入端CLKB、电压端VSS、上拉控制节点PU以及下拉控制节点PD，用于根据第二时钟信号输入端CLKB输入的时钟信号以及上拉控制节点PU的电平控制下拉控制节点PD的电平。

下拉模块415，连接上拉控制节点PU、下拉控制节点PD、电压端VSS以及信号输出端OUTPUT，用于将信号输出端OUTPUT输出的信号下拉为低电平。

其中，电压端VSS可以为低电平输入。第一时钟信号端CLK和第二时钟信号端CLKB所输入的时钟信号均为方波时钟信号且具有相同的周期与占空比，但两个时钟信号的相位相反，即当CLK输入高电平时，CLKB输入低电平。

更进一步的，本实用新型实施例提供的移位寄存器单元的具体结构可以参照图6所示，其中，输入模块411可以包括：

第一晶体管M1，其第一极连接上拉控制节点PU，其第二极和栅极均连接信号输入端INPUT。

复位模块412可以包括：

第二晶体管M2，其第一极连接电压端VSS，其栅极连接复位信号端RESET，其第二极连接上拉控制节点PU。

在本实用新型实施例中，上拉控制节点PU是指控制上拉模块413处于开启或关闭状态的电路节点。输入模块411和复位模块412的作用具体是根据信号输入端INPUT与复位信号端RESET的高低电平的不同确定上拉控制节点PU的电平高低，从而确定移位寄存器单元当前处于输出或复位状态。

这样一种结构的输入模块411和复位模块412可以实现从上至下的栅极行驱动单向扫描。具体的，当上一级移位寄存器单元的输出端OUTPUT输出信号时，该输出信号将输入本级移位寄存器单元的输入端INPUT，从而实现对本级PU节点的预充电，直至下个时钟周期来临时实现本级移位寄存器单元OUTOPUT端的输出。本级移位寄存器单元的输出信号又同时输入至上级移位寄存器单元的RESET端以及下级移位寄存器单元的INPUT端，实现对上一级移位寄存器单元的复位以及对下级移位寄存器单元PU节点的预充电，以此类推，最终实现从上至下的单向逐级扫描。

进一步地，如图6所示，上拉模块413可以包括：

第三晶体管M3，其第一极连接信号输出端OUTPUT，其栅极连接上拉控制节点PU，其第二极连接第一时钟信号输入端CLK。

电容C，该电容C并联于第三晶体管M3的栅极和第三晶体管M3的第一极之间。

在本实用新型实施例中，上拉模块413的作用是在进行预充之后，且第一时钟信号输入端CLK输入的时钟信号为高电平的时钟周期内，使得信号输出端OUTPUT输出栅极驱动的高电平信号。

进一步地，如图6所示，控制模块414可以包括：

第四晶体管M4，其栅极和第二极均连接第二时钟信号输入端CLKB。

第五晶体管M5，其栅极连接第四晶体管M4的第一极，其第二极连接第二时钟信号输入端CLKB。

第六晶体管M6，其第一极连接电压端VSS，其栅极连接上拉控制节点PU，其第二极连接第四晶体管M4的第一极。

第七晶体管M7，其第一极连接电压端VSS，其栅极连接上拉控制节点PU，其第二极连接下拉控制节点PD。

在本实用新型实施例中，控制模块414的作用是根据上拉控制节点PU的电压控制下拉控制节点PD的电平，其中，下拉控制节点PD是指控制下拉模块处于开启或关闭状态的电路节点。

进一步地，如图6所示，下拉模块415可以包括：

第八晶体管M8，其第一极连接电压端VSS，其栅极连接下拉控制节点PD，其第二极连接上拉控制节点PU。

第九晶体管M9，其第一极连接电压端VSS，其栅极连接下拉控制节点PD，其第二极连接信号输出端OUTPUT。

在本实用新型实施例中，下拉模块415的作用具体是当下拉控制节点PD点电位为高时，且在时钟信号为低电平时分别对上拉控制节点PU电位以及信号输出端OUTPUT进行下拉。

在如图6所示的移位寄存器单元中，分别包括9个N型晶体管以及1个电容（9T1C），与目前较为常用的移位寄存器单元相比，这种电路结构的设计中元器件相对较少，从而显著简化了电路设计与生产的难度，有效控制了电路区域与布线空间的大小，实现了显示装置窄边框的设计。

在本实用新型实施例中，如图4所示，预充电单元42分别连接充电信号输入端SW以及位于第二区域的第一级移位寄存器单元41的上拉控制节点PU。

具体的，如图4所示，预充电单元42可以包括：

第十晶体管M10，其第一极连接第一级移位寄存器单元41的上拉控制节点PU，其栅极和第二极连接充电信号输入端SW。

根据对现有技术的分析可知，第N/2+1个移位寄存器单元由于是触控扫描之后的第一个移位寄存器单元，所以其PU点会出现衰减，因此引入额外的SW信号，在触控扫描时置为高电平，可以使N/2+1的PU点保持高电位，从而保证输出正常。从图7可看出，在SW信号的作用下，第N/2+1级移位寄存器单元的PU点和输出信号均可保持正常，并未出现衰减的现象，达到了预期的效果。其中晶体管M10的作用是单向导通，即在SW为高电平时输入第N/2+1级移位寄存器单元的PU点为高，SW为低电平时输入第N/2+1级移位寄存器单元的PU点为低。应当理解，只要能实现该功能的电路或电子元件都可以采用，并不限于晶体管M10，也可包含多个晶体管，采用晶体管M10的设计可以进一步简化电路结构。该功能电路具体可以通过薄膜晶体管工艺实现，也可以通过集成电路IC控制，或者其他电路结构实现。

在本实用新型实施例中，如图4所示，第一级移位寄存器单元的信号输入端INPUT可以输入帧起始信号STV；最后一级移位寄存器单元的复位信号端RESET可以输入复位信号RST。

采用如图4所示的栅极驱动电路，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷，显著改善了暗线或者亮线不良，提高了显示品质。

与栅极驱动电路对应的，本实用新型实施例还提供一种栅极驱动电路的驱动方法，可以应用于如上所述的栅极驱动电路，如图8所示，包括：

S801、对栅极驱动电路中位于第一区域的移位寄存器单元进行栅极行驱动扫描。

S802、在第一区域移位寄存器单元的栅极行驱动扫描完成后，进行触控扫描，在进行触控扫描时对位于第二区域的第一级移位寄存器单元进行预充电。

S803、对栅极驱动电路中位于第二区域的移位寄存器单元进行栅极行驱动扫描，位于第一区域的最后一级移位寄存器单元与位于第二区域的第一级移位寄存器单元相级联。

本实用新型实施例提供的栅极驱动电路的驱动方法，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷，显著改善了暗线或者亮线不良，提高了显示品质。

需要说明的是，在对具有N行栅线的阵列基板进行栅极行驱动扫描加触控扫描的过程中，为了提高触控扫描的精准度与报点率，提高触控扫描的频率是关键，这就要求在一次栅极行驱动扫描的过程中加入多次触控扫描，可以通过在一定行数像素充电的间隙中，预留一段时间进行部分触控信号扫描，即像素充电与触控扫描交叉进行，此种方式可以支持触摸扫描刷新率大于画面刷新率，即与画面刷新率成倍数关系。

具体的，在如图4所示的栅极驱动电路中，是以将阵列基板平均分成具有相同行数栅线的两个区域进行的说明，其中，可以将前N/2行栅线所在区域称为第一区域，将后N/2行栅线所在区域称为第二区域，在对第一区域扫描完成后且第二区域开始扫描之前的一段时间为触控扫描时间。预充电单元42用于在进行触控扫描时对位于第二区域的第一级移位寄存器单元41进行预充电。当然，以上也仅是举例说明，为了进一步提高触摸扫描的刷新率，可以将阵列基板上的栅线分成更多的区域进行扫描，本实用新型对此并不做限定。

其中，移位寄存器单元的结构具体可以参照图6所示，此处不做赘述。进一步地，可以如图4所示，通过预充电单元42实现对位于第二区域的第一级移位寄存器单元的预充电。

具体的，在进行触控扫描时对位于第二区域的第一级移位寄存器单元进行预充电可以包括：

在进行触控扫描时，对位于第二区域的第一级移位寄存器单元的上拉控制节点输入高电平的充电信号；在进行栅极行驱动扫描时，停止对位于第二区域的第一级移位寄存器单元的上拉控制节点输入充电信号。

例如，预充电单元42可以包括晶体管M10，其第一极连接第一级移位寄存器单元41的上拉控制节点PU，其栅极和第二极连接充电信号输入端。在进行触控扫描时，SW信号通过开启晶体管M10对位于第二区域的第一级移位寄存器单元的上拉控制节点输入高电平，在进行栅极行驱动扫描时，SW信号将关闭晶体管M10，停止对位于第二区域的第一级移位寄存器单元的上拉控制节点输入充电信号。

应当理解，只要能实现该功能的电路或电子元件都可以采用，并不限于晶体管M10，也可包含多个晶体管，采用晶体管M10的设计可以进一步简化电路结构。该功能电路具体可以通过薄膜晶体管工艺实现，也可以通过集成电路IC控制，或者其他电路结构实现。

此外，本实用新型实施例还提供一种显示装置，包括如上所述的栅极驱动电路。

由于栅极驱动电路的结构在前述实施例中已做了详细的描述，此处不做赘述。

本实用新型实施例提供的显示装置，包括栅极驱动电路，该栅极驱动电路又包括移位寄存器单元，通过额外设置与在进行完触控扫描之后的第一级移位寄存器单元相连接的预充电单元，在进行触控扫描时对所述第一级移位寄存器单元预充电，这样一来，避免了两行移位寄存器单元输出之间由于相隔了较长的触控扫描时间而造成的在进行完触控扫描之后的第一级移位寄存器单元PU点漏电现象，从而在保证高报点率的触控扫描的同时避免了行像素充电率不足的缺陷，显著改善了暗线或者亮线不良，提高了显示品质。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种栅极驱动电路，其特征在于，包括多个相互级联的移位寄存器单元以及预充电单元，多级所述移位寄存器单元的扫描输出与触控扫描间隔进行；

除第一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的上一级移位寄存器单元的复位信号端；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的下一级移位寄存器单元的信号输入端；

所述预充电单元与在进行完触控扫描之后的第一级移位寄存器单元相连接，用于在进行触控扫描时对所述第一级移位寄存器单元预充电。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、控制模块以及下拉模块；

所述输入模块，连接信号输入端以及上拉控制节点，用于根据所述信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；

所述复位模块，连接复位信号端、电压端以及所述上拉控制节点，用于根据所述复位信号端输入的信号控制所述上拉控制节点的电平；

所述上拉模块，连接第一时钟信号输入端、所述上拉控制节点以及信号输出端，用于根据所述上拉控制节点和所述第一时钟信号输入端输入的时钟信号将所述信号输出端输出的信号上拉为高电平；

所述控制模块，连接第二时钟信号输入端、所述电压端、所述上拉控制节点以及下拉控制节点，用于根据所述第二时钟信号输入端输入的时钟信号以及所述上拉控制节点的电平控制所述下拉控制节点的电平；

所述下拉模块，连接所述上拉控制节点、所述下拉控制节点、所述电压端以及所述信号输出端，用于将所述信号输出端输出的信号下拉为低电平。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述输入模块包括：

第一晶体管，其第一极连接所述上拉控制节点，其第二极和栅极均连接所述信号输入端。

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述复位模块包括：

第二晶体管，其第一极连接所述电压端，其栅极连接所述复位信号端，其第二极连接所述上拉控制节点。

5.根据权利要求2所述的栅极驱动电路，其特征在于，所述上拉模块包括：

第三晶体管，其第一极连接所述信号输出端，其栅极连接所述上拉控制节点，其第二极连接所述第一时钟信号输入端；

电容，所述电容并联于所述第三晶体管的栅极和所述第三晶体管的第一极之间。

6.根据权利要求2所述的栅极驱动电路，其特征在于，所述控制模块包括：

第四晶体管，其栅极和第二极均连接所述第二时钟信号输入端；

第五晶体管，其栅极连接所述第四晶体管的第一极，其第二极连接所述第二时钟信号输入端；

第六晶体管，其第一极连接所述电压端，其栅极连接所述上拉控制节点，其第二极连接所述第四晶体管的第一极；

第七晶体管，其第一极连接所述电压端，其栅极连接所述上拉控制节点，其第二极连接所述下拉控制节点。

7.根据权利要求2所述的栅极驱动电路，其特征在于，所述下拉模块包括：

第八晶体管，其第一极连接所述电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点；

第九晶体管，其第一极连接所述电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。

8.根据权利要求1或2所述的栅极驱动电路，其特征在于，所述预充电单元分别连接充电信号输入端以及所述第一级移位寄存器单元的上拉控制节点。

9.根据权利要求8所述的栅极驱动电路，其特征在于，所述预充电单元包括：

第十晶体管，其第一极连接所述第一级移位寄存器单元的上拉控制节点，其栅极和第二极连接所述充电信号输入端。

10.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一级移位寄存器单元的信号输入端输入帧起始信号；所述最后一级移位寄存器单元的复位信号端输入复位信号。

11.一种显示装置，其特征在于，包括如权利要求1-10任一所述的栅极驱动电路。