CN203675243U - 基于pci-e接口的摄像头图像传输装置 - Google Patents
基于pci-e接口的摄像头图像传输装置 Download PDFInfo
- Publication number
- CN203675243U CN203675243U CN201420021903.3U CN201420021903U CN203675243U CN 203675243 U CN203675243 U CN 203675243U CN 201420021903 U CN201420021903 U CN 201420021903U CN 203675243 U CN203675243 U CN 203675243U
- Authority
- CN
- China
- Prior art keywords
- pci
- camera
- mainboard
- fpga
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000011664 signaling Effects 0.000 abstract 1
- 230000006872 improvement Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Landscapes
- Studio Devices (AREA)
Abstract
本实用新型公开了一种基于PCI-E接口的摄像头图像传输装置，包括第一主板和第二主板，第一主板通过摄像头并行接口与待测摄像头相连接，第一主板上设有具有第一编程配置芯片的第一FPGA、存储器和电平转换电路，第二主板通过PCI-E接口与装设有测试软件的电脑主机相连接；第二主板上设有时钟模块、具有第二编程配置芯片的第二FPGA和具有局部配置芯片的PCI-E桥接芯片；PCI-E桥接芯片与电脑主机之间通过PCI-E传输协议进行数据交换，PCI-E桥接芯片与第二FPGA之间通过局部总线传输协议进行数据交换；第二主板上的第二FPGA与第一主板上的第一FPGA之间通过LVDS接口相连接。本实用新型能够实现基于PCI-E接口的图像数据传输，可以大大提高具有高像素的摄像头的测试速率，提高生产效率。
Description
技术领域
本实用新型涉及一种用于连接上位机测试软件和待测摄像头的传输图像数据的摄像头图像传输装置，具体是涉及一种基于PCI-E接口的摄像头图像传输装置。
背景技术
随着科技的进步，数字摄像头的像素越来越高，已提升至千万像素级，对生产和测试中图像数据的传输速率就要求更高。目前，摄像头图像传输装置用于连接待测摄像头和上位机测试软件，上位机测试软件通过摄像头图像传输装置启动、控制摄像头工作；摄像头图像传输装置从上位机测试软件获得摄像头的配置信息，并将摄像头的图像数据信息传输给上位机测试软件，以进行实时处理，上位机测试软件可以据此实现对摄像头的调焦，有无脏点、赃污、彩点、线条等判定功能。但是，目前，摄像头图像传输装置与上位机软件的连接基于USB2.0的接口，而基于USB2.0接口的传输速率已经不能满足图像数据传输的要求及测试要求。
发明内容
为了解决上述技术问题，本实用新型提出一种基于PCI-E接口的摄像头图像传输装置，能够实现基于PCI-E接口的图像数据传输，与传统的基于USB2.0的图像传输装置相比，本实用新型的传输速率能够达到至少2.5Gbps，可以大大提高具有高像素的摄像头的测试速率，提高生产效率。
本实用新型的技术方案是这样实现的：
一种基于PCI-E接口的摄像头图像传输装置，包括第一主板和第二主板，所述第一主板通过摄像头并行接口与待测摄像头相连接，所述第一主板上设有具有第一编程配置芯片的第一FPGA、存储器和电平转换电路，所述第一编程配置芯片用以存储所述第一FPGA的内部逻辑电路数据；所述存储器在所述第一FPGA的控制下，用以存储待测摄像头传输的图像数据；所述电平转换电路用以将数据电平在待测摄像头工作电平和所述第一FPGA工作电平之间转换；
所述第二主板通过PCI-E接口与装设有测试软件的电脑主机相连接；所述第二主板上设有时钟模块、具有第二编程配置芯片的第二FPGA和具有局部配置芯片的PCI-E桥接芯片，所述时钟模块为所述第二FPGA和所述PCI-E桥接芯片提供同步工作时钟；所述第二编程配置芯片用以存储所述第二FPGA的内部逻辑电路数据；所述局部配置芯片用以存储所述PCI-E桥接芯片的局部寄存器的配置数据；
所述PCI-E桥接芯片与所述电脑主机之间通过PCI-E传输协议进行数据交换，所述PCI-E桥接芯片与所述第二FPGA之间通过局部总线传输协议进行数据交换；所述第二主板上的所述第二FPGA与所述第一主板上的所述第一FPGA之间通过LVDS接口相连接。
作为本实用新型的进一步改进，所述PCI-E接口上提供两路电源，所述第二主板上还设有电压调整模块，其中一路电源经所述电压调整模块转换后为所述第二主板提供工作电压，另一路电源经所述电压调整模块转换后作为供电电源经所述LVDS接口传输给所述第一主板。
作为本实用新型的进一步改进，所述PCI-E接口上提供+3.3V，3A和+12V，500mA两路电源，所述电压调整模块将+3.3V，3A电源的电压转换为+1.5V，+1.2V，+2.5V作为所述第二主板提供工作电压，所述电压调整模块将+12V，500mA电源电压转换+5V，作为所述第一主板的供电电源经所述LVDS接口传输给所述第一主板。
作为本实用新型的进一步改进，所述第一主板上还设有电压调整电路，所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为所述第一主板的工作电压。
作为本实用新型的进一步改进，所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为+3.3V、+1.2V和+2.5V电压作为所述第一主板的电路工作电压。
作为本实用新型的进一步改进，所述第一主板为待测摄像头提供三路可软件调节的供电电源，分别为AVDD、DVDD和DOVDD，所述第一主板上还设有摄像头电源控制电路，所述摄像头电源控制电路在所述第一FPGA的控制下完成对三路电压的调节。
作为本实用新型的进一步改进，所述AVDD为待测摄像头提供2.5V、2.8V、1.8V、1.5V和3.3V供电电压中的至少一种；所述DVDD为待测摄像头提供1.8V、1.5V、1.2V、2.8V和3.3V供电电压中的至少一种；所述DOVDD为待测摄像头提供1.8V、1.5V、2.5V、2.8V和3.3V供电电压中的至少一种。
作为本实用新型的进一步改进，在所述第一主板上电或待测摄像头执行关闭图像输出命令后，所述摄像头电源控制电路控制待测摄像头的供电电压为零。
作为本实用新型的进一步改进，所述第一主板上还设有具有USB2.0接口的USB2.0主控芯片，所述USB2.0主控芯片通过所述USB2.0接口与装设有测试软件的其他电脑主机相连接，所述USB2.0主控芯片与所述第一FPGA相连接，所述USB2.0主控芯片具有I2C接口，所述I2C接口接入所述电平转换电路和所述第一FPGA之间的I2C总线上。
本实用新型的有益效果是：本实用新型提供一种基于PCI-E接口的摄像头图像传输装置，第一主板和第二主板，第一主板通过摄像头并行接口与待测摄像头相连接，第一主板上设有具有第一编程配置芯片的第一FPGA、存储器和电平转换电路，第一编程配置芯片用以存储第一FPGA的内部逻辑电路数据；存储器在第一FPGA的控制下，用以存储待测摄像头传输的图像数据；电平转换电路用以将数据电平在待测摄像头工作电平和第一FPGA工作电平之间转换；第二主板通过PCI-E接口与装设有测试软件的电脑主机相连接；第二主板上设有时钟模块、具有第二编程配置芯片的第二FPGA和具有局部配置芯片的PCI-E桥接芯片，时钟模块为第二FPGA和PCI-E桥接芯片提供同步工作时钟；第二编程配置芯片用以存储第二FPGA的内部逻辑电路数据；局部配置芯片用以存储PCI-E桥接芯片的局部寄存器的配置数据；PCI-E桥接芯片与电脑主机之间通过PCI-E传输协议进行数据交换，PCI-E桥接芯片与第二FPGA之间通过局部总线传输协议进行数据交换；第二主板上的第二FPGA与第一主板上的第一FPGA之间通过LVDS接口相连接。PCI-E桥接芯片与电脑主机的测试软件之间使用PCI-E传输协议进行数据交换，与第二FPGA之间使用局部总线传输协议交换数据。PCI-E桥接芯片主要实现PCI-E总线传输协议与局部总线传输协议的转换，作为桥梁完成第二FPGA与电脑主机的测试软件之间的通信。应用时PCI-E接口获得电脑主机的测试软件发送的待测摄像头的配置信息，启动并控制待测摄像头的工作；将待测摄像头的图像数据经PCI-E接口传输给电脑主机的测试软件实时处理显示，电脑主机的测试软件可以据此实现待测摄像头的调焦，有无脏点、赃污、彩点、线条等判定等等功能。其中两块主板之间的通信使用LVDS（低电压差分信号）传输，低电压差分信号能够有效抑制高频信号长距离传输时的共模噪声，增大高频信号的传输距离；综上，本实用新型基于PCI-E接口的摄像头图像传输装置的传输速率能够达到至少2.5Gbps，与传统的基于USB2.0的图像传输装置对比，本实用新型图像传输装置可以大大提高高像素摄像头的测试速率，提高生产效率。较佳的，PCI-E接口上提供+3.3V，3A和+12V，500mA两路电源，电压调整模块将+3.3V，3A电源的电压转换为+1.5V，+1.2V，+2.5V作为第二主板提供工作电压，电压调整模块将+12V，500mA电源电压转换+5V，作为第一主板的供电电源经LVDS接口传输给第一主板。较佳的，第一主板上设有电压调整电路，电压调整电路将LVDS接口提供的供电电源的电压转换为+3.3V、+1.2V和+2.5V电压作为第一主板的电路工作电压。较佳的，通过摄像头电源控制电路对摄像头电源AVDD、DVDD和DOVDD的处理，结合软件控制，能为各路电源提供不同的供电电压，以适应不同摄像头的需要。较佳的，AVDD为待测摄像头提供2.5V、2.8V、1.8V、1.5V和3.3V共5种电压模式；DVDD为待测摄像头提供1.8V、1.5V、1.2V、2.8V和3.3V共5种电压模式；DOVDD为待测摄像头提供1.8V、1.5V、2.5V、2.8V和3.3V共5种电压模式。较佳的，在第一主板上电或待测摄像头执行关闭图像输出命令后，摄像头电源控制电路控制待测摄像头的供电电压为零。这样，能够避免在待测摄像头取放测试过程中导致连接器部分的异常接触而烧坏。较佳的，第一主板上设置USB2.0接口和USB2.0主控芯片，其目的是为了能够兼容传统的基于USB2.0的图像传输装置而预留的。
附图说明
图1为本实用新型工作原理框架图；
具体实施方式
如图1所示，一种基于PCI-E接口的摄像头图像传输装置，包括第一主板和第二主板，所述第一主板通过摄像头并行接口与待测摄像头相连接，所述第一主板上设有具有第一编程配置芯片的第一FPGA、存储器和电平转换电路，所述第一编程配置芯片用以存储所述第一FPGA的内部逻辑电路数据；所述存储器在所述第一FPGA的控制下，用以存储待测摄像头传输的图像数据；所述电平转换电路用以将数据电平在待测摄像头工作电平和所述第一FPGA工作电平之间转换；
所述第二主板通过PCI-E接口与装设有测试软件的电脑主机相连接；所述第二主板上设有时钟模块、具有第二编程配置芯片的第二FPGA和具有局部配置芯片的PCI-E桥接芯片，所述时钟模块为所述第二FPGA和所述PCI-E桥接芯片提供同步工作时钟；所述第二编程配置芯片用以存储所述第二FPGA的内部逻辑电路数据；所述局部配置芯片用以存储所述PCI-E桥接芯片的局部寄存器的配置数据；
所述PCI-E桥接芯片与所述电脑主机之间通过PCI-E传输协议进行数据交换，所述PCI-E桥接芯片与所述第二FPGA之间通过局部总线传输协议进行数据交换；所述第二主板上的所述第二FPGA与所述第一主板上的所述第一FPGA之间通过LVDS接口相连接。上述结构中，上电后，第一FPGA从第一编程配置芯片中读取数据，进入工作状态。掉电后，第一FPGA恢复为白片，内部逻辑消失。存储器在第一FPGA的控制下，存储待测摄像头传输的图像数据。电平转换电路实现数据电平在摄像头工作电平和FPGA工作电平之间的转换，使两种不同电平的电路能够相互兼容。PCI-E桥接芯片的局部配置芯片存储PCI-E桥接芯片的局部寄存器的配置数据，上电后，PCI-E桥接芯片局部配置芯片中读取数据来配置内部寄存器，使PCI-E桥接芯片工作在用户指定的工作模式下。第二FPGA的第二编程配置芯片存储第二FPGA的内部逻辑电路数据。上电后，第二FPGA从第二编程配置芯片中读取数据，进入工作状态；掉电后第二FPGA内部逻辑消失。PCI-E桥接芯片与电脑主机的测试软件之间使用PCI-E传输协议进行数据交换，与第二FPGA之间使用局部总线传输协议交换数据。PCI-E桥接芯片主要实现PCI-E总线传输协议与局部总线传输协议的转换，作为桥梁完成第二FPGA与电脑主机的测试软件之间的通信。应用时PCI-E接口获得电脑主机的测试软件发送的待测摄像头的配置信息，启动并控制待测摄像头的工作；将待测摄像头的图像数据经PCI-E接口传输给电脑主机的测试软件实时处理显示，电脑主机的测试软件可以据此实现待测摄像头的调焦，有无脏点、赃污、彩点、线条等判定等等功能。其中两块主板之间的通信使用LVDS（低电压差分信号）传输，低电压差分信号能够有效抑制高频信号长距离传输时的共模噪声，增大高频信号的传输距离；综上，本实用新型基于PCI-E接口的摄像头图像传输装置的传输速率能够达到至少2.5Gbps，与传统的基于USB2.0的图像传输装置对比，本实用新型图像传输装置可以大大提高高像素摄像头的测试速率，提高生产效率。
优选的，所述PCI-E接口上提供两路电源，所述第二主板上还设有电压调整模块，其中一路电源经所述电压调整模块转换后为所述第二主板提供工作电压，另一路电源经所述电压调整模块转换后作为供电电源经所述LVDS接口传输给所述第一主板。
优选的，所述PCI-E接口上提供+3.3V，3A和+12V，500mA两路电源，所述电压调整模块将+3.3V，3A电源的电压转换为+1.5V，+1.2V，+2.5V作为所述第二主板提供工作电压，所述电压调整模块将+12V，500mA电源电压转换+5V，作为所述第一主板的供电电源经所述LVDS接口传输给所述第一主板。
优选的，所述第一主板上还设有电压调整电路，所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为所述第一主板的工作电压。
优选的，所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为+3.3V、+1.2V和+2.5V电压作为所述第一主板的电路工作电压。
优选的，所述第一主板为待测摄像头提供三路可软件调节的供电电源，分别为AVDD、DVDD和DOVDD，所述第一主板上还设有摄像头电源控制电路，所述摄像头电源控制电路在所述第一FPGA的控制下完成对三路电压的调节。这样，通过摄像头电源控制电路对摄像头电源AVDD、DVDD和DOVDD的处理，结合软件控制，能为各路电源提供不同的供电电压，以适应不同摄像头的需要。
优选的，所述AVDD为待测摄像头提供2.5V、2.8V、1.8V、1.5V和3.3V供电电压中的至少一种；所述DVDD为待测摄像头提供1.8V、1.5V、1.2V、2.8V和3.3V供电电压中的至少一种；所述DOVDD为待测摄像头提供1.8V、1.5V、2.5V、2.8V和3.3V供电电压中的至少一种。
优选的，在所述第一主板上电或待测摄像头执行关闭图像输出命令后，所述摄像头电源控制电路控制待测摄像头的供电电压为零。这样，能够避免在待测摄像头取放测试过程中导致连接器部分的异常接触而烧坏，待测摄像头的供电电压控制以及待测摄像头供电自动切断功能皆由电脑主机传输命令经第二主板传输给第一主板的第一FPGA，由第一FPGA通过摄像头电源控制电路自动控制各路电压输出。
优选的，所述第一主板上还设有具有USB2.0接口的USB2.0主控芯片，所述USB2.0主控芯片通过所述USB2.0接口与装设有测试软件的其他电脑主机相连接，所述USB2.0主控芯片与所述第一FPGA相连接，所述USB2.0主控芯片具有I2C接口，所述I2C接口接入所述电平转换电路和所述第一FPGA之间的I2C总线上。第一主板上设置USB2.0接口和USB2.0主控芯片的目的是为了能够兼容传统的基于USB2.0的图像传输装置而预留的。应用USB2.0接口时，电脑主机的测试软件可以不使用PCI-E接口和第二主板，可以将待测摄像头的配置信息经过USB2.0接口发送给USB2.0主控芯片，USB2.0主控芯片将待测摄像头的配置信息以I2C协议的方式发送出去，经电平转换电路转换成与待测摄像头兼容的电平后发送到待测摄像头并行接口上；待测摄像头启动工作后，将图像数据经摄像头并行接口发送到第一主板上，经电平转换电路转换成与第一FPGA兼容的电平后发送给第一FPGA进行处理，第一FPGA再将处理后的图像数据发送给USB2.0主控芯片，图像数据通过USB2.0接口上传给电脑主机的测试软件。
本实用新型基于PCI-E接口的摄像头图像传输装置的传输控制方法，包括第二主板的传输控制和第一主板的传输控制，第二主板的传输控制包括如下步骤：
a、电脑主机的测试软件发送待测摄像头的配置信息，由电脑主机设有的驱动层打包为PCI-E数据包，经PCI-E接口发送给PCI-E桥接芯片；
b、PCI-E桥接芯片将PCI-E数据包中的配置信息数据存入其内部相应的寄存器后，取得局部总线的控制权，以直接从读写模式向局部总线发送待测摄像头的配置信息数据；
c、第二FPGA收到局部总线上的配置信息数据并将其转换为串行的LVDS信号发送到LVDS接口，并传输给第一主板处理；
d、待测摄像头配置信息全部发送完毕后，电脑主机的测试软件启动PCI-E桥接芯片的DMA工作模式，等待接收图像数据。
f、第一主板收到配置信息数据后启动待测摄像头工作，待测摄像头开始向第一主板发送图像数据，
g、第一主板将图像数据从存储器中读出，发送到LVDS接口，第二主板的第二FPGA从LVDS接口接收图像数据存入其内部存储空间，并在PCI-E桥接芯片的DMA工作模式启动后，发送图像数据到局部总线上；
h、PCI-E桥接芯片以DMA的工作模式从局部总线读图像数据并发送到PCI-E接口供电脑主机的测试软件读取处理；
第一主板的传输控制包括如下步骤：
j、第一主板的第一FPGA从LVDS接口接收第二主板发来的串行LVDS信号，并将串行LVDS信号转换为并行信号，从中获得摄像头的配置信息，以I2C通信的方式发送出去，经电平转换电路转换城与待测摄像头兼容的电平后，再经摄像头并行接口送给待测摄像头；
k、第一主板的第一FPGA根据第二主板发来的待测摄像头的配置信息，对待测摄像头的供电电源和工作时钟进行控制；
l、待测摄像头启动工作后，待测摄像头将图像数据和同步信号经待测摄像头并行接口后，再经电平转换电路转换成与第一主板兼容的电平后送给第一FPGA；
m、第一FPGA将图像数据存入存储器，在第一FPGA收到第二主板发来的启动图像传输命令后，将图像数据读出存储器并转换为LVDS信号发送给第二主板。
以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。
Claims (9)
1.一种基于PCI-E接口的摄像头图像传输装置，其特征在于：包括第一主板和第二主板，所述第一主板通过摄像头并行接口与待测摄像头相连接，所述第一主板上设有具有第一编程配置芯片的第一FPGA、存储器和电平转换电路，所述第一编程配置芯片用以存储所述第一FPGA的内部逻辑电路数据；所述存储器在所述第一FPGA的控制下，用以存储待测摄像头传输的图像数据；所述电平转换电路用以将数据电平在待测摄像头工作电平和所述第一FPGA工作电平之间转换；
所述第二主板通过PCI-E接口与装设有测试软件的电脑主机相连接；所述第二主板上设有时钟模块、具有第二编程配置芯片的第二FPGA和具有局部配置芯片的PCI-E桥接芯片，所述时钟模块为所述第二FPGA和所述PCI-E桥接芯片提供同步工作时钟；所述第二编程配置芯片用以存储所述第二FPGA的内部逻辑电路数据；所述局部配置芯片用以存储所述PCI-E桥接芯片的局部寄存器的配置数据；
所述PCI-E桥接芯片与所述电脑主机之间通过PCI-E传输协议进行数据交换，所述PCI-E桥接芯片与所述第二FPGA之间通过局部总线传输协议进行数据交换；所述第二主板上的所述第二FPGA与所述第一主板上的所述第一FPGA之间通过LVDS接口相连接。
2.根据权利要求1所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述PCI-E接口上提供两路电源，所述第二主板上还设有电压调整模块，其中一路电源经所述电压调整模块转换后为所述第二主板提供工作电压，另一路电源经所述电压调整模块转换后作为供电电源经所述LVDS接口传输给所述第一主板。
3.根据权利要求2所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述PCI-E接口上提供+3.3V，3A和+12V，500mA两路电源，所述电压调整模块将+3.3V，3A电源的电压转换为+1.5V，+1.2V，+2.5V作为所述第二主板提供工作电压，所述电压调整模块将+12V，500mA电源电压转换+5V，作为所述第一主板的供电电源经所述LVDS接口传输给所述第一主板。
4.根据权利要求3所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述第一主板上还设有电压调整电路，所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为所述第一主板的工作电压。
5.根据权利要求4所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述电压调整电路将所述LVDS接口提供的供电电源的电压转换为+3.3V、+1.2V和+2.5V电压作为所述第一主板的电路工作电压。
6.根据权利要求1所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述第一主板为待测摄像头提供三路可软件调节的供电电源，分别为AVDD、DVDD和DOVDD，所述第一主板上还设有摄像头电源控制电路，所述摄像头电源控制电路在所述第一FPGA的控制下完成对三路电压的调节。
7.根据权利要求6所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述AVDD为待测摄像头提供2.5V、2.8V、1.8V、1.5V和3.3V供电电压中的至少一种；所述DVDD为待测摄像头提供1.8V、1.5V、1.2V、2.8V和3.3V供电电压中的至少一种；所述DOVDD为待测摄像头提供1.8V、1.5V、2.5V、2.8V和3.3V供电电压中的至少一种。
8.根据权利要求7所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：在所述第一主板上电或待测摄像头执行关闭图像输出命令后，所述摄像头电源控制电路控制待测摄像头的供电电压为零。
9.根据权利要求1所述的基于PCI-E接口的摄像头图像传输装置，其特征在于：所述第一主板上还设有具有USB2.0接口的USB2.0主控芯片，所述USB2.0主控芯片通过所述USB2.0接口与装设有测试软件的其他电脑主机相连接，所述USB2.0主控芯片与所述第一FPGA相连接，所述USB2.0主控芯片具有I2C接口，所述I2C接口接入所述电平转换电路和所述第一FPGA之间的I2C总线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420021903.3U CN203675243U (zh) | 2014-01-14 | 2014-01-14 | 基于pci-e接口的摄像头图像传输装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420021903.3U CN203675243U (zh) | 2014-01-14 | 2014-01-14 | 基于pci-e接口的摄像头图像传输装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203675243U true CN203675243U (zh) | 2014-06-25 |
Family
ID=50971488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420021903.3U Withdrawn - After Issue CN203675243U (zh) | 2014-01-14 | 2014-01-14 | 基于pci-e接口的摄像头图像传输装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203675243U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887255A (zh) * | 2015-12-15 | 2017-06-23 | 西安富成防务科技有限公司 | 一种双口ram测试设备的处理板结构 |
| CN108259890A (zh) * | 2018-02-13 | 2018-07-06 | 深圳市辰卓电子有限公司 | 一种信息采集桥接装置及图像传感器质量自动检测设备 |
| CN112311989A (zh) * | 2020-10-29 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种高速成像与传输系统 |
| CN113608606A (zh) * | 2021-07-23 | 2021-11-05 | 深圳海翼智新科技有限公司 | 接口电路以及网络摄像头 |
-
2014
- 2014-01-14 CN CN201420021903.3U patent/CN203675243U/zh not_active Withdrawn - After Issue
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887255A (zh) * | 2015-12-15 | 2017-06-23 | 西安富成防务科技有限公司 | 一种双口ram测试设备的处理板结构 |
| CN108259890A (zh) * | 2018-02-13 | 2018-07-06 | 深圳市辰卓电子有限公司 | 一种信息采集桥接装置及图像传感器质量自动检测设备 |
| CN108259890B (zh) * | 2018-02-13 | 2023-08-18 | 深圳市辰卓电子有限公司 | 一种信息采集桥接装置及图像传感器质量自动检测设备 |
| CN112311989A (zh) * | 2020-10-29 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种高速成像与传输系统 |
| CN113608606A (zh) * | 2021-07-23 | 2021-11-05 | 深圳海翼智新科技有限公司 | 接口电路以及网络摄像头 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103747246B (zh) | 基于pci-e接口的摄像头图像传输装置及其传输控制方法 | |
| CN203616547U (zh) | 液晶显示模组的测试系统 | |
| CN103731667A (zh) | 基于usb3.0接口的摄像头产品测试装置及其测试方法 | |
| CN203675243U (zh) | 基于pci-e接口的摄像头图像传输装置 | |
| CN103105684A (zh) | 液晶显示模块测试方法、装置、系统及测试设备 | |
| CN102662893B (zh) | 多功能总线数据转换系统 | |
| US9717045B2 (en) | Systems for enabling modular mobile electronic devices | |
| CN206711574U (zh) | 显示屏控制器和显示屏控制系统 | |
| WO2021072806A1 (zh) | 显示面板驱动装置及其配置方法 | |
| CN108595364A (zh) | 数据传输系统及数据传输方法 | |
| CN104360511A (zh) | 实现两种模式的mipi模组测试方法和测试系统 | |
| CN106227686A (zh) | 一种基于国产fpga的mipi接口信号电平转换电路及其应用 | |
| CN203574782U (zh) | 基于相机接口标准的多路视频图像采集与传输装置 | |
| CN104915311A (zh) | 一种红外图像一体化信息处理器 | |
| CN203632764U (zh) | Camera link数据转换器 | |
| CN109710549B (zh) | 可编程芯片内部基于通用i/o的mipi接口电路 | |
| CN115240593A (zh) | 一种Micro-LED驱动IC的原型验证系统 | |
| CN206322459U (zh) | 一种led智能玻璃sd卡视频源显示装置 | |
| CN203706639U (zh) | 一种led显示模组单点校正数据的单线传输电路 | |
| CN204256325U (zh) | 实现两种模式的mipi模组测试系统 | |
| CN102194207A (zh) | 嵌入式高分辨率全景图像处理系统 | |
| CN109872674A (zh) | 一种显示系统及驱动配置方法 | |
| CN206341298U (zh) | 一种支持多种通信协议的多功能高清数字相机 | |
| CN101577099B (zh) | 串行外围接口电路及具有串行外围接口电路的显示器装置 | |
| CN205657762U (zh) | 双摄像头图像解码传输装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140625 Effective date of abandoning: 20160120 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |