CN203520080U

CN203520080U - 一种通用变频器实时控制器

Info

Publication number: CN203520080U
Application number: CN201320601613.1U
Authority: CN
Inventors: 刘可安; 尚敬; 罗云飞; 武彬; 周蓉
Original assignee: CSR Zhuzou Institute Co Ltd
Current assignee: CRRC Zhuzhou Institute Co Ltd
Priority date: 2013-09-28
Filing date: 2013-09-28
Publication date: 2014-04-02
Anticipated expiration: 2023-09-28

Abstract

本实用新型公开了一种通用变频器实时控制器，包括浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元、电源变换单元、时钟发生单元、复位单元、外部接口单元和FPGA单元；本实用新型采用双浮点DSP+ARM+FPGA架构，所述FPGA单元分别与浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元相连。所述浮点DSP单元包括高速浮点DSP处理器、NANDFLASH存储芯片、SDRAM存储芯片和JTAG接口。本实用新型控制精度高，两个浮点DSP可分别用于实现四象限控制和逆变控制，通用性强、结构简单、多功能、实时性强、易于软件编写移植、接口丰富、成本较低，适合批量生产。

Description

一种通用变频器实时控制器

技术领域

本实用新型涉及变频器技术领域。

背景技术

随着电力电子技术的发展，通用变频器作为电力电子技术发展的产物，在国民经济的各个领域如冶金、石油、电力等行业得到广泛的应用，并作为节能先锋发挥着越来越重要的作用。

通用变频器实时控制器是变频器控制的最关键环节之一，直接关系到变频器的控制品质以及系统可靠性。它的主要作用是根据系统采集的电压电流信号进行一系列复杂的运算，产生驱动功率单元的PWM脉冲，实现高性能、高精度、快速响应的实时控制。同时根据从外部接收到的控制命令实现逻辑控制、控制参数传递以及实时通信等。

目前，国内外通用变频器的实时控制方案主要有两类：一、定点DSP+FPGA的架构，这种方案的最大缺点就是定点DSP对浮点数的处理有一定限制，影响了控制精度，并且此方案要编写大量的FPGA逻辑控制和接口软件，人力成本较高。二、定点DSP+浮点DSP+PLC架构，这种方案控制精度较高，并且稳定可靠，但是成本较高，并且数据交换以及外部接口的实现较为繁琐。另外以上两种方案均无法实现一个控制器同时进行四象限控制和逆变控制。

如图1所示，目前通用变频器实时控制器主要采用定点主DSP+浮点协处理DSP+PLC架构，其中主DSP芯片主要完成系统逻辑判断、功率模块单元的控制以及故障中断的处理，主DSP芯片通过双口RAM芯片与协处理浮点DSP芯片进行数据交换，即主DSP芯片通过双口RAM芯片，将检测到的变频器输入输出电压电流信号传送给专门用于复杂矢量计算的、运算速度更快的浮点协处理DSP芯片；主DSP芯片根据协处理DSP芯片的运算结果输出控制信号控制各功率模块单元的导通频率和时间，改变变频器的输出频率。PLC 主要用于变频器开关信号的逻辑控制，PLC与主DSP芯片采用硬连接的信号定义。主DSP芯片外部挂有单口RAM 、AD接口、串行通用接口、以及脉冲输出等其他接口。浮点协处理DSP芯片外部挂有用于数据存储的单口RAM 和FLASH 。目前这种方案已经投入了商业应用，并且进入了量产阶段，系统运行稳定可靠，但系统实时性不好、开发成本较高。

由于现有技术采用PLC来进行开关信号的逻辑控制，大大增加了成本；现有技术采用协处理浮点DSP进行算法运算后，再把运算结果送回主DSP，然后主DSP根据运算结果输出控制信号，这在一定程度上影响了系统的实时性；现有技术外部接口较少，没有USB、以太网等接口，无法满足用户多样化需求；由于采用了PLC，系统功能的可裁剪性不强。

实用新型内容

本实用新型要解决的技术问题是：针对现有技术存在的问题，提出一种控制精度高、结构简单、外部接口丰富并且可以同时实现四象限控制和逆变控制的通用变频器实时控制器。

本实用新型的技术方案是：所述通用变频器实时控制器包括浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元、电源变换单元、时钟发生单元、复位单元、外部接口单元和FPGA单元；所述通用变频器实时控制器采用双浮点DSP+ARM+FPGA架构，所述FPGA单元分别与浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元相连。

所述浮点DSP1单元和浮点DSP2单元的架构相同，均包括高速浮点DSP处理器、用于DSP程序和运行数据存储的NAND FLASH存储芯片、SDRAM存储芯片和JTAG接口。

所述外部接口单元主要包括：PROFIBUS 、USB 、以太网接口、RS485 、RS232、外部并行总线。

所述ARM9单元包括用于实现系统管理与通信控制的ARM9处理器、与ARM9处理器连接的存储器、电源电路和复位电路、ARM9处理器自带的以太网接口、RS485总线接口、通用同步/异步串行收发器接口、外部总线扩展接口，以及挂在ARM9处理器并行总线上的并行外部总线接口和PROFIBUS接口；所述与ARM9处理器相连的存储器包括NOR 闪存、NAND 闪存、同步动态随机存储器。ARM9处理器通过RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递。

所述通用变频器实时控制器具有并行总线扩展接口，方便与外部快速进行数据交换，并且可以进行功能扩展。

所述通用变频器实时控制器，还包括用于记录故障和运行参数的FLASH存储器；所述通用变频器实时控制器设置有标准PROFIBUS协议接口，方便与PLC等进行接口。

所述通用变频器实时控制器还包括上位机，上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载等。

所述通用变频器实时控制器还包括USB接口，USB接口可以实现程序更新和故障记录下载等功能。

所述时钟发生单元包括两个无源晶体电路和两个分别为浮点DSP1单元和浮点DSP2单元提供时钟信号的有源晶体电路。

所述数据缓冲单元包括ARM并行总线的数据缓冲电路和浮点DSP并行总线的数据缓冲电路；所述数据缓冲单元连接并行总线。

利用可编程逻辑器件（FPGA，Field-Programmable Gate Array）实现系统电路的地址译码和数据流向控制，软件双口RAM软核的生成。

本实用新型通用变频器实时控制器采用双浮点DSP+ARM+FPGA架构，控制精度高，接口丰富，两个浮点DSP可以分别用于实现四象限控制和逆变控制，也可同时实现四象限控制或逆变控制中的一种。浮点DSP1和浮点DSP2通过并行总线接收系统采集到的输入输出电压和电流，并且根据ARM处理器1送的控制命令进行算法运算，然后利用数据地址总线输出PWM控制脉冲驱动功率模块单元。ARM处理器主要用于实现系统管理与通信控制，其中包括开关逻辑、与DSP实时通信、故障记录、DSP程序下载以及外部接口等。两个浮点DSP分别通过FPGA单元的双口RAM软核与ARM处理器进行通信，保证数据传输的实时性。系统提供的外部接口包括PROFIBUS、以太网接口、USB、RS485、RS232以及外部并行总线接口等，可以实现与多种外部控制系统的通信，满足用户多样化需求。

两个浮点DSP通过FPGA单元与ARM9单元进行高速数据交换，保证系统的实时性。FPGA单元分别与浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元相连，实现对系统总线和控制逻辑的管理，FPGA单元主要用于系统的时序控制与地址译码，其内部的双口RAM软核用于实现ARM9单元与浮点DSP1单元、浮点DSP2单元的数据交换。数据缓冲单元通过并行总线与外部进行采样信息和PWM脉冲等数据的交换。

本实用新型的优点是：第一，通用性强，可以用于实现V/F控制、矢量控制、直接转矩控制等各种控制算法。第二，结构简单，易于根据控制需要进行裁剪。上述的ARM+双浮点DSP+FPGA结构可以根据控制需要进行配置，利用ARM+单浮点DSP+FPGA可以单独实现四象限或逆变控制功能，也可同时把两个DSP均用于四象限控制或逆变控制。第三，多功能，可以同时实现四象限控制和逆变控制。第四，数据处理速度较快，实时性强；DSP采用浮点高性能运算内核，有效保证系统的实时性。第五，易于软件编写，且方便软件的移植；控制器的内部软件均采用流行的C语言进行编写。第六，接口丰富，具有工业通用的标准PROFIBUS、以太网、USB、RS485、RS232以及并行总线等外部接口。第七，成本较低，适合批量生产，控制器采用业界较为流行且成本较低的DSP和ARM作为核心CPU，有效的降低了系统成本和采购难度。

附图说明

图1是现有技术的通用变频器实时控制器采用的定点主DSP+浮点协处理DSP+PLC架构的示意图；

图2是本实用新型通用变频器实时控制器采用的双浮点DSP+ARM+FPGA架构的示意图；

图3是本实用新型通用变频器实时控制器的总体架构示意图；

图4是本实用新型通用变频器实时控制器的详细结构示意图。

具体实施方式

如图2至图4所示，本实用新型通用变频器实时控制器，包括浮点DSP1单元、浮点DSP2单元、ARM9单元、FPGA单元、数据缓冲单元、电源变换单元、时钟发生单元、复位单元以及外部接口单元，详细结构如图4所示。两个浮点DSP单元的架构完全一样，便于系统裁剪和扩展。

浮点DSP单元包括一个高速浮点DSP处理器、一个NAND FLASH存储芯片、一个SDRAM存储芯片以及JTAG接口等，NAND FLASH存储芯片用于DSP程序和运行数据的存储，SDRAM用于存储DSP运行中的实时数据，JTAG接口用于程序的下载和调试，浮点DSP单元与FPGA单元相连，实现与ARM9单元的控制数据和命令信息的实时交换。浮点DSP单元的并行总线通过数据缓冲单元的缓冲芯片进行电平转换和数据缓冲，然后与外部进行采样信息以及PWM脉冲、保护门槛信号等数据的交换。浮点DSP单元根据系统采集到电压电流信号以及命令信息，通过一系列的复杂算法运算，产生PWM控制脉冲，最后通过并行总线经过数据缓冲单元送出。

ARM9单元包括ARM9处理器，与ARM9处理器连接的存储器、电源电路和复位电路，ARM9处理器自带的以太网接口、RS485总线接口、通用同步/异步串行收发器接口、外部总线扩展接口，以及挂在ARM9处理器并行总线上的并行外部总线接口和PROFIBUS接口。ARM9处理器通过PROFIBUS接口实现与外部PLC控制器的实时通信，实现实时控制和数据传输。ARM9处理器通过RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递。上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载等。USB接口可以实现程序更新和故障记录下载等功能。与ARM9处理器相连的存储器包括NOR 闪存、NAND 闪存、同步动态随机存储器，同步动态随机存储器用于ARM9处理器的内存使用，操作系统和应用程序在此存储器中运行。NOR闪存用于存储操作系统和应用程序，NAND 闪存用于存储数据和故障记录。

FPGA单元采用可编程逻辑器件（FPGA，Field-Programmable Gate Array）实现系统电路的地址译码和数据流向控制以及双口RAM软核功能实现。其对ARM和DSP的地址信号、读写信号以及片选信号进行译码，产生处理器外围电路、数据缓冲单元、并行总线接口等的逻辑选通、方向控制以及读写信号。

外部接口单元主要包括PROFIBUS、RS232、RS485、USB、以太网等接口以及外围电路，用于多种方式的数据交换，满足用户的多样化需求。时钟发生单元的两个有源晶体电路分别为两个浮点DSP提供时钟信号，另外两个无源晶体电路分别为ARM处理器提供主时钟和辅助时钟，满足处理器运行需要。

数据缓冲单元包括ARM并行总线的数据缓冲电路和两个浮点DSP并行总线的数据缓冲电路，实现信号的电平转换以及总线驱动，把3.3V总线信号转换成驱动电流更大的5V信号，保证电平匹配和足够的驱动能力。

电源变换单元为整个控制器提供电源，输入为5V， 5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为 1.2V、3.3V、1.8V 的 DC/DC 转换器为DSP、ARM、FPGA和一些外围芯片供电，其中，ARM处理器需要3.3V为其外围电路供电，1.8V为其内核供电，DSP处理器需要3.3V为其外围电路供电，1.2V为其内核供电。

复位单元为控制器提供复位，保证系统上电期间为控制器提供500ms的持续复位，使系统正常、稳定的进入工作状态。同时复位单元实时监控5V和3.3V电源，在系统电源瞬间掉电的情况下，对系统进行复位。另外，ARM9处理器需要为复位单元提供喂狗信号，如果复位单元看门狗1.6s收不到喂狗信号，就认为ARM处理器死机，对系统进行复位，保证系统可靠运行。

通用变频器实时控制器的工作原理为：在系统上电后，电源变换单元的若干个DC/DC变换器根据预先设定好的顺序，先后启动并提供控制器需要的各种电源。时钟发生单元分别为控制器内的各个CPU提供时钟信号。浮点DSP1在得电后按照时钟发生单元提供的时钟，完成自己的初始化。其地址线、片选以及读写控制信号分别与FPGA进行连接，由FPGA对其控制逻辑进行时序控制和地址解码，完成对外部的访问。浮点DSP2的工作情况与浮点DSP1基本一样。浮点DSP1和浮点DSP2在FPGA的控制下，通过其自身外部扩展总线从数据缓冲单元读取外部送的电压电流信号，同时从FPGA的双口RAM软核读取ARM的控制命令、参数设定等，然后通过算法运算，产生PWM控制脉冲通过数据缓冲单元输出，实现变频器的实时控制。ARM9单元在得电后按照时钟发生单元提供的时钟，完成操作系统启动和初始化。其地址线、片选以及读写控制信号分别于FPGA进行连接，由FPGA对其控制逻辑进行时序控制和地址解码，完成对外部的访问。ARM处理器通过RS485、以太网或PROFIBUS接口与上位机或人机界面建立通信，获取控制命令和参数，并实时上传通用变频器各种运行信息。ARM处理器通过FPGA的双口RAM软核与浮点DSP建立连接，实现数据的实时交换。ARM处理器在FPGA的控制下，通过其外部扩展总线从数据缓冲单元读取外部送入的数字量输入，并综合获取的各种控制信息，产生开关控制逻辑信号，通过其外部扩展总线从数据缓冲单元送出，实现通用变频器的开关逻辑控制。

在上述技术方案中，ARM9处理器可以替代为POWER PC等类似处理器，同时浮点DSP也可替代为更满足功能要求的其他型号浮点DSP，FPGA可替代为其他满足要求的可编程逻辑处理芯片。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围之内。

Claims

1.一种通用变频器实时控制器，包括浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元、电源变换单元、时钟发生单元、复位单元以及外部接口单元，其特征是，还包括FPGA单元；所述通用变频器实时控制器采用双浮点DSP+ARM+FPGA架构，所述FPGA单元分别与浮点DSP1单元、浮点DSP2单元、ARM9单元、数据缓冲单元相连。

2.根据权利要求1所述的通用变频器实时控制器，其特征是，所述浮点DSP1单元和浮点DSP2单元的架构相同，均包括高速浮点DSP处理器、用于DSP程序和运行数据存储的NAND FLASH存储芯片、SDRAM存储芯片和JTAG接口。

3.根据权利要求1所述的通用变频器实时控制器，其特征是，所述外部接口单元包括：PROFIBUS 、USB 、以太网接口、RS485 、RS232、外部并行总线。

4.根据权利要求1所述的通用变频器实时控制器，其特征是，所述ARM9单元包括用于实现系统管理与通信控制的ARM9处理器、与ARM9处理器连接的存储器、电源电路和复位电路、ARM9处理器自带的以太网接口、RS485总线接口、通用同步/异步串行收发器接口、外部总线扩展接口，以及挂在ARM9处理器并行总线上的并行外部总线接口和PROFIBUS接口；所述与ARM9处理器相连的存储器包括NOR 闪存、NAND 闪存、同步动态随机存储器。

5.根据权利要求1所述的通用变频器实时控制器，其特征是，所述通用变频器实时控制器具有并行总线扩展接口。

6.根据权利要求1所述的通用变频器实时控制器，其特征是，还包括用于记录故障和运行参数的FLASH存储器；所述通用变频器实时控制器设置有标准PROFIBUS协议接口。

7.根据权利要求1所述的通用变频器实时控制器，其特征是，还包括用于通过以太网或通用串行接口进行运行监控、故障记录、程序下载的上位机。

8.根据权利要求1所述的通用变频器实时控制器，其特征是，还包括能实现程序更新和故障记录下载的USB接口。

9.根据权利要求1所述的通用变频器实时控制器，其特征是，所述时钟发生单元包括两个无源晶体电路和两个分别为浮点DSP1单元和浮点DSP2单元提供时钟信号的有源晶体电路。

10.根据权利要求1所述的通用变频器实时控制器，其特征是，所述数据缓冲单元包括ARM并行总线的数据缓冲电路和浮点DSP并行总线的数据缓冲电路；所述数据缓冲单元连接并行总线。