CN203406279U - 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 - Google Patents
由pn结与金属条构成衬底屏蔽层的集成电路片上电感 Download PDFInfo
- Publication number
- CN203406279U CN203406279U CN201320410958.9U CN201320410958U CN203406279U CN 203406279 U CN203406279 U CN 203406279U CN 201320410958 U CN201320410958 U CN 201320410958U CN 203406279 U CN203406279 U CN 203406279U
- Authority
- CN
- China
- Prior art keywords
- substrate
- circuit chip
- shielding layer
- bonding jumper
- metal strips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，包括P衬底，所述P衬底中色号在有多根条状N掺杂区，所述每根条状N掺杂区的上方设置有金属条，所述多根金属条相互连接且组成的网络不形成任何回路，所述金属条的上方设置有电感线圈。本实用新型通过在P衬底上设置了N掺杂区之后，会在N掺杂区的侧壁和底部与P衬底之间形成PN结，PN结中的内建电场会形成高阻的耗尽层，从而使漩涡电流只能在衬底的更深处产生，减少了漩涡电流的损耗。
Description
技术领域
本实用新型涉及了一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，属于电子技术领域。
背景技术
随着无线通讯、雷达技术的发展，射频、微波集成电路也得到迅速发展。片上电感是射频、微波集成电路中不可或缺的基本无源元件，应用在低噪声放大器、功率放大器以及压控振荡器等微波射频系统的关键模块中。与其他无源器件相比，电感占用面积大，品质因子低，频率响应低。通常是微波、射频电路改善性能的瓶颈。
集成电路片上电感的损耗有3个途径，一是电感线圈的电阻，二是电感线圈与低阻衬底之间电场造成的电容损耗，三是电感线圈通过交变磁场在低阻衬底中感应出的交变漩涡电流。对于前两种损耗，目前已经有很多方法，例如增加电感金属厚度、采用Cu金属互联工艺；采用金属隔离层使衬底与电感线圈隔离，使电场仅存在于金属衬底隔离层与电感线圈之间，而不会分布到高损耗的低阻衬底。
实用新型内容
本实用新型所要解决的技术问题是提供一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，通过PN结与金属条构成的复合衬底隔离层，不仅减少了片上电感由衬底电容造成的损耗，同时也减少了由漩涡电路造成的损耗。
为了解决上述技术问题，本实用新型所采用的技术方案是：
一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，包括P衬底，所述P衬底中设有多根条状N掺杂区，所述每根条状N掺杂区的上方设置有金属条，所述多根金属条相互连接且组成的网络不形成任何回路，所述金属条的上方设置有电感线圈。
前述的由PN结与金属条构成衬底屏蔽层的集成电路片上电感，其特征在于：所述金属条通过接触孔与N掺杂区相连接。
前述的由PN结与金属条构成衬底屏蔽层的集成电路片上电感，其特征在于：所述多根金属条组成的网络整体接地或接正电位。
本实用新型的有益效果是：
1、通过在P衬底上设置了N掺杂区之后，会在N掺杂区的侧壁和底部与P衬底之间形成PN结，PN结中的内建电场会形成高阻的耗尽层，从而使漩涡电流只能在衬底的更深处产生，减少了漩涡电流的损耗；
2、金属条网络保持良好的射频接地，直流可以接正电位，也可以接地。可以有效地将电感线圈产生的垂直于芯片表面的电场与高损耗的衬底隔离，从而减少片上电感的电场损耗；
3、在N掺杂区加上一定的正电压时，N掺杂区的耗尽层变宽，会使高阻层继续向P衬底的深处扩展，继续削弱漩涡电流的损耗。
附图说明
图1是本实用新型一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感的结构示意图。
具体实施方式
下面将结合说明书附图，对本实用新型作进一步的说明。
如图1所示，一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，包括P衬底1，所述P衬底1中色号在有多根条状N掺杂区2，所述每根条状N掺杂区2的上方设置有金属条3，所述多根金属条3通过第二金属条4相互连接且组成的网络不形成任何回路，金属网络中不会产生旋涡电流而导致损耗，所述金属条3的上方设置有电感线圈5。通过在P衬底1内设置了N掺杂区2之后，会在N掺杂区2的侧壁和底部与P衬底1之间形成PN结，PN结中的内建电场会形成高阻的耗尽层，从而使漩涡电流只能在衬底的更深处产生，减少了漩涡电流的损耗，其中N掺杂区2可由通常RF CMOS工艺中的N+、Nwell、Deep Nwell等构成，或其他工艺中的N掺杂区。
所述金属条3通过接触孔与N掺杂区2相连接。
多根金属条3组成的网络整体接地，金属条网络保持良好的射频接地，直流可以接正电位，也可以接地。可以有效地将电感线圈产生的垂直于芯片表面的电场与高损耗的衬底隔离，从而减少片上电感的电场损耗。
所述N掺杂区2接正电压，在N掺杂区加上一定的正电压时，N掺杂区的底部的耗尽层变宽，会使高阻层继续向P衬底的深处扩展，继续削弱漩涡电流的损耗。
综上所述，本实用新型提供的一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，通过PN结与金属条构成的复合衬底隔离层，不仅减少了片上电感由衬底电容造成的损耗，同时也减少了由漩涡电路造成的损耗。
以上显示和描述了本实用新型的基本原理、主要特征及优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界。
Claims (3)
1.一种由PN结与金属条构成衬底屏蔽层的集成电路片上电感，其特征在于：包括P衬底（1），所述P衬底（1）中设有多根条状N掺杂区（2），所述每根条状N掺杂区（2）的上方设置有金属条（3），所述多根金属条（3）相互连接且组成的网络不形成任何回路，所述金属条（3）的上方设置有电感线圈（5）。
2.根据权利要求1所述的由PN结与金属条构成衬底屏蔽层的集成电路片上电感，其特征在于：所述金属条（3）通过接触孔与N掺杂区（2）相连接。
3.根据权利要求1或2所述的由PN结与金属条构成衬底屏蔽层的集成电路片上电感，其特征在于：所述多根金属条（3）组成的网络整体接地或接正电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320410958.9U CN203406279U (zh) | 2013-07-11 | 2013-07-11 | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320410958.9U CN203406279U (zh) | 2013-07-11 | 2013-07-11 | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203406279U true CN203406279U (zh) | 2014-01-22 |
Family
ID=49942201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320410958.9U Expired - Fee Related CN203406279U (zh) | 2013-07-11 | 2013-07-11 | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203406279U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346149A (zh) * | 2013-07-11 | 2013-10-09 | 江苏博普电子科技有限责任公司 | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 |
| CN110349939A (zh) * | 2019-07-17 | 2019-10-18 | 上海华虹宏力半导体制造有限公司 | 电感结构及其制作方法 |
-
2013
- 2013-07-11 CN CN201320410958.9U patent/CN203406279U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346149A (zh) * | 2013-07-11 | 2013-10-09 | 江苏博普电子科技有限责任公司 | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 |
| CN110349939A (zh) * | 2019-07-17 | 2019-10-18 | 上海华虹宏力半导体制造有限公司 | 电感结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143952B2 (en) | Three dimensional inductor and transformer | |
| US9064631B2 (en) | Through-chip interface (TCI) structure for wireless chip-to-chip communication | |
| US8093982B2 (en) | Three dimensional inductor and transformer design methodology of glass technology | |
| US20140117496A1 (en) | Semiconductor device having ground shield structure and fabrication method thereof | |
| TWI761540B (zh) | 分佈式ｌｃ濾波器結構 | |
| CN102446898A (zh) | 一种多个衬底屏蔽层的集成电路片上电感结构 | |
| CN203406279U (zh) | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 | |
| CN103346149A (zh) | 由pn结与金属条构成衬底屏蔽层的集成电路片上电感 | |
| CN202373582U (zh) | 新型衬底屏蔽层的片上变压器结构 | |
| CN102522402A (zh) | 一种新型衬底屏蔽层的片上变压器结构 | |
| Shi et al. | The enhancement of Q factor for patterned ground shield inductors at high temperatures | |
| CN103490593A (zh) | 一种dc-dc电源模块的pcb布局结构 | |
| CN202738251U (zh) | 一种抑制电磁干扰的印刷电路板 | |
| CN105097769A (zh) | 一种三维集成电路的器件及其制备方法 | |
| CN212461691U (zh) | 可屏蔽噪声的集成电路版图结构 | |
| CN203179874U (zh) | 一种圆片级高q值硅基电感结构 | |
| Wang et al. | Group-cross symmetrical inductor (GCSI): A new inductor structure with higher self-resonance frequency and Q factor | |
| CN203277375U (zh) | 一种圆片级新型硅基射频电感结构 | |
| CN103390605B (zh) | 电感 | |
| CN102142612B (zh) | 可抑制谐波的小型化片上天线 | |
| CN102097429A (zh) | 一种垂直结构差分集成螺旋电感 | |
| CN209199923U (zh) | 一种集成电感结构和集成电路 | |
| CN106449593A (zh) | 一种硅基片上平面螺旋电感 | |
| CN108198800A (zh) | 高q值且耐干扰的片上集成电感及其衬底隔离结构和芯片 | |
| CN207719380U (zh) | 运用螺线管式硅通孔电感的无源谐振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140122 Termination date: 20210711 |