CN203352913U - 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 - Google Patents
外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 Download PDFInfo
- Publication number
- CN203352913U CN203352913U CN2013204530031U CN201320453003U CN203352913U CN 203352913 U CN203352913 U CN 203352913U CN 2013204530031 U CN2013204530031 U CN 2013204530031U CN 201320453003 U CN201320453003 U CN 201320453003U CN 203352913 U CN203352913 U CN 203352913U
- Authority
- CN
- China
- Prior art keywords
- circuit
- chip
- voltage
- comparator
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000004804 winding Methods 0.000 title claims abstract description 69
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000001681 protective effect Effects 0.000 claims description 19
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 15
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 15
- 239000003381 stabilizer Substances 0.000 claims description 10
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 claims description 9
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 claims description 9
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 claims description 9
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 claims description 9
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 claims description 9
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 claims description 9
- 230000004224 protection Effects 0.000 abstract description 12
- 238000005070 sampling Methods 0.000 abstract description 6
- 238000012937 correction Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007600 charging Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 210000002700 urine Anatomy 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Abstract
一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片,属于LED驱动部件技术领域。包括SR触发器、芯片电源电路、延时电路、过零检测电路、计时器、锯齿波发生器、电压采样和保护电路、第一滤波器、压控电流源、第二滤波器、采样电路、第一NMOS管N1、第一PMOS管P1和第一比较器A1。优点:LED驱动芯片具备有源功率因数校正功能，能使驱动电路的功率因数达到98%以上；所构成的LED驱动电路可直接从原边绕组采集负载电压，实现负载的过电压、短路和开路保护。
Description
技术领域
本实用新型属于LED驱动部件技术领域，具体涉及一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片。
背景技术
近年来，随着城市建设和电子信息产业的高速发展，人们对光源的需求与日俱增，发光二极管LED（英文全称为：Light Emitting Diode）照明设备已被广泛地应用于人们的生活和生产中，同时LED照明设备因其低能耗、环保、控制方便等优点，具有极好的市场前景。然而，由于LED的亮度与光输出强度参数相关，其与流过的电流及正向压降成正比，并随温度变化而变化。因此，LED需要一个额外的电路来产生一恒定电流对其进行驱动。另外，LED的驱动电源一般为直流，因而需将交流电压进行整流，整流后得到的直流电压的谐波分量很大，存在直接驱动LED功率因数不高、效率低等缺点，会造成能源浪费并对电网造成危害。IEC国际电工委员会对LED照明灯提出了明确的谐波要求，即LED的功率因数要在规定的范围内。由此可见，LED驱动电路需要具备两个特性：恒流输出和高功率因数。通常采用交流供电的具有功率因数校正（英文全称为：Power Factor Correction，简称为：PFC）功能的LED驱动电路，有隔离型和非隔离型两种结构。带隔离变压器或采用电器隔离的LED驱动电路意味着LED可以直接用手接触而不会触电；而无隔离变压器的LED驱动电路虽仍可以借助防护外壳实现部分机械绝缘，但此时的LED在工作时并不能直接接触。隔离型驱动电路目前一般都采用反激式电路结构。图10示出了传统的反激式电路结构，包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第六NMOS管N6、驱动芯片U1、反激式变压器T1以及LED灯串DL，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4组成整流桥，连接外部交流供电电源，此处的反激式变压器T1有三个绕组：原边、副边和辅助绕组。原边绕组是用于提供能量馈送的开关回路，原边绕组在第六NMOS管N6的开关过程中，起从供电电源储能和向副边绕组输能的作用；副边绕组的作用是对从原边绕组感应到的电流进行整流，再经滤波后提供给LED灯串DL；辅助绕组的作用是为驱动芯片U1作低压供电、采集副边绕组的电压进行控制，以及为副边绕组提供过压保护。驱动芯片U1的作用是通过采集副边绕组电流的大小来控制与原边绕组连接的第六NMOS管N6的开关时间，以此达到恒定LED灯串DL电流的目的；同时，驱动芯片U1还提供LED灯串DL短路、断路、副边电压过压以及芯片过温等保护。然而，在上述传统的反激式电路结构中，驱动芯片U1的结构特点决定了反激式变压器T1必须要配备辅助绕组，而辅助绕组的存在会使得电路存在以下缺点：不仅会增加生产成本和制作难度，还会占用额外的体积，而LED灯串DL所能兼容的电路板体积是有限的，特别是当电路板的长宽高中的某一参数与LED灯串DL的尺寸不匹配时，还会影响电路板的散热，从而减少驱动电源的寿命；由辅助绕组产生的供电电路需要二极管和电阻，并且其供电的效率低，会影响整个电路的效率，特别是在输入为85Vac～265Vac的全电压范围时最为明显。另外，具备辅助绕组的变压器的结构较为复杂，因此在设计驱动电路时所受到的限制将增多，设计难度随之增大。
鉴于上述已有技术，有必要对现有的LED驱动芯片加以改进，为此，本申请人作了有益的设计，下面将要介绍的技术方案便是在这种背景下产生的。
发明内容
本实用新型的目的在于提供一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，在构成隔离式驱动电路时，能对负载LED作恒流驱动，无需依赖反激式变压器的辅助绕组就可实现负载的短路、开路和过压保护，能够极大地减少芯片外围电路的元件数目，且具备有源功率因数校正功能。
本实用新型的目的是这样来达到的，一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片,其特点是：包括SR触发器、芯片电源电路、延时电路、过零检测电路、计时器、锯齿波发生器、电压采样和保护电路、第一滤波器、压控电流源、第二滤波器、采样电路、第一NMOS管N1、第一PMOS管P1和第一比较器A1，SR触发器的S端连接过零检测电路的一端、锯齿波发生器的一端以及采样电路的一端，过零检测电路的另一端与芯片电源电路的一端以及第一PMOS管P1的漏极连接，并被标记为芯片的C脚，第一PMOS管P1的源极与过零检测电路的第三端、延时电路的一端以及第一NMOS管N1的漏极连接，并被标记为芯片的D脚，过零检测电路的第四端与计时器的一端连接，计时器的另一端与SR触发器的QB端连接，延时电路的另一端连接第一PMOS管P1的栅极，延时电路的第三端与第一NMOS管N1的栅极以及SR触发器的Q端连接，第一NMOS管N1的源极与采样电路的另一端以及电压采样和保护电路的一端连接，并被标记为芯片的B脚，采样电路的第三端连接第二滤波器的一端，第二滤波器的另一端连接压控电流源的正输入端，压控电流源的负输入端接参考电压，压控电流源的输出端连接第一滤波器的一端，第一滤波器的另一端连接第一比较器A1的反相端，第一比较器A1的正相端连接锯齿波发生器的另一端，第一比较器A1的输出端与SR触发器的R端以及电压采样和保护电路的另一端连接，电压采样和保护电路的第三端被标记为芯片的A脚，第一滤波器的第三端被标记为芯片的E脚。
在本实用新型的一个具体的实施例中，所述的芯片电源电路包括稳压管DW和稳压器CW,稳压管DW的负极与稳压器CW的一输入端连接，作为芯片电源电路的输出端与过零检测电路以及第一PMOS管P1的漏极连接，并被标记为芯片的C脚，稳压器CW的输出端输出5V直流电压，稳压管DW的正极以及稳压器CW的另一输入端共同接地。
在本实用新型的另一个具体的实施例中，所述的延时电路包括第二PMOS管P2、第三PMOS管P3、第二NMOS管N2、第三NMOS管N3、第六电阻R6、第六电容C6、或门OR1、第一非门NOT1和第二非门NOT2，所述的第二PMOS管P2的栅极和第二NMOS管N2的栅极共同连接到SR触发器的Q端，第二PMOS管P2的源极与第三PMOS管P3的源极连接，第二PMOS管P2的漏极与第二NMOS管N2的漏极以及第六电阻R6的一端连接，第六电阻R6的另一端与第六电容C6的一端、第三PMOS管P3的栅极以及第三NMOS管N3的栅极连接，第三PMOS管P3的漏极与第三NMOS管N3的漏极共同连接至或门OR1的一输入端，或门OR1的另一输入端连接第一非门NOT1的输出端，第一非门NOT1的输入端连接第二非门NOT2的输出端，第二非门NOT2的输入端被标记为芯片的D脚，或门OR1的输出端连接第一PMOS管P1的栅极，第二NMOS管N2的源极、第六电容C6的另一端以及第三NMOS管N3的源极共同接地。
在本实用新型的又一个具体的实施例中，所述的过零检测电路包括第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第七二极管D7、第二比较器A2和第一与门AND1，第十电阻R10的一端作为过零检测电路的第三端与延时电路、第一NMOS管N1以及第一PMOS管P1连接，并被标记为芯片的D脚，第十电阻R10的另一端与第九电阻R9的一端以及第二比较器A2的反相端连接，第二比较器A2的正相端与第七电阻R7的一端以及第八电阻R8的一端连接，第七电阻R7的另一端连接第七二极管D7的负极，第七二极管D7的正极与芯片电源电路和第一PMOS管P1连接，并被标记为芯片的C脚，第二比较器A2的输出端连接第一与门AND1的一输入端，第一与门AND1的另一输入端接计时器，第一与门AND1的输出端连接SR触发器的S端和锯齿波发生器，第九电阻R9的另一端和第八电阻R8的另一端共同接地。
在本实用新型的再一个具体的实施例中，所述的电压采样和保护电路包括第三比较器A3、第四比较器A4、第五比较器A5、第一基准电压源Vref1、第二基准电压源Vref2、第三基准电压源Vref3、第一时序控制电路TCC1和第二时序控制电路TCC2，第三比较器A3的正相端标记为芯片的A脚，第三比较器A3的反相端与第一基准电压源Vref1的正输入端连接，第四比较器A4的正相端与第二基准电压源Vref2的正输入端连接，第四比较器A4的反相端与第五比较器A5的正相端连接，并与第一NMOS管N1以及采样电路连接后被标记为芯片的B脚，第四比较器A4的输出端与第一时序控制电路TCC1的输入端连接，第五比较器A5的反相端与第三基准电压源Vref3的正输入端连接，第五比较器A5的输出端与第二时序控制电路TCC2的输入端连接，第一时序控制电路TCC1的输出端、第二时序控制电路TCC2的输出端和第三比较器A3的输出端共同连接到SR触发器的R端，第一基准电压源Vref1的负输入端、第二基准电压源Vref2的负输入端以及第三基准电压源Vref3的负输入端共同接地。
在本实用新型的还有一个具体的实施例中，所述的第一时序控制电路TCC1包括第四PMOS管P4、第五PMOS管P5、第四NMOS管N4、第五NMOS管N5、第十一电阻R11、第七电容C7和第二与门AND2，所述的第四PMOS管P4的栅极与第四NMOS管N4的栅极以及第二与门AND2的一输入端连接，并作为第一时序控制电路TCC1的输入端连接第四比较器A4的输出端，第四PMOS管P4的源极与第五PMOS管P5的源极连接，第四PMOS管P4的漏极与第四NMOS管N4的漏极以及第十一电阻R11的一端连接，第十一电阻R11的另一端与第七电容C7的一端、第五PMOS管P5的栅极以及第五NMOS管N5的栅极连接，第五PMOS管P5的漏极与第五NMOS管N5的漏极共同连接第二与门AND2的另一输入端，第二与门AND2的输出端与第三比较器A3的输出端以及第二时序控制电路TCC2的输出端共同连接SR触发器的R端，第四NMOS管N4的源极、第七电容C7的另一端以及第五NMOS管N5的源极共同接地。
在本实用新型的更而一个具体的实施例中，所述的第二时序控制电路TCC2与第一时序控制电路TCC1的电原理结构相同。
在本实用新型的进而一个具体的实施例中，所述的第二滤波器包括抗混叠滤波器AAF和开关电容滤波器SCF，抗混叠滤波器AAF的一端与开关电容滤波器SCF的一端连接，抗混叠滤波器AAF的另一端接采样电路，开关电容滤波器SCF的另一端连接压控电流源。
在本实用新型的又更而一个具体的实施例中，所述的采样电路包括第十二电阻R12、第一开关K1、第二开关K2、第八电容C8和电压放大器VA,所述的第十二电阻R12的一端与第一开关K1的一端连接，并与第一NMOS管N1和电压采样和保护电路连接后被标记为LED驱动芯片的B脚，第一开关K1的另一端与第八电容C8的一端以及电压放大器VA的输入端连接，电压放大器VA的输出端与第二开关K2的一端连接，并连接至第二滤波器，第十二电阻R12的另一端、第八电容C8的另一端以及第二开关K2的另一端共同接地。
本实用新型由于采用了上述结构，与现有技术相比，具有的有益效果是：使用本实用新型所述的LED驱动芯片与反激式变压器构成恒流LED驱动电路时，反激式变压器无需辅助绕组参与工作，LED驱动芯片的低电压供电可通过芯片电源电路实现，LED驱动芯片的过零检测可通过检测原边绕组的回路电压来实现，LED驱动芯片具备有源功率因数校正功能，能使驱动电路的功率因数达到98%以上；另外，所构成的LED驱动电路可直接从原边绕组采集负载电压，实现负载的过电压、短路和开路保护。
附图说明
图1为本实用新型的电原理框图以及其相对应的LED驱动电路的电原理图。
图2为本实用新型所述的芯片电源电路的一实施例的电原理图。
图3为本实用新型所述的延时电路的一实施例的电原理图。
图4为本实用新型所述的延时电路的一实施例的波形图。
图5为本实用新型所述的过零检测电路的一实施例的电原理图。
图6为本实用新型所述的电压采样和保护电路的一实施例的电原理图。
图7为本实用新型所述的第一时序控制电路TCC1的一实施例的电原理图。
图8为本实用新型所述的采样电路和第二滤波器的电连接图。
图9为本实用新型所述的LED驱动芯片的A脚电压波形图。
图10为现有技术的反激式LED驱动电路的电原理图。
具体实施方式
为了使公众能充分了解本实用新型的技术实质和有益效果，申请人将在下面结合附图对本实用新型的具体实施方式详细描述，但申请人对实施例的描述不是对技术方案的限制，任何依据本实用新型构思作形式而非实质的变化都应当视为本实用新型的保护范围。
请参阅图1，一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片,包括SR触发器1、芯片电源电路2、延时电路3、过零检测电路4、计时器5、锯齿波发生器6、电压采样和保护电路7、第一滤波器8、压控电流源9、第二滤波器10、采样电路11、第一NMOS管N1、第一PMOS管P1和第一比较器A1。在本实施例中，所述的SR触发器1、计时器5、锯齿波发生器6、第一滤波器8、压控电流源9、第一NMOS管N1、第一PMOS管P1以及第一比较器A1均为常规元件，更换不同规格不会影响发明效果。SR触发器1的S端连接过零检测电路4的一端、锯齿波发生器6的一端以及采样电路11的一端，过零检测电路4的另一端与芯片电源电路2的一端以及第一PMOS管P1的漏极连接，并被标记为芯片的C脚，第一PMOS管P1的源极与过零检测电路4的第三端、延时电路3的一端以及第一NMOS管N1的漏极连接，并被标记为芯片的D脚，过零检测电路4的第四端与计时器5的一端连接，计时器5的另一端与SR触发器1的QB端连接，延时电路3的另一端连接第一PMOS管P1的栅极，延时电路3的第三端与第一NMOS管N1的栅极以及SR触发器的Q端连接，第一NMOS管N1的源极与采样电路11的另一端以及电压采样和保护电路7的一端连接，并被标记为芯片的B脚，采样电路11的第三端连接第二滤波器10的一端，第二滤波器10的另一端连接压控电流源9的正输入端，压控电流源9的负输入端接参考电压，压控电流源9的输出端连接第一滤波器8的一端，第一滤波器8的另一端连接第一比较器A1的反相端，第一比较器A1的正相端连接锯齿波发生器6的另一端，第一比较器A1的输出端与SR触发器的R端以及电压采样和保护电路7的另一端连接，电压采样和保护电路7的第三端被标记为芯片的A脚，第一滤波器8的第三端被标记为芯片的E脚。
请再参阅图1，本实用新型所述的LED驱动芯片与反激式变压器T1以及相关外围电路构成一新型LED驱动电路。所述的外围电路包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六NMOS管N6和LED灯串DL。此处的反激式变压器T1无辅助绕组，第五电阻R5为采样电阻。第一二极管D1的正极和第三二极管D3的负极共同连接到外部交流电源AC的一端，第一二极管D1的负极与第二二极管D2的负极、第一电阻R1的一端、第一电容C1的一端以及反激式变压器T1的原边绕组的一端连接，第二二极管D2的正极与第四二极管D4的负极共同连接至外部交流电源AC的另一端，第一电阻R1的另一端与第二电容C2的一端、第二电阻R2的一端以及第五二极管D5的负极共同连接至LED驱动芯片的C脚，第二电阻R2的另一端与第五二极管D5的正极以及第六NMOS管N6的栅极连接，第六NMOS管N6的漏极与第三电阻R3的一端以及反激式变压器T1的原边绕组的另一端连接，第三电阻R3的另一端连接第四电容C4的一端，第四电容C4的另一端与第四电阻R4的一端共同连接LED驱动芯片的A脚，第六NMOS管N6的源极连接LED驱动芯片的D脚，反激式变压器T1的副边绕组的一端与第六二极管D6的正极连接，第六二极管D6的负极与第三电容C3的一端以及LED灯串DL的正极连接，第五电阻R5的一端连接LED驱动芯片的B脚，第五电容C5的一端连接LED驱动芯片的E脚，第三二极管D3的正极、第四二极管D4的正极、第二电容C2的另一端、第一电容C1的另一端、反激式变压器T1的副边绕组的另一端、第三电容C3的另一端、LED灯串DL的负极、第四电阻R4的另一端、第五电阻R5的另一端以及第五电容C5的另一端共同接地。
请参阅图2，所述的芯片电源电路2包括稳压管DW和稳压器CW,稳压管DW的负极与稳压器CW的一输入端连接，作为芯片电源电路2的输出端与过零检测电路4以及第一PMOS管P1的漏极连接，并被标记为LED驱动芯片的C脚，稳压器CW的输出端输出5V直流电压，为LED驱动芯片进行内部供电。所述的芯片电源电路2通过稳压管DW将C脚的电压稳定在12V。
请参阅图3，所述的延时电路3包括第二PMOS管P2、第三PMOS管P3、第二NMOS管N2、第三NMOS管N3、第六电阻R6、第六电容C6、或门OR1、第一非门NOT1和第二非门NOT2。其中，所述的第二PMOS管P2的栅极和第二NMOS管N2的栅极共同连接到SR触发器1的Q端，第二非门NOT2的输入端被标记为芯片的D脚，或门OR1的一输入端与第三PMOS管P3的漏极以及第三NMOS管N3的漏极连接，并标记为X点，或门OR1的另一输入端连接第一非门NOT1的输出端，并标记为Y点，或门OR1的输出端连接第一PMOS管P1的栅极。请再参阅图3并结合图4，如果要向X点传送信号，则必须要先对第六电容C6充电，因此X点处波形较延时电路3的输入信号、即SR触发器1的Q端信号的波形会有一段时间的延迟，此延迟时间即为第六电容C6的充电时间。D脚处波形为第一NMOS管N1的漏极电压。当第一NMOS管N1导通时，流经原边绕组的电流升高，D脚电压从0V逐渐上升；当第一NMOS管N1截止时，由于此时第一PMOS管P1已经导通,因此D脚电压被钳制为等于C脚电压。D脚电压依次经第一非门NOT1和第二非门NOT2，变为Y点电压。Y点电压与X点电压经或门OR1，得到一输出电压，发送给第一PMOS管P1。由此可知，当输入电压为低电平时，第一PMOS管P1导通，D点电压被芯片电源电路2的稳压管DW钳制到12V；反之，当输入电压为高电平，即第一NMOS管N1导通时，或门OR1输出端的电压将维持一段时间的低电平，用于防止第一PMOS管P1和第一NMOS管N1过早同时导通，第二电容C2上的电荷被过多释放，使得C脚电压无法维持稳定。
请参阅图5，所述的过零检测电路4包括第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第七二极管D7、第二比较器A2和第一与门AND1。第十电阻R10的一端作为过零检测电路4的第三端与延时电路3、第一NMOS管N1以及第一PMOS管P1连接，并被标记为芯片的D脚。第七二极管D7的正极与芯片电源电路2和第一PMOS管P1连接，并被标记为芯片的C脚，第七二极管D7从芯片电源电路2，获得稳定的12V电压。第一与门AND1的一输入端连接第二比较器A2的输出端，第一与门AND1的另一输入端接计时器5，第一与门AND1的输出端连接SR触发器1的S端和锯齿波发生器6。最初，当原边绕组无电流通过时，第一PMOS管P1导通，C脚、D脚电压均保持为12V。当流经副边绕组电路的电流值降为0时，D脚电压下降，第二比较器A2通过检测两个输入端电压差值的变化量，向第一与门AND1发送一触发信号。此时，若已过最小关断时间，即计时器5向第一与门AND1发送高电平的触发信号，则第一与门AND1向SR触发器1发出控制信号，使第一NMOS管N1导通，由于第一NMOS管N1导通，D点电压瞬时下降到0V，第六NMOS管N6导通，
即反激式变压器T1的原边导通，这样此电路便工作在临界导电模式。当原边电路关断后，D脚电压重新回到12V。
请参阅图6，所述的电压采样和保护电路7包括第三比较器A3、第四比较器A4、第五比较器A5、第一基准电压源Vref1、第二基准电压源Vref2、第三基准电压源Vref3、第一时序控制电路TCC1和第二时序控制电路TCC2。请参阅图7，所述的第一时序控制电路TCC1包括第四PMOS管P4、第五PMOS管P5、第四NMOS管N4、第五NMOS管N5、第十一电阻R11、第七电容C7和第二与门AND2，所述的第四PMOS管P4的栅极和第四NMOS管N4的栅极共同连接第四比较器A4的输出端，第四PMOS管P4的源极与第五PMOS管P5的源极连接，第四PMOS管P4的漏极与第四NMOS管N4的漏极以及第十一电阻R11的一端连接，第十一电阻R11的另一端与第七电容C7的一端、第五PMOS管P5的栅极以及第五NMOS管N5的栅极连接，第五PMOS管P5的漏极与第五NMOS管N5的漏极共同连接第二与门AND2的一输入端，第二与门AND2的另一输入端连接第四比较器A4的输出端，第二与门AND2的输出端与第三比较器A3的输出端以及第二时序控制电路TCC2的输出端共同连接SR触发器的R端，第四NMOS管N4的源极、第七电容C7的另一端以及第五NMOS管N5的源极共同接地。在本实施例中，所述的第二时序控制电路TCC2和第一时序控制电路TCC1的电原理结构相同，但两者的延时时间不等，延时时间的调整通过改变第七电容C7的大小来实现。第三比较器A3的正相端标记为芯片的A脚，第四比较器A4的反相端与第五比较器A5的正相端连接，并标记为芯片的B脚。该电路可用于LED灯串DL的开路或过压保护。第三比较器A3的输出只在A脚电位平坦时有效，A脚电压呈脉冲状，如图9所示，脉冲的平稳电平的幅度可通过下述公式表示：
其中，N为反激式变压器T1的原副边匝比，VLED为LED灯串DL两端的电压。通过公式（1）可精确计算出LED灯串DL的开路或过压保护的保护值以及第三电阻R3、第四电阻R4的阻值范围，从而可使反激式变压器T1省去辅助绕组。当LED驱动芯片A脚的电压高于第一基准电压源Vref1,第三比较器A3产生一个SR触发器1的置位信号，完成LED驱动电路的过压或LED灯串DL的开路保护。当LED灯串DL短路时，流过原边绕组的电流增大，因此通过测量LED驱动芯片的B脚电压可实现LED灯串DL的短路保护。此时，反激式变压器T1的原边绕组的电流会进入连续模式，在沿消隐脉冲（英文全称为：EdgeBlanking）结束时，B脚电压会超过设定的阀值，此时，第二时序控制电路TCC2送出保护信号。当第五电阻R5短路时，如果B脚电压在第一NMOS管N1开通时都小于第二基准电压源Vref2的电压，则由第一时序控制电路TCC1输出保护信号。
请参阅图8，所述的采样电路11包括第十二电阻R12、第一开关K1、第二开关K2、第八电容C8和电压放大器VA。所述的第十二电阻R12的一端与第一开关K1的一端连接，并与第一NMOS管N1和电压采样和保护电路7连接后被标记为LED驱动芯片的B脚，第一开关K1的另一端与第八电容C8的一端以及电压放大器VA的输入端连接，电压放大器VA的输出端与第二开关K2的一端连接，并连接至第二滤波器10。所述的第二滤波器10包括抗混叠滤波器AAF和开关电容滤波器SCF，在本实施例中，所述的抗混叠滤波器AAF的带宽在5KHz左右；所述的开关电容滤波器SCF的时序脉冲频率在2KHz左右，带宽在20Hz左右。抗混叠滤波器AAF的一端与开关电容滤波器SCF的一端连接，抗混叠滤波器AAF的另一端接采样电路11，开关电容滤波器SCF的另一端连接压控电流源9。在采样电路11中，第一开关K1的开断由第一时控信号控制，所述的第一时控信号为一个窄脉冲，在B脚电压达到峰值时由低电平变为高电平，使第一开关K1闭合。B脚的电压通过第八电容C8存储，同时经第二滤波器10的抗混叠滤波器AAF和开关电容滤波器SCF的滤波后传递给压控电流源9。当过零检测电路4检测到过零时，则合上第二开关K2，将第八电容C8储存的电量释放。第二开关K2的开断由第二时控信号控制，第二时控信号为脉冲波，其宽度是副边绕组的电流三角波的宽度，这一宽度由过零检测电路4来确定。具体而言，副边绕组的波形为锯齿波，当原边绕组导通时，副边电流为零，当原边电流升到最高值关断时，副边电流随即升至最大值，并沿固定速率降为零，此处由最大值减小到零的时间，即为第二时控信号保持高电平的时间；当副边绕组的电流变为零时，第二时控信号保持低电平。B脚的峰值电压和副边绕组的电流峰值相关，通过第二开关K2的断开和闭合，可以计算出副边绕组电路的开通时间，从而使得采样电路11和第二滤波器10可以采集副边绕组的电流平均值，用于实现负载LED灯串DL的恒流控制；并且使得原边绕组的开通时间保持缓慢变化，达到既能控制负载的电流，又能保持较高功率因子的目的。
请继续参见图1，当芯片正常工作后，第一滤波器8的输出电压是一个处于动态平衡的值。这电压值是第五电阻R5一端的电压、即芯片B脚的电压在每个开关周期内的最大电压值经过采样电路11、第二滤波器10、压控电流源9、第一滤波器8处理后得到的平均值，在一段时间范围内，该值是相对恒定的常量，并反映原边绕组中电流值的大小。锯齿波发生器6用于输出一个上升速度固定的锯齿波形。当过零检测电路4检测到副边电流过零时，其在向SR触发器1发送开通信号使第一NMOS管N1导通的同时，触发锯齿波发生器6，使锯齿波发生器6开始输出锯齿波形。当第一NMOS管N1关断时，锯齿波形变为低电平。第一滤波器8的输出电压和该锯齿波形的电压信号通过第一比较器A1作比较。当第一NMOS管N1导通，锯齿波形从零开始上升，此时第一滤波器8输出的电压大于锯齿波发生器6输出的锯齿波形，第一比较器A1输出低电平，对SR触发器1不起作用，第一NMOS管N1维持导通。当锯齿波形继续上升并大于第一滤波器8输出的电压时，第一比较器A1输出高电平，SR触发器1输出低电平，第一NMOS管N1截止，锯齿波发生器6的输出降为零。由于锯齿波的上升速度和第一滤波器8的输出电压保持稳定，因此第一比较器A1输出低电平的时间被固定，这使得SR触发器1触发第一NMOS管N1导通的时间固定，从而可以确定原边绕组的开通时间。另外，通过采样原边绕组的电流峰值可以确定副边绕组的峰值电流，副边绕组的峰值电流和原边绕组的峰值电流的比值即为反激式变压器的线圈匝数比。副边绕组的过零时刻由过零检测电路4确定，副边绕组的平均电流由采样电路11产生的脉冲经第二滤波器10滤波后得到。第二滤波器10中的开关电容滤波器SCF的脉冲幅度与原边电流的峰值成正比，与副边电流的峰值也成正比。开关电容滤波器SCF的脉冲占空比为原边绕组的开通时间和副边绕组的开通时间之比。由此可得第二滤波器10的输出与副边电流的平均值成正比。因此通过设置压控电流源9的参考电压，可以控制副边电流的平均值，所述的副边电流的平均值，即为流过LED灯串DL的电流的平均值，可通过如下公式表示：
其中，VREF为参考电压值，a为采样电路11和第二滤波器10的增益的总和，N是反激式变压器T1的匝比，RS是原边绕组的电流采样电阻、即第五电阻R5的阻值。从上述公式可知，通过改变RS的大小便可改变LED灯串DL的电流，从而改变LED灯串DL的功率。当确定LED灯串DL的功率后，在系统稳定的状态下，原边绕组的开通时间固定，原边绕组的电流峰值与输入电压成正比，由此使得系统的输入电压与输入电流同相，达到较高的功率因数。并且，LED灯串DL的电流和反激式变压器T1的原边电感无关。以上即为LED灯串DL的恒流控制和功率因子控制过程。
Claims (9)
1.一种外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片,其特征在于：包括SR触发器(1)、芯片电源电路(2)、延时电路(3)、过零检测电路(4)、计时器(5)、锯齿波发生器(6)、电压采样和保护电路(7)、第一滤波器(8)、压控电流源(9)、第二滤波器(10)、采样电路(11)、第一NMOS管N1、第一PMOS管P1和第一比较器A1，SR触发器(1)的S端连接过零检测电路(4)的一端、锯齿波发生器(6)的一端以及采样电路(11)的一端，过零检测电路(4)的另一端与芯片电源电路(2)的一端以及第一PMOS管P1的漏极连接，并被标记为芯片的C脚，第一PMOS管P1的源极与过零检测电路(4)的第三端、延时电路(3)的一端以及第一NMOS管N1的漏极连接，并被标记为芯片的D脚，过零检测电路(4)的第四端与计时器(5)的一端连接，计时器(5)的另一端与SR触发器(1)的QB端连接，延时电路(3)的另一端连接第一PMOS管P1的栅极，延时电路(3)的第三端与第一NMOS管N1的栅极以及SR触发器(1)的Q端连接，第一NMOS管N1的源极与采样电路(11)的另一端以及电压采样和保护电路(7)的一端连接，并被标记为芯片的B脚，采样电路(11)的第三端连接第二滤波器(10)的一端，第二滤波器(10)的另一端连接压控电流源(9)的正输入端，压控电流源(9)的负输入端接参考电压，压控电流源(9)的输出端连接第一滤波器(8)的一端，第一滤波器(8)的另一端连接第一比较器A1的反相端，第一比较器A1的正相端连接锯齿波发生器(6)的另一端，第一比较器A1的输出端与SR触发器(1)的R端以及电压采样和保护电路(7)的另一端连接，电压采样和保护电路(7)的第三端被标记为芯片的A脚，第一滤波器(8)的第三端被标记为芯片的E脚。
2.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的芯片电源电路(2)包括稳压管DW和稳压器CW,稳压管DW的负极与稳压器CW的一输入端连接，作为芯片电源电路(2)的输出端与过零检测电路(4)以及第一PMOS管P1的漏极连接，并被标记为芯片的C脚，稳压器CW的输出端输出5V直流电压，稳压管DW的正极以及稳压器CW的另一输入端共同接地。
3.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的延时电路(3)包括第二PMOS管P2、第三PMOS管P3、第二NMOS管N2、第三NMOS管N3、第六电阻R6、第六电容C6、或门OR1、第一非门NOT1和第二非门NOT2，所述的第二PMOS管P2的栅极和第二NMOS管N2的栅极共同连接到SR触发器(1)的Q端，第二PMOS管P2的源极与第三PMOS管P3的源极连接，第二PMOS管P2的漏极与第二NMOS管N2的漏极以及第六电阻R6的一端连接，第六电阻R6的另一端与第六电容C6的一端、第三PMOS管P3的栅极以及第三NMOS管N3的栅极连接，第三PMOS管P3的漏极与第三NMOS管N3的漏极共同连接至或门OR1的一输入端，或门OR1的另一输入端连接第一非门NOT1的输出端，第一非门NOT1的输入端连接第二非门NOT2的输出端，第二非门NOT2的输入端被标记为芯片的D脚，或门OR1的输出端连接第一PMOS管P1的栅极，第二NMOS管N2的源极、第六电容C6的另一端以及第三NMOS管N3的源极共同接地。
4.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的过零检测电路(4)包括第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第七二极管D7、第二比较器A2和第一与门AND1，第十电阻R10的一端作为过零检测电路(4)的第三端与延时电路(3)、第一NMOS管N1以及第一PMOS管P1连接，并被标记为芯片的D脚，第十电阻R10的另一端与第九电阻R9的一端以及第二比较器A2的反相端连接，第二比较器A2的正相端与第七电阻R7的一端以及第八电阻R8的一端连接，第七电阻R7的另一端连接第七二极管D7的负极，第七二极管D7的正极与芯片电源电路(2)和第一PMOS管P1连接，并被标记为芯片的C脚，第二比较器A2的输出端连接第一与门AND1的一输入端，第一与门AND1的另一输入端接计时器(5)，第一与门AND1的输出端连接SR触发器(1)的S端和锯齿波发生器(6)，第九电阻R9的另一端和第八电阻R8的另一端共同接地。
5.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的电压采样和保护电路(7)包括第三比较器A3、第四比较器A4、第五比较器A5、第一基准电压源Vref1、第二基准电压源Vref2、第三基准电压源Vref3、第一时序控制电路TCC1和第二时序控制电路TCC2，第三比较器A3的正相端标记为芯片的A脚，第三比较器A3的反相端与第一基准电压源Vref1的正输入端连接，第四比较器A4的正相端与第二基准电压源Vref2的正输入端连接，第四比较器A4的反相端与第五比较器A5的正相端连接，并与第一NMOS管N1以及采样电路(11)连接后被标记为芯片的B脚，第四比较器A4的输出端与第一时序控制电路TCC1的输入端连接，第五比较器A5的反相端与第三基准电压源Vref3的正输入端连接，第五比较器A5的输出端与第二时序控制电路TCC2的输入端连接，第一时序控制电路TCC1的输出端、第二时序控制电路TCC2的输出端和第三比较器A3的输出端共同连接到SR触发器(1)的R端，第一基准电压源Vref1的负输入端、第二基准电压源Vref2的负输入端以及第三基准电压源Vref3的负输入端共同接地。
6.根据权利要求5所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的第一时序控制电路TCC1包括第四PMOS管P4、第五PMOS管P5、第四NMOS管N4、第五NMOS管N5、第十一电阻R11、第七电容C7和第二与门AND2，所述的第四PMOS管P4的栅极与第四NMOS管N4的栅极以及第二与门AND2的一输入端连接，并作为第一时序控制电路TCC1的输入端连接第四比较器A4的输出端，第四PMOS管P4的源极与第五PMOS管P5的源极连接，第四PMOS管P4的漏极与第四NMOS管N4的漏极以及第十一电阻R11的一端连接，第十一电阻R11的另一端与第七电容C7的一端、第五PMOS管P5的栅极以及第五NMOS管N5的栅极连接，第五PMOS管P5的漏极与第五NMOS管N5的漏极共同连接第二与门AND2的另一输入端，第二与门AND2的输出端与第三比较器A3的输出端以及第二时序控制电路TCC2的输出端共同连接SR触发器(1)的R端，第四NMOS管N4的源极、第七电容C7的另一端以及第五NMOS管N5的源极共同接地。
7.根据权利要求5所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的第二时序控制电路TCC2与第一时序控制电路TCC1的电原理结构相同。
8.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的第二滤波器(10)包括抗混叠滤波器AAF和开关电容滤波器SCF，抗混叠滤波器AAF的一端与开关电容滤波器SCF的一端连接，抗混叠滤波器AAF的另一端接采样电路(11)，开关电容滤波器SCF的另一端连接压控电流源(9)。
9.根据权利要求1所述的外围电路无需变压器辅助绕组的隔离式恒流LED驱动芯片，其特征在于所述的采样电路(11)包括第十二电阻R12、第一开关K1、第二开关K2、第八电容C8和电压放大器VA,所述的第十二电阻R12的一端与第一开关K1的一端连接，并与第一NMOS管N1和电压采样和保护电路(7)连接后被标记为LED驱动芯片的B脚，第一开关K1的另一端与第八电容C8的一端以及电压放大器VA的输入端连接，电压放大器VA的输出端与第二开关K2的一端连接，并连接至第二滤波器(10)，第十二电阻R12的另一端、第八电容C8的另一端以及第二开关K2的另一端共同接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013204530031U CN203352913U (zh) | 2013-07-29 | 2013-07-29 | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013204530031U CN203352913U (zh) | 2013-07-29 | 2013-07-29 | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203352913U true CN203352913U (zh) | 2013-12-18 |
Family
ID=49752756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013204530031U Withdrawn - After Issue CN203352913U (zh) | 2013-07-29 | 2013-07-29 | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203352913U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103347350A (zh) * | 2013-07-29 | 2013-10-09 | 常熟银海集成电路有限公司 | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 |
| CN105337480A (zh) * | 2015-10-22 | 2016-02-17 | 南宁市桂芯微电子科技有限公司 | 一种开关管串联的栅极驱动电路 |
| CN108495416A (zh) * | 2018-04-19 | 2018-09-04 | 中山市欧帝尔电器照明有限公司 | Led恒流驱动温度保护芯片及led灯 |
-
2013
- 2013-07-29 CN CN2013204530031U patent/CN203352913U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103347350A (zh) * | 2013-07-29 | 2013-10-09 | 常熟银海集成电路有限公司 | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 |
| CN105337480A (zh) * | 2015-10-22 | 2016-02-17 | 南宁市桂芯微电子科技有限公司 | 一种开关管串联的栅极驱动电路 |
| CN108495416A (zh) * | 2018-04-19 | 2018-09-04 | 中山市欧帝尔电器照明有限公司 | Led恒流驱动温度保护芯片及led灯 |
| CN108495416B (zh) * | 2018-04-19 | 2024-04-23 | 中山市欧帝尔电器照明有限公司 | Led恒流驱动温度保护芯片及led灯 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103347350B (zh) | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 | |
| CN103179764B (zh) | 一种具有自适应驱动电路的led灯和自适应驱动电路 | |
| CN105992435B (zh) | 抗干扰led过压保护模块以及抗干扰led过压保护系统 | |
| CN201700047U (zh) | Led灯驱动电路 | |
| CN102917511A (zh) | 防雷击型led电源 | |
| CN103415120B (zh) | 一种电源管理驱动芯片及该芯片的应用电路 | |
| CN103458557A (zh) | 一种led驱动控制电路及led灯具 | |
| CN102540642B (zh) | 数字闪光灯以及控制数字闪光灯闪光的方法 | |
| CN109787482A (zh) | 控制芯片及控制方法、恒压恒流装置以及隔离反激pwm系统 | |
| CN202738176U (zh) | 电子装置及其控制电路 | |
| CN102780273A (zh) | 一种高压输电线路在线监测用高压导线磁场感应取能装置 | |
| CN202385330U (zh) | Led驱动电路 | |
| CN103236733A (zh) | 具有延时断电功能的电动自行车充电装置 | |
| CN102833902B (zh) | 升压型led恒流驱动电路 | |
| CN102176797B (zh) | 合并式照明与应急led日光灯 | |
| CN203352913U (zh) | 外围电路无需变压器辅助绕组的隔离式恒流led驱动芯片 | |
| CN103547041B (zh) | Led驱动电路 | |
| CN103763820B (zh) | 隔离式led驱动电路的负载采样电路 | |
| CN202949600U (zh) | 防雷击型led电源 | |
| CN102781147B (zh) | 具有高功率因数的led供电电路 | |
| CN205546091U (zh) | 一种led灯丝灯调光电路 | |
| CN203435182U (zh) | 一种交错并联反激式led驱动电源及其pfm控制电路 | |
| CN209627755U (zh) | 一种基于mppt的太阳能路灯控制器 | |
| CN202841608U (zh) | 具有高功率因数的led供电电路 | |
| CN203872387U (zh) | 一种断电无频闪二档可调光led驱动电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20131218 Effective date of abandoning: 20150422 |