CN203338339U - 闪存转接器及闪存储存装置 - Google Patents
闪存转接器及闪存储存装置 Download PDFInfo
- Publication number
- CN203338339U CN203338339U CN2013201454290U CN201320145429U CN203338339U CN 203338339 U CN203338339 U CN 203338339U CN 2013201454290 U CN2013201454290 U CN 2013201454290U CN 201320145429 U CN201320145429 U CN 201320145429U CN 203338339 U CN203338339 U CN 203338339U
- Authority
- CN
- China
- Prior art keywords
- unit
- flash memory
- data
- interface unit
- flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 107
- 230000005055 memory storage Effects 0.000 title claims abstract 11
- 238000004148 unit process Methods 0.000 claims abstract 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000007726 management method Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 238000012935 Averaging Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000009434 installation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本实用新型公开了一种闪存转接器及闪存储存装置，该闪存转接器用以转接主机端装置及闪存储存装置，包括：第一接口单元、第二接口单元、控制单元及暂存单元。第一接口单元用以连接主机端装置的装置连接单元，第二接口单元用以连接闪存储存装置的存储器连接单元。控制单元耦接第一及第二接口单元、接收主机端装置产生的存取指令，并据以通过第二接口单元对闪存储存装置读写数据。暂存单元暂存从闪存储存装置读取或将写入储存装置的数据。控制单元对暂存单元中的数据进行处理，以将处理后的数据根据存取指令而传送到主机端装置或写入闪存储存装置。
Description
技术领域
本实用新型有关于一种转接器及储存装置，且特别是有关于闪存的转接器及储存装置。
背景技术
闪存储存装置因具有非易失、可快速存取、可擦除再写等特性，成为现今极受欢迎及常用的存储器而适用于各种电子装置。但由于应用产品领域不断增加，闪存的规格也不断推陈出新，例如增加数据线的数量以提升每笔数据的传递量与速度，或是对于数据的错误检查及修正的标准也越来越提高。
然而，用来存取闪存装置的电子产品却不一定随着闪存的更新频率而变便设计，造成有部分电子产品与新式的闪存装置无法相容，或无法使闪存装置发挥其应有的存取效能，致使使用者无法顺利以电子装置控制对闪存装置进行数据的存取。
发明内容
鉴于现有技术中的上述问题，本实用新型公开了一种闪存的转接器及储存装置。
本实用新型提供了一种闪存转接器，用以转接一主机端装置及一闪存储存装置，该控制器包括：第一接口单元、第二接口单元、控制单元及暂存单元。第一接口单元用以连接主机端装置上相对应的装置连接单元，第二接口单元用以连接闪存储存装置上相对应的存储器连接单元。控制单元耦接第一接口单元及第二接口单元、接收主机端装置产生的存取指令，并据以通过第二接口单元对闪存储存装置读取或写入数据。暂存单元耦接控制单元，用以暂存从闪存储存装置读取或将写入闪存储存装置的数据。其中，控制单元对暂存单元中的数据进行处理，以将处理后的数据根据存取指令而传送到主机端装置或写入闪存储存装置。
除此之外，本实用新型实施例还提供一种闪存储存装置，用以供一主机端装置存取数据，包括闪存单元与闪存转接器。闪存转接器耦接闪存单元，并包括第一接口单元、第二接口单元、控制单元及暂存单元。第一接口单元用以连接该主机端装置上相对应的装置连接单元，第二接口单元连接闪存单元。控制单元耦接第一接口单元及第二接口单元、接收主机端装置产生的存取指令，并据以通过第二接口单元对闪存单元读取或写入数据。暂存单元耦接控制单元，用以暂存从闪存单元读取或将写入闪存单元的数据。其中，控制单元对暂存单元中的数据进行处理，以将处理后的数据根据存取指令而传送到主机端装置或写入闪存单元。
综上所述，本实用新型实施例所提供的闪存转接器可供主机端装置存取快人存储器单元的数据。由此，主机端装置不需做任何变更，即可通过由控制单元控制的转接器而与各种新规格的闪存储存媒体进行数据的读写。
附图说明
图1为本实用新型提供的一种闪存转接器实施例的方块图；及
图2为本实用新型提供的一种设置有闪存转接器的闪存储存装置实施例的方块图。
其中，附图标记说明如下：
10,42：闪存转接器
100,420：第一接口单元
102,422：第二接口单元
104,424：控制单元
106,426：暂存单元
108,428：存储单元
110,430：闪存转换单元
112,432：错误检查修正单元
114,434：坏块管理单元
20,50：主机端装置
200,500：装置处理单元
202,502：装置连接单元
30,40：闪存储存装置
300：闪存单元
302,44：存储器连接单元
具体实施方式
〔第一实施例〕
请参照图1，图1绘示了本实用新型的一种闪存转接器实施例的方块图。所述的闪存转接器10用以连接电子装置20及闪存储存装置30。电子装置20通过闪存转接器10而存取闪存储存装置30的数据。
闪存转接器10至少可包括第一接口单元100、第二接口单元102、控制单元104及暂存单元106。第一接口单元100、第二接口单元102及暂存单元106分别耦接于控制单元104。电子装置20则至少包括装置处理单元200以及用以与第一接口单元100连接的装置连接单元202。装置处理单元200耦接于装置连接单元202。闪存储存装置30包括有用以储存数据的闪存单元300，以及用以与第二接口单元102连接的存储器连接单元302。
其中，装置连接单元202与存储器连接单元302可能不相容，例如装置连接单元202为串行周边接口（Serial Peripheral Interface）单元，而存储器连接单元302则为与非门闪存（NAND Flash）接口单元，两接口接脚数与接脚信号配置皆不同。或者，装置连接单元202为旧型的闪存接口单元，而存储器连接单元302则是较新型的闪存接口单元，彼此间的接脚数量与信号配置也可能不同。因此，若无闪存转接器10的转接，主机端装置20可能无法顺利存取闪存储存装置30中的数据。
因此，闪存转接器10的第一接口单元100与第二接口单元102分别为对应装置连接单元202与存储器连接单元302的不同接口。具体来说第一接口单元100及第二接口单元102可分别由多个通用输出输入接脚所构成，以适用于不同的接口规格。
控制单元104为闪存转接器10的控制处理中心，通过第一接口单元100接收主机端装置20的装置处理单元200所发出的存取指令，并且据以将来自主机端装置20的数据写入闪存储存装置30的闪存单元300，或是从根据存取指令通过第二接口单元102接收从闪存储存装置30所读取的数据。
闪存储存装置30对数据存取的速度与效能，以及对数据读写的管理要求可能高都于主机端装置20，例如存储器连接单元302包括16条或更多数据线，每次可输出16位以上数据，但装置连接单元202可能仅有8条数据线用以传输信息，每次仅能传输8位数据，可能造成数据的漏失。因此控制单元104可将从闪存单元300所读取的数据先暂存在暂存单元106，并对暂存单元106中的数据进行验证处理后，再通过与装置连接单元202对应的第一接口单元100依照与主机端装置20相容的方式传送到主机端装置20。
进一步来说，本实施例的闪存转接器10还可包括存储单元108，例如非易失性的只读存储器，用以记录转接器10的固件。控制单元104根据固件可将前述的多个通用输出入接脚分别配置为第一接口单元100的接脚与第二接口单元102的接脚。除此之外，控制单元104尚可根据固件而控制闪存转接器10中的其他部件对欲存取的数据进行检验或对闪存单元300的存储区块进行管理。
因此，本实施例的闪存转接器10更可包括分别耦接于控制单元104的闪存转换单元110、错误检查修正单元112及坏块管理单元114。
闪存转换单元110可为闪存转换层（Flash Translate Layer,FTL）单元，用以管理闪存单元300中的存储区块的逻辑地址与实体地址映对（addressmapping）。所述的闪存转换层单元可包含擦写次数均衡机制（wear leveling）及存储器空间回收机制（garbage collection）。前者根据每个存储区块的总耐写次数（endurance）配置被写入的数据的地址以平均消耗各个存储区块的擦写次数，后者则在抹除存储区块的数据时，将有效数据搬移到其他区块而释出完整的存储空间。
错误检查修正单元112可为错误检查修正（Error Checking andCorrecting）电路芯片，用以检验接收到的数据的正确性，例如根据错误修正码（error correction code）对数据进行校验，并于发现数据有误时加以修正。
坏块管理（Bad Block Management,BBM）单元114则可侦测出闪存单元300中已经损坏的存储区块并加以标记，以此以提升闪存储存装置30的使用效能。
除此之外，本实施例的闪存转接器10甚至可包括看门狗（Watchdog）电路、加密单元或其他与读写闪存单元300的数据相关的控制或管理元件。
通过闪存转接器10执行上述各种控制及处理机制，主机端装置10即不需自行处理读写闪存储存装置30的数据的工作，并且由控制单元104根据固件将检验过的数据按照所配置的数据线分别传送到主机端装置20或闪存储存装置30。因此，主机端装置20即使原本没有任何闪存控制模块、或所具有的闪存控制模块无法有效控制较新的闪存储存装置30，也不必对主机端装置20进行任何的改装或设计，也能通过闪存转接器10与原本可能不相容、或是处理需求较高的闪存储存装置30进行数据读写。
〔第二实施例〕
请参阅图2，图2绘示了本实用新型的一种闪存储存装置实施例的方块图。所述的闪存储存装置40可直接连接于主机端装置50，以供主机端装置50进行数据存取。
本实施例的闪存储存装置40包括闪存转接器42与闪存单元44。闪存转接器42至少包括第一接口单元420、第二接口单元422、控制单元424及暂存单元426。
其中，第一接口单元420用以连接主机端装置50的装置连接单元502，以传递主机端装置50的装置处理单元500的存取指令。装置连接单元502可为例如串行周边接口单元或旧型的闪存接口单元。第一接口单元420则为与装置连接单元502相对应的串行周边接口单元或闪存单元。
闪存单元44通过第二接口单元422连接于控制单元404，以供控制单元404依据接收到的存取指令而对闪存单元408进行数据的读取或写入。
其中，闪存单元408可为与非门闪存芯片，第二接口单元402则为相对应的与非门闪存接口单元。
控制单元424通过第一接口单元420接收主机端装置50的存取指令，并且据以将来自主机端装置50的数据写入闪存单元44，或是从根据存取指令通过第二接口单元422接收从闪存单元44所读取的数据。
由于存取闪存单元44的数据所需要读写速度、数据量或数据检查的规格，可能已超出主机端装置50的处理能力，因此可将闪存转接器42设置于闪存储存装置40内，由控制单元424分别通过第一接口单元420及第二接口单元422连接主机端装置50与闪存单元44。当主机端装置50通过装置连接单元502与第一接口单元420而连接到闪存储存装置40后，控制单元424可根据主机端装置50的存取指令，将主机端装置50要写入闪存单元44的数据先暂存于暂存单元426，并对暂存单元426中的数据进行检查，以及确认闪存单元44的储存区块的可用状态，以将数据写入闪存单元44。
因此在本实施例中，闪存转接器42还可包括存储单元428、闪存转换单元430、错误检查修正单元432及坏块管理单元434等元件。
存储单元428可例如为电子式可编程可擦除只读存储器芯片或其他非易失性存储芯片，储存固件以供控制单元404据以执行对数据的处理。
闪存转换单元430可为包含擦写次数均衡机制及存储器空间回收机制的闪存转换层控制单元，用以配置闪存单元44的储存区块，以便储存数据。错误检查修正单元432则用以检验来自主机端装置50及从闪存单元44读取的数据的完整性，并于侦测出错误时加以修正。坏块管理单元434则用以标示出闪存单元44中失效的储存区块，以维持闪存单元44的使用效能。
本实施例所述的存储单元428、闪存转换单元430、错误检查修正单元432及坏块管理单元434分别与前一实施例中的108、110、112及114相对应，故前述已说明的相同功能及特性，于此即不再重述。
本实施例的闪存转接器42还可更进一步包括例如看门狗电路单元、电源管理单元或加密单元等单元，分别根据控制单元404的控制而执行相对应的作用，以维持闪存储存装置40的运作，以及主机端装置50与闪存储存装置40之间的数据传递。
通过上述的闪存储存装置40，现有的主机端装置50无需改造或另行设计，闪存转接器42取代主机端装置50处理数据读写所需的缓冲、映对及检查等工作，即可使主机端装置50对新式的闪存储存装置40进行数据的读写。
〔实施例的可能功效〕
根据本实用新型实施例，上述的闪存储存装置及闪存转接器可让现有的主机端装置以原有的规格，存取较新型的闪存储存装置，克服闪存储存媒体因快速发展变化，使得主机端装置无法相容于新式闪存储存媒体的问题。由此，无需变动主机端装置的设计，仍可存取闪存储存媒体，除了避免需要重新设计主机端装置而造成成本增加外，也可让主机端装置的使用者以现有的主机端装置存取各种新式或旧式快闪记体储存媒体的数据。
以上所述仅为本实用新型的实施例，其并非用以局限本实用新型的专利范围。
Claims (11)
1.一种闪存转接器，用以转接一主机端装置及一闪存储存装置，其特征在于，该控制器包括：
一第一接口单元，用以连接该主机端装置上相对应的一装置连接单元；
一第二接口单元，用以连接该闪存储存装置上相对应的一存储器连接单元；
一控制单元，耦接该第一接口单元及该第二接口单元，接收该主机端装置产生的一存取指令，并据以通过该第二接口单元对该闪存储存装置读取或写入数据；及
一暂存单元，耦接该控制单元，用以暂存从该闪存储存装置读取或将写入该闪存储存装置的数据；
其中，该控制单元对该暂存单元中的数据进行处理，以将处理后的数据根据该存取指令而传送到该主机端装置或写入该闪存储存装置。
2.如权利要求1所述的闪存转接器，其特征在于，该第一接口单元与该第二接口单元为不同接口。
3.如权利要求1所述的闪存转接器，其特征在于，还包括：
一存储单元，耦接于该控制单元，记录一组控制程序，其中，该控制单元执行该根控制程序以处理该暂存单元中的数据。
4.如权利要求1所述的闪存转接器，其特征在于，还包括：
一错误检查修正单元，耦接于该控制单元，根据检查该暂存单元中数据的一错误码，并据此修正数据的错误。
5.如权利要求1所述的闪存转接器，其特征在于，还包括：
一闪存转换单元，耦接于该控制单元，用以平均该闪存装置的多个存储区块的抹除次数。
6.如权利要求1所述的闪存转接器，其特征在于，还包括：
一坏块管理单元，耦接于该控制单元，用以管理该闪存装置的多个存储区块当中的损坏区块。
7.如权利要求2所述的闪存转接器，其特征在于，该第一接口单元为串行周边接口单元，该第二接口单元为NAND接口单元。
8.一种闪存储存装置，用以供一主机端装置存取数据，其特征在于，包括：
一闪存单元；及
一闪存转接器，耦接该闪存单元，包括：
一第一接口单元，用以连接该主机端装置上相对应的一装置连接单元；
一第二接口单元，连接该闪存单元；
一控制单元，耦接该第一接口单元及该第二接口单元，接收该主机端装置产生的一存取指令，并据以通过该第二接口单元对该闪存单元读取或写入数据；
一暂存单元，耦接该控制单元，用以暂存从该闪存单元读取或将写入该闪存单元的数据；
其中，该控制单元对该暂存单元中的数据进行处理，以将处理后的数据根据该存取指令而传送到该主机端装置或写入该闪存单元。
9.如权利要求8所述的闪存储存装置，其特征在于，该第一接口单元与该第二接口单元为不同接口。
10.如权利要求8所述的闪存储存装置，其特征在于，该闪存转接器还包括：
一存储单元，耦接于该控制单元，记录一组控制程序，其中，该控制单元执行该根控制程序以处理该暂存单元中的数据。
11.如权利要求8所述的闪存储存装置，其特征在于，该闪存转接器还包括：
一错误检查修正单元，耦接于该控制单元，根据检查该暂存单元中数据的一错误码，并据此修正数据的错误；
一区块管理单元，耦接于该控制单元，用以平均该闪存装置的多个存储区块的抹除次数；及
一坏块管理单元，耦接于该控制单元，用以管理该闪存装置的多个存储区块当中的损坏区块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013201454290U CN203338339U (zh) | 2013-03-27 | 2013-03-27 | 闪存转接器及闪存储存装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013201454290U CN203338339U (zh) | 2013-03-27 | 2013-03-27 | 闪存转接器及闪存储存装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203338339U true CN203338339U (zh) | 2013-12-11 |
Family
ID=49707003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013201454290U Expired - Fee Related CN203338339U (zh) | 2013-03-27 | 2013-03-27 | 闪存转接器及闪存储存装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203338339U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104077079A (zh) * | 2013-03-27 | 2014-10-01 | 郑智文 | 闪存转接器及闪存储存装置 |
-
2013
- 2013-03-27 CN CN2013201454290U patent/CN203338339U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104077079A (zh) * | 2013-03-27 | 2014-10-01 | 郑智文 | 闪存转接器及闪存储存装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110689915B (zh) | 经由主机/串行接口的远程ssd调试及其执行方法 | |
| US8806301B2 (en) | Data writing method for a flash memory, and controller and storage system using the same | |
| US9009399B2 (en) | Flash memory storage system and controller and data writing method thereof | |
| CN104423888B (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| TWI470431B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| US20200089566A1 (en) | Apparatus for diagnosing memory system and operating method thereof | |
| TWI443513B (zh) | 記憶體儲存裝置、記憶體控制器與資料寫入方法 | |
| US9021218B2 (en) | Data writing method for writing updated data into rewritable non-volatile memory module, and memory controller, and memory storage apparatus using the same | |
| US8250292B2 (en) | Data writing method for a flash memory, and controller and storage system using the same | |
| CN103377129B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| TWI498899B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN103699491B (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
| US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN102902626B (zh) | 区块管理方法、存储器控制器与存储器储存装置 | |
| US20140013030A1 (en) | Memory storage device, memory controller thereof, and method for writing data thereof | |
| CN103593296B (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
| CN102890645B (zh) | 存储器储存装置、存储器控制器与数据写入方法 | |
| CN102193870B (zh) | 存储器管理与写入方法、存储器控制器与存储器存储系统 | |
| US9501397B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
| US8417909B2 (en) | Block management and data writing method, and flash memory storage system and controller using the same | |
| TWI528375B (zh) | 快閃記憶體轉接器的控制器及使用該控制器的快閃記憶體儲存裝置 | |
| CN203338339U (zh) | 闪存转接器及闪存储存装置 | |
| CN103577344A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN115203099A (zh) | 包括pipe5到pipe4转换器的系统及其方法 | |
| CN104238956A (zh) | 数据写入方法、存储器控制器与存储器存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131211 Termination date: 20160327 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |