CN203192781U - 封装基板条构造 - Google Patents
封装基板条构造 Download PDFInfo
- Publication number
- CN203192781U CN203192781U CN 201220691033 CN201220691033U CN203192781U CN 203192781 U CN203192781 U CN 203192781U CN 201220691033 CN201220691033 CN 201220691033 CN 201220691033 U CN201220691033 U CN 201220691033U CN 203192781 U CN203192781 U CN 203192781U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- base plate
- stress relief
- packaging bar
- relief hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 238000005520 cutting process Methods 0.000 claims abstract description 28
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 38
- 239000000463 material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 208000034189 Sclerosis Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 moisture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型公开一种封装基板条构造，所述封装基板条构造包含：一基板本体，包含至少一介电层及至少一电路层，所述介电层及电路层交替堆迭排列；多个基板单元，定义及排列于所述基板本体上；一切割区，位在所述基板单元的周围，以连接任两相邻的所述基板单元；以及多个应力释放孔，设置在所述切割区的范围内，并贯穿至少一所述介电层。
Description
技术领域
本实用新型涉及一种封装基板条构造，特别是有关于一种防止封装制作过程中基板条翘曲的封装基板条构造。
背景技术
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求，而封装制程主要是包含封装胶体的实施步骤，即当基板上布置排列多个芯片或电子元件之后，再用封装胶体将其包覆起来，以提供芯片或电子元件免于受外力、水、湿气、化学物的破坏与腐蚀等，并增加其机械强度。
一般而言，制程中会使用一大尺寸的基板条(substrate strip)来提供多个芯片设置区域，可称作基板单元，在芯片或电子元件全数布置排列于基板条上之后，再于基板条表面设置封装胶体来包覆密封住芯片或电子元件，接着再进行切割基板条的步骤。上述封装胶体通常是热固性材料，其会由模具注入，将芯片或电子元件包封，最后通过烘烤(post molding cure)制作过程硬化。
然而，随着薄型封装技术的发展，薄型基板条面积日益增大且厚度变薄，当在基板条制作期间进行绝缘层二氧化硅、铜、金、镍等金属层与树脂层多层重迭时，由于热膨胀系数(coefficient of thermal expansion，CTE)及形状相异的材料相互组合时，往往会导致介电层在压合或烘烤固化过程中，使基板条的堆迭结构因介电层及电路层具有不同程度的膨胀量或收缩量，极易产生残留应力或热应力，而在基板条制作期间造成基板条翘曲(warpage)进而剥离或变形的现象，例如造成基板条的左右两侧向下方翘曲。基板条翘曲会影响后续封装工艺的进行，其中基板条翘曲过大则会使芯片不易平整固定于基板单元上，或导致封胶后的外形不符标准规范，因而影响封装工艺的良品率。
故，有必要提供一种封装构造，以解决现有技术所存在的问题。
实用新型内容
有鉴于此，本实用新型提供一种封装基板条构造，以解决现有技术所存在的封装基板条制作过程中的基板条翘曲问题。
本实用新型的主要目的在于提供一种封装基板条构造，其可以减低封装基板条翘曲程度，同时可以减轻封装基板条的重量。
为达成本实用新型的前述目的，本实用新型一实施例提供一种封装基板条构造，其中所述封装基板条构造包含：一基板本体、多个基板单元、一切割区以及多个应力释放孔。所述基板本体包含至少一介电层及至少一电路层，所述介电层及电路层交替堆迭排列。所述多个基板单元定义及排列于所述基板本体上。所述切割区位在所述基板单元的周围，以连接任两相邻的所述基板单元。所述多个应力释放孔设置在所述切割区的范围内，并贯穿至少一所述介电层。
与现有技术相比较，本实用新型的封装基板条构造，因着在各所述介电层中存在多个应力释放孔，当有热应力产生时，可用以缓冲各种材料之间因热膨胀系数差异导致彼此受热膨胀后被热应力拉扯的现象，这样不但可降低封装基板条的翘曲程度，还可以使得封装基板条更轻薄。
附图说明
图1是本实用新型一实施例封装基板条构造的立体图。
图2是本实用新型一实施例封装基板条构造的剖面示意图。
图3是本实用新型另一实施例封装基板条构造的剖面示意图。
图4是本实用新型又一实施例封装基板条构造的剖面示意图。
图5A是本实用新型一实施例封装基板条构造的应力释放孔的局部放大剖面示意图。
图5B是本实用新型另一实施例封装基板条构造的应力释放孔的局部放大剖面示意图。
图6A-6I是本实用新型一实施例封装基板条制造方法各步骤的剖面示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
请参照图1所示，本实用新型一实施例的封装基板条构造100主要包含：一基板本体110、多个基板单元120、一切割区130以及多个应力释放孔140。所述基板本体110包含至少一介电层113(示于图2)及至少一电路层111(示于图2)，所述介电层113及电路层111交替堆迭排列。所述多个基板单元120定义及排列于所述基板本体110上。所述切割区130位在所述基板单元120的周围，以连接任两相邻的所述基板单元120。所述多个应力释放孔140设置在所述切割区130的范围内，并贯穿至少一所述介电层113。
请参照图2所示，其揭示本实用新型一实施例的剖面示意图，例如是一个二层电路结构的封装基板条构造100，其中所述基板本体110包含单一介电层113、二电路层111及至少一导电柱114，所述介电层113及电路层111交替堆迭排列，所述二电路层111位于所述介电层113的上、下表面，所述导电柱114设置于所述介电层113内，以便电性连接所述二电路层111。所述切割区130是指连接任两相邻的所述基板单元120之间的区域，并以二虚线之间加以示意。所述多个应力释放孔140设置在所述切割区130的范围内，并贯穿单一个所述介电层113。此外，还包含二阻焊层112覆盖于所述介电层的上表面及一下表面及所述二电路层111，所述阻焊层112仅裸露出所述切割区130以及所述应力释放孔140。
请参照图3所示，其揭示本实用新型另一实施例的剖面示意图，例如是一个三层电路结构的封装基板条构造100，其中所述基板本体110包含二层介电层113、三层电路层111及至少一导电柱114，所述介电层113及电路层111交替堆迭排列，所述三层电路层111位于任二相邻所述介电层113之间，所述导电柱114设置于所述介电层113内，以便电性连接任二相邻所述电路层111，所述二层介电层113的其中一个(如上方的介电层113)可以是预制成形的介电层结构，另一个所述介电层113则是利用增层工艺形成的。所述多个应力释放孔140同样设置在所述切割区130的范围内，并贯穿利用增层工艺形成的所述介电层113。此外，还包含二阻焊层112覆盖于所述介电层113共同的一上表面及一下表面，所述阻焊层112裸露出所述切割区130以及所述应力释放孔140。
请参照图4所示，其揭示本实用新型又一实施例的剖面示意图，例如是一个五层电路结构的封装基板条构造100，其中所述基板本体110包含四层介电层113、五层电路层111及至少一导电柱114，所述介电层113及电路层111交替堆迭排列，所述五层电路层111位于任二相邻所述介电层113之间，所述导电柱114设置于所述介电层113内，以便电性连接任二相邻所述电路层111，所述四层介电层113的其中一个(如最下方的介电层113)可以是预制的介电层结构，另三个所述介电层113则可以是利用增层工艺形成的。所述多个应力释放孔140设置在至少一利用增层工艺形成的介电层113(如下方第二层的介电层113及最上方的介电层113)中，并位于所述切割区130的范围内，并贯穿上述介电层113。此外，还包含二阻焊层112覆盖于所述介电层113共同的一上表面及一下表面，所述阻焊层112裸露出所述切割区130以及所述应力释放孔140。
在上述的实施例中，所述基板本体110包含至少二层的所述介电层113及至少三层的所述电路层111，所述应力释放孔140位于至少其中一层的介电层113中，并且在增层工艺形成另一相邻的所述介电层113时，另一相邻的所述介电层113的介电材料会填入所述应力释放孔140中，但最外层的所述应力释放孔140的开口端是裸露在所述基板本体110的一外表面(上表面)。所有应力释放孔140在纵向上皆对位于所述切割区130。
在上述的实施例中，所述电路层111是以铜箔层搭配图案化光刻胶及蚀刻的工艺形成的(或是以图案化光刻胶搭配电镀工艺形成的)至少一图案电路，所述电路层111并与所述导电柱12电性连接。所述电路层111的材质例如为铜、镍、金、银或铝等，但并不限于此。所述电路层111在此为一外电路层时，则会再进一步涂布一层阻焊层112以作保护，仅由所述阻焊层112裸露一部份所述电路层111，以做为焊垫用途。
此外，所述介电层113的材料可为绝缘树脂材料，例如玻璃纤维层经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化胶片(B-stage prepreg)，其利用其在高温高压中的再熔胶以及流胶特性，压合在所述电路层111，接着再次加热固化即可得到所述介电层113，所述介电层113的高度约介于30至150微米之间，但并不限于此，所述介电层113尽可能使用具较低热膨胀系数的材料。
请参照图5A及5B的局部放大剖视图所示，并同时再参考图1，所述应力释放孔140是柱状孔，其横截面可以是圆形、方形、或是多边形中的其中一，其中多边形可能是三角形，四边形或者其他形状。当所述应力释放孔140的横截面是圆形时，其直径介于约10到300微米之间。所述应力释放孔140具有一第一开口(上开口)141、一第二开口(下开口)142，及一侧壁143连接所述第一开口141和所述第二开口142，所述第二开口142的横截面积可以等于或大于所述第一开口141的横截面积，并且所述侧壁143在靠近所述第二开口142的位置具有一内弧面段或是一平直倾斜面。所述内弧面段或是所述平直倾斜面的长度等于或小于所述多个应力释放孔140的侧壁143的总长度。所述应力释放孔140在所述介电层113中呈中空状，所述应力释放孔140的孔壁本身具有物理性结构强度。所述应力释放孔140可以设置在所述切割区130范围内的任一介电层113内，并不限制其个数、在所述切割区130范围内的位置或在何介电层113内，例如所述应力释放孔140可以主要设置在各四个相邻基板单元120之间的十字形切割区130的位置处，并不限于此。所述应力释放孔140可用以缓冲所述基板本体110内各种材料之间因热膨胀系数差异导致彼此受热膨胀后被热应力拉扯的现象。
本实用新型将于下文利用图6A至6I逐一详细说明，本实用新型一实施例封装基板条构造100的制造方法，其主要包含下列步骤：
首先，请参照图6A所示，在一步骤(a)中，先提供一载板200，所述载板200也可为一预制成形的介电层(如图3上方的介电层113或图4最下方的介电层113)，所述预制介电层并包含至少一预制成形的导电柱；
接着，请继续参照图6A所示，在一步骤(b)中，利用一图案化的第一光刻胶层300a，在所述载板200上电镀形成至少一导电柱114及多个临时导电柱131，二虚线之间所标出的位置为以后作为刀具对位切割多个基板单元120所需使用的一切割区130。所述载板200面对所述导电柱114及临时导电柱131的一侧可以具有一薄金属层，例如薄铜层，以做为剥离层用途；
之后，如图6B所示，在一步骤(c)中，移除所述第一光刻胶层300a，在所述载板200上留下已形成的所述导电柱114及所述多个临时导电柱131，所述临时导电柱131的横截面可以是圆形、方形、或是多边形中的其中一，其中多边形可能是三角形，四边形或者其他形状。当所述临时导电柱131的横截面是圆形时，其直径介于约10到300微米之间。所述临时导电柱131具有一第一表面(上表面)、一第二表面(下表面)，及一侧壁连接所述第一表面和所述第二表面，其中所述第二表面的横截面积大于所述第一表面的横截面积，并且所述侧壁在靠近所述第二表面的位置具有一内弧面段或是一平直倾斜面；
然后，请参照图6C所示，在一步骤(d)中，压合一介电层113(例如B阶化胶片)以覆盖所述载板200的上表面、所述导电柱114及所述临时导电柱131，并曝露所述导电柱114及所述临时导电柱131的一端；
之后，如图6D所示，在一步骤(e)中，利用一第二光刻胶层300b覆盖所述介电层113，并图案化所述第二光刻胶层300b，以曝露所述临时导电柱131的一端；
接着，如图6E所示，在一步骤(f)中，蚀刻去除所述临时导电柱114，以在所述介电层113上形成多个应力释放孔140；所述应力释放孔140是柱状孔，所述应力释放孔140具有一第一开口141、一第二开口142，及一侧壁143连接所述第一开口141和所述第二开口142，所述第二开口142的横截面积大于所述第一开口141的横截面积，并且所述侧壁143具有一内弧面段或是一平直倾斜面。所述内弧面段或是所述平直倾斜面的长度等于或小于所述多个应力释放孔140的侧壁143的总长度。所述应力释放孔140在所述介电层113中呈中空状。接着，去除所述第二光刻胶层300b；
最后，如图6F所示，在一步骤(g)中，在所述介电层113的一上表面再利用另一图案化的第三光刻胶层300c形成一图案化的第一电路层111。
请参照图6G所示，在一步骤(h)中，在形成第一电路层111的步骤之后，若是所述载板200非一预制介电层时，就移除所述载板200；若所述载板200为一预制介电层时，就不需要此步骤，并可直接完成增层的动作。若所述载板200具有一薄金属层，则将所述载板200移除后，所述薄金属层留于所述介电层113的一下表面，此时必需另蚀刻移除所述薄金属层；
请参照图6H所示，在步骤(h)之后，接着在一步骤(i)中，可继续在所述介电层113的一下表面形成一图案化的第二电路层111’，所述第二电路层111’通过所述导电柱114与所述第一电路层111电性连接。
此外，若在上述步骤之后，想要增加电路层数，就进行一步骤(j)，以继续在所述介电层113的上表面或下表面再压合形成另一增层介电层(如图4上方的第二个介电层113)，且所述增层介电层的介电材料会填入所述应力释放孔140中，但所述应力释放孔140的孔壁本身仍具有物理性结构强度，可用以缓冲各种材料之间的热应力拉扯现象。
此外，请参照图6I所示，若所述介电层113的上表面没有要增层，则在步骤(g)之后另可包含一步骤(g1)，以便再形成一阻焊层112覆盖于所述介电层113的上表面，所述阻焊层112裸露所述介电层113的一切割区130，所述应力释放孔140位在所述切割区130的范围内。
所述应力释放孔140不仅用以缓冲所述基板本体110内所包含各种材料之间因热膨胀系数差异导致彼此受热膨胀后被热应力拉扯的现象，所述应力释放孔140的设置不影响并可保持所述基板本体110整体结构的完整性，并相对确保所述封装基板条构造100被切割分离前具有足够结构强度，并且最外层介电层113内的所述应力释放孔140不会填入介电层的材料，也可以相对减少刀具切割时的刀具损耗量。
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
Claims (9)
1.一种封装基板条构造，其特征在于：所述封装基板条构造包含︰
一基板本体，包含至少一介电层及至少一电路层，所述介电层及电路层交替堆迭排列；
多个基板单元，定义及排列于所述基板本体上；
一切割区，位在所述基板单元的周围，以连接任两相邻的所述基板单元；
以及
多个应力释放孔，设置在所述切割区的范围内，并贯穿至少一所述介电层。
2.如权利要求1所述的封装基板条构造，其特征在于：所述应力释放孔是柱状孔。
3.如权利要求2所述的封装基板条构造，其特征在于：所述应力释放孔的横截面是圆形或是多边形。
4.如权利要求3所述的封装基板条构造，其特征在于：所述应力释放孔的横截面是圆形，且直径介于约10到300微米之间。
5.如权利要求2所述的封装基板条构造，其特征在于：所述应力释放孔具有一第一开口、一第二开口，及一侧壁连接所述第一开口和所述第二开口，所述第二开口的横截面积大于所述第一开口的横截面积。
6.如权利要求5所述的封装基板条构造，其特征在于：所述侧壁具有一内弧面段。
7.如权利要求1所述的封装基板条构造，其特征在于：所述应力释放孔在所述介电层中呈中空状。
8.如权利要求1所述的封装基板条构造，其特征在于：所述基板本体包含至少二层的所述介电层及至少三层的所述电路层，所述应力释放孔位于至少其中一层的介电层中，并且另一相邻的所述介电层的介电材料填入所述应力释放孔中。
9.如权利要求1所述的封装基板条构造，其特征在于：所述封装基板条构造另包含二阻焊层覆盖于所述介电层的一上表面及一下表面，所述阻焊层裸露所述切割区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220691033 CN203192781U (zh) | 2012-12-13 | 2012-12-13 | 封装基板条构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220691033 CN203192781U (zh) | 2012-12-13 | 2012-12-13 | 封装基板条构造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203192781U true CN203192781U (zh) | 2013-09-11 |
Family
ID=49109618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220691033 Expired - Fee Related CN203192781U (zh) | 2012-12-13 | 2012-12-13 | 封装基板条构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203192781U (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066029A (zh) * | 2012-12-13 | 2013-04-24 | 日月光半导体（上海）股份有限公司 | 封装基板条构造及其制造方法 |
| CN103824831A (zh) * | 2014-02-20 | 2014-05-28 | 清华大学 | 一种封装基板及其制备方法 |
| CN111696979A (zh) * | 2019-03-14 | 2020-09-22 | 联发科技股份有限公司 | 半导体封装结构 |
| US11862578B2 (en) | 2017-03-14 | 2024-01-02 | Mediatek Inc. | Semiconductor package structure |
| US11942439B2 (en) | 2017-03-14 | 2024-03-26 | Mediatek Inc. | Semiconductor package structure |
| US11948895B2 (en) | 2017-03-14 | 2024-04-02 | Mediatek Inc. | Semiconductor package structure |
| US12002742B2 (en) | 2017-03-14 | 2024-06-04 | Mediatek Inc. | Semiconductor package structure |
| US12142598B2 (en) | 2017-03-14 | 2024-11-12 | Mediatek Inc. | Semiconductor package structure having an annular frame with truncated corners |
| US12424531B2 (en) | 2017-03-14 | 2025-09-23 | Mediatek Inc. | Semiconductor package structure |
-
2012
- 2012-12-13 CN CN 201220691033 patent/CN203192781U/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066029A (zh) * | 2012-12-13 | 2013-04-24 | 日月光半导体（上海）股份有限公司 | 封装基板条构造及其制造方法 |
| CN103066029B (zh) * | 2012-12-13 | 2015-07-15 | 日月光半导体(上海)有限公司 | 封装基板条构造及其制造方法 |
| CN103824831A (zh) * | 2014-02-20 | 2014-05-28 | 清华大学 | 一种封装基板及其制备方法 |
| US11862578B2 (en) | 2017-03-14 | 2024-01-02 | Mediatek Inc. | Semiconductor package structure |
| US11942439B2 (en) | 2017-03-14 | 2024-03-26 | Mediatek Inc. | Semiconductor package structure |
| US11948895B2 (en) | 2017-03-14 | 2024-04-02 | Mediatek Inc. | Semiconductor package structure |
| US12002742B2 (en) | 2017-03-14 | 2024-06-04 | Mediatek Inc. | Semiconductor package structure |
| US12142598B2 (en) | 2017-03-14 | 2024-11-12 | Mediatek Inc. | Semiconductor package structure having an annular frame with truncated corners |
| US12424531B2 (en) | 2017-03-14 | 2025-09-23 | Mediatek Inc. | Semiconductor package structure |
| US12525549B2 (en) | 2017-03-14 | 2026-01-13 | Mediatek Inc. | Semiconductor package structure |
| CN111696979A (zh) * | 2019-03-14 | 2020-09-22 | 联发科技股份有限公司 | 半导体封装结构 |
| CN111696979B (zh) * | 2019-03-14 | 2024-04-23 | 联发科技股份有限公司 | 半导体封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203192781U (zh) | 封装基板条构造 | |
| CN103066029B (zh) | 封装基板条构造及其制造方法 | |
| CN209045532U (zh) | 一种半导体芯片封装结构 | |
| US8284561B2 (en) | Embedded component package structure | |
| CN111477733A (zh) | 一种晶片封装方法 | |
| CN102117752A (zh) | 引脚框架封装结构及其制作方法 | |
| TW201347627A (zh) | 具有內建加強層之凹穴基板及其製造方法 | |
| CN102361024A (zh) | 半导体封装、基板及基板制造方法 | |
| TWI506753B (zh) | 無芯層封裝結構及其製造方法 | |
| CN102664170A (zh) | 半导体封装结构及其制造方法 | |
| CN203055903U (zh) | 多层封装基板构造 | |
| CN118553621B (zh) | 封装基板的制法 | |
| CN202564287U (zh) | 多基岛埋入型单圈多芯片倒装正装封装结构 | |
| CN112151433A (zh) | 基板结构、封装结构及其制作方法 | |
| CN202564296U (zh) | 多基岛埋入型单圈单芯正装无源器件封装结构 | |
| CN202564259U (zh) | 无基岛多圈多芯片堆叠倒装正装封装结构 | |
| CN202564340U (zh) | 无基岛单圈多芯片堆叠正装正装无源器件封装结构 | |
| CN202564306U (zh) | 多基岛埋入单圈多芯片正装无源器件静电释放圈封装结构 | |
| CN202564210U (zh) | 芯片直放型多圈单芯片正装封装结构 | |
| CN202564312U (zh) | 多基岛埋入型单圈多芯片正装静电释放圈封装结构 | |
| CN202564302U (zh) | 单基岛埋入型多圈多芯片正装封装结构 | |
| CN202564217U (zh) | 单基岛埋入多圈多芯片正装无源器件静电释放圈封装结构 | |
| CN202564326U (zh) | 单基岛埋入型单圈多芯片正装正装无源器件封装结构 | |
| US8962390B2 (en) | Method for manufacturing a chip packaging structure | |
| CN202564297U (zh) | 单基岛埋入型单圈多芯片正装静电释放圈封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20201213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |