CN203027209U - 一种自偏置误差放大电路 - Google Patents

Abstract

本实用新型公开了自偏置误差放大电路。自偏置误差放大电路包括偏置电路、差分运算放大电路、输出驱动电路和相位补偿电路：所述偏置电路是提供整个电路的偏置电流；所述运算放大电路是对输入信号进行放大；所述输出驱动电路是对所述运算放大电路放大的信号进行输出驱动；所述相位补偿电路是对整个电路进行相位补偿。利用本实用新型提供的自偏置误差放大电路能使整个环路更加稳定。

Description

一种自偏置误差放大电路

技术领域

本实用新型涉及集成电路技术，尤其涉及到自偏置误差放大电路。

背景技术

在开关电源集成电路中，误差放大器是必不可少的，然而整个环路控制的频率响应误差放大器是最主要的，同时输入阻抗和频率特性都要考虑。

发明内容

本实用新型旨在解决现有技术的不足，提供一种输入阻抗大并匹配的自偏置误差放大电路。

自偏置误差放大电路，包括偏置电路、差分运算放大电路、输出驱动电路和相位补偿电路：

所述偏置电路是提供整个电路的偏置电流；

所述运算放大电路是对输入信号进行放大；

所述输出驱动电路是对所述运算放大电路放大的信号进行输出驱动；

所述相位补偿电路是对整个电路进行相位补偿。

所述偏置电路包括第一电阻、第二电阻、第三电阻、第一NPN管和第二NPN管：

所述第一电阻的一端接电源，另一端接所述第二电阻和所述第二NPN管的基极；

所述第二电阻的一端接所述第一电阻的一端和所述第二NPN管的基极，另一端接所述第一NPN管的基极和集电极；

所述第三电阻的一端接所述第二NPN管的集电极，另一端接地；

所述第一NPN管的基极接所述第一电阻的一端，发射极接地，集电极接所述第一电阻的一端；

所述第二NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，发射极接所述第三电阻的一端，集电极接所述差分运算放大电路。

所述差分运算放大电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一PNP管、第二PNP管、第三PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一PMOS管的栅极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极，源极接电源，漏极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第一PNP管的发射极；

所述第三PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第二PNP管的发射极和所述第三PNP管的发射极；

所述第一PNP管的基极接所述第一NMOS管的漏极和栅极和所述第二NMOS管的栅极和所述第五NMOS管的栅极，发射极接所述第二PMOS管的漏极，集电极接地；

所述第二PNP管的基极接负端和所述第二NMOS管的漏极，发射极接所述第三PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第三NMOS管的漏极和栅极和所述第四NMOS管的栅极；

所述第三PNP管的基极接正端和所述第五NMOS管的漏极，发射极接所述第二PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第四NMOS管的漏极和所述输出驱动电路；

所述第一NMOS管的栅极和漏极第二NMOS管的栅极和所述第五NMOS管的栅极和所述第一PNP管的基极，源极接地；

所述第二NMOS管的栅极接所述第一NMOS管的栅极和所述第一PNP管的基极，漏极接所述第二PNP管的基极和负端，源极接地；

所述第三NMOS管的栅极和漏极接所述第四NMOS管的栅极和所述第二PNP管的集电极，源极接地；

所述第四NMOS管的栅极接所述第三NMOS管的栅极和漏极和所述第二PNP管的集电极，漏极接所述第三PNP管的集电极和所述输出驱动电路，源极接地；

所述第五NMOS管的栅极接所述第一PNP管的基极和所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极，漏极接第三PNP管的基极接正端。

所述输出驱动电路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第六NMOS管：

所述第四PMOS管的栅极接所述第一PMOS管的栅极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第二NPN管的集电极，漏极接所述第五PMOS管的源极和所述第七PMOS管的栅极，源极接地；

所述第五PMOS管的栅极和漏极接所述第六PMOS管的源极，源极接所述第四PMOS管的漏极和所述第七PMOS管的栅极；

所述第六PMOS管的栅极接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六NMOS管的栅极和所述相位补偿电路；漏极接所述第五PMOS管的栅极和漏极，源极接地；

所述第七PMOS管的栅极接所述第四PMOS管的漏极和所述第五PMOS管的源极，漏极接所述第六NMOS管的漏极和所述相位补偿电路，源极接电源；

所述第六NMOS管的栅极接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六PMOS管的栅极和所述相位补偿电路，漏极接所述第七PMOS管的漏极和所述相位补偿电路，源极接地。

所述相位补偿电路包括第一电容和第四电阻：

所述第一电容的一端接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六PMOS管的栅极和所述第六NMOS管的栅极，另一端接所述第四电阻的一端；

所述第四电阻的一端接所述第一电容的一端，另一端接所述第七PMOS管的漏极和所述第六NMOS管的漏极和输出端。

利用本实用新型提供的自偏置误差放大电路能使整个环路更加稳定。

附图说明

图1为本实用新型的自偏置误差放大电路的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

自偏置误差放大电路，如图1所示，包括偏置电路、差分运算放大电路、输出驱动电路和相位补偿电路：

所述偏置电路是提供整个电路的偏置电流；

所述运算放大电路是对输入信号进行放大；

所述输出驱动电路是对所述运算放大电路放大的信号进行输出驱动；

所述相位补偿电路是对整个电路进行相位补偿。

所述偏置电路包括第一电阻101、第二电阻102、第三电阻105、第一NPN管103和第二NPN管104：

所述第一电阻101的一端接电源VCC，另一端接所述第二电阻102和所述第二NPN管104的基极；

所述第二电阻102的一端接所述第一电阻101的一端和所述第二NPN管104的基极，另一端接所述第一NPN管103的基极和集电极；

所述第三电阻105的一端接所述第二NPN管104的集电极，另一端接地；

所述第一NPN管103的基极接所述第一电阻101的一端，发射极接地，集电极接所述第一电阻101的一端；

所述第二NPN管104的基极接所述第一电阻101的一端和所述第二电阻102的一端，发射极接所述第三电阻105的一端，集电极接所述差分运算放大电路。

所述差分运算放大电路包括第一PMOS管106、第二PMOS管107、第三PMOS管108、第一PNP管110、第二PNP管113、第三PNP管114、第一NMOS管111、第二NMOS管112、第三NMOS管115、第四NMOS管116和第五NMOS管117：

所述第一PMOS管106的栅极接所述第二NPN管104的集电极和所述第二PMOS管107的栅极和所述第三PMOS管108的栅极，源极接电源VCC，漏极接所述第二NPN管104的集电极和所述第二PMOS管107的栅极和所述第三PMOS管108的栅极；

所述第二PMOS管107的栅极接所述第一PMOS管106的栅极和所述第二NPN管104的集电极，源极接电源VCC，漏极接所述第一PNP管110的发射极；

所述第三PMOS管108的栅极接所述第一PMOS管106的栅极和所述第二NPN管104的集电极，源极接电源VCC，漏极接所述第二PNP管113的发射极和所述第三PNP管114的发射极；

所述第一PNP管110的基极接所述第一NMOS管111的漏极和栅极和所述第二NMOS管112的栅极和所述第五NMOS管117的栅极，发射极接所述第二PMOS管107的漏极，集电极接地；

所述第二PNP管113的基极接负端VN和所述第二NMOS管112的漏极，发射极接所述第三PNP管114的发射极和所述第三PMOS管108的漏极，集电极接所述第三NMOS管115的漏极和栅极和所述第四NMOS管116的栅极；

所述第三PNP管114的基极接正端VP和所述第五NMOS管117的漏极，发射极接所述第二PNP管113的发射极和所述第三PMOS管108的漏极，集电极接所述第四NMOS管116的漏极和所述输出驱动电路；

所述第一NMOS管111的栅极和漏极第二NMOS管112的栅极和所述第五NMOS管117的栅极和所述第一PNP管110的基极，源极接地；

所述第二NMOS管112的栅极接所述第一NMOS管111的栅极和所述第一PNP管110的基极，漏极接所述第二PNP管113的基极和负端VN，源极接地；

所述第三NMOS管115的栅极和漏极接所述第四NMOS管116的栅极和所述第二PNP管113的集电极，源极接地；

所述第四NMOS管116的栅极接所述第三NMOS管115的栅极和漏极和所述第二PNP管113的集电极，漏极接所述第三PNP管114的集电极和所述输出驱动电路，源极接地；

所述第五NMOS管117的栅极接所述第一PNP管110的基极和所述第一NMOS管111的栅极和漏极和所述第二NMOS管112的栅极，漏极接第三PNP管114的基极接正端VP。

所述输出驱动电路包括第四PMOS管109、第五PMOS管118、第六PMOS管119、第七PMOS管122和第六NMOS管123：

所述第四PMOS管109的栅极接所述第一PMOS管106的栅极和所述第二PMOS管107的栅极和所述第三PMOS管108的栅极和所述第二NPN管104的集电极，漏极接所述第五PMOS管118的源极和所述第七PMOS管122的栅极，源极接地；

所述第五PMOS管118的栅极和漏极接所述第六PMOS管119的源极，源极接所述第四PMOS管109的漏极和所述第七PMOS管122的栅极；

所述第六PMOS管119的栅极接所述第三PNP管114的集电极和所述第四NMOS管116的漏极和所述第六NMOS管123的栅极和所述相位补偿电路；漏极接所述第五PMOS管118的栅极和漏极，源极接地；

所述第七PMOS管122的栅极接所述第四PMOS管109的漏极和所述第五PMOS管118的源极，漏极接所述第六NMOS管123的漏极和所述相位补偿电路，源极接电源VCC；

所述第六NMOS管123的栅极接所述第三PNP管114的集电极和所述第四NMOS管116的漏极和所述第六PMOS管119的栅极和所述相位补偿电路，漏极接所述第七PMOS管122的漏极和所述相位补偿电路，源极接地。

所述相位补偿电路包括第一电容120和第四电阻121：

所述第一电容120的一端接所述第三PNP管114的集电极和所述第四NMOS管116的漏极和所述第六PMOS管119的栅极和所述第六NMOS管123的栅极，另一端接所述第四电阻121的一端；

所述第四电阻121的一端接所述第一电容120的一端，另一端接所述第七PMOS管122的漏极和所述第六NMOS管123的漏极和输出端VOUT。

本实用新型公开了一种自偏置误差放大电路，并且参照附图描述了本实用新型的具体实施方式和效果。应该理解到的是：上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型保护范围之内。

Claims (5)

1.自偏置误差放大电路，其特征在于包括偏置电路、差分运算放大电路、输出驱动电路和相位补偿电路：

所述偏置电路是提供整个电路的偏置电流；

所述运算放大电路是对输入信号进行放大；

所述输出驱动电路是对所述运算放大电路放大的信号进行输出驱动；

所述相位补偿电路是对整个电路进行相位补偿。

2.如权利要求1所述的自偏置误差放大电路，其特征在于所述偏置电路包括第一电阻、第二电阻、第三电阻、第一NPN管和第二NPN管：

所述第一电阻的一端接电源，另一端接所述第二电阻和所述第二NPN管的基极；

所述第二电阻的一端接所述第一电阻的一端和所述第二NPN管的基极，另一端接所述第一NPN管的基极和集电极；

所述第三电阻的一端接所述第二NPN管的集电极，另一端接地；

所述第一NPN管的基极接所述第一电阻的一端，发射极接地，集电极接所述第一电阻的一端；

所述第二NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，发射极接所述第三电阻的一端，集电极接所述差分运算放大电路。

3.如权利要求1所述的自偏置误差放大电路，其特征在于所述差分运算放大电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一PNP管、第二PNP管、第三PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一PMOS管的栅极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极，源极接电源，漏极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第一PNP管的发射极；

所述第三PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第二PNP管的发射极和所述第三PNP管的发射极；

所述第一PNP管的基极接所述第一NMOS管的漏极和栅极和所述第二NMOS管的栅极和所述第五NMOS管的栅极，发射极接所述第二PMOS管的漏极，集电极接地；

所述第二PNP管的基极接负端和所述第二NMOS管的漏极，发射极接所述第三PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第三NMOS管的漏极和所述第四NMOS管的栅极；

所述第三PNP管的基极接正端和所述第五NMOS管的漏极，发射极接所述第二PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第四NMOS管的漏极和所述输出驱动电路；

所述第一NMOS管的栅极和漏极第二NMOS管的栅极和所述第五NMOS管的栅极和所述第一PNP管的基极，源极接地；

所述第二NMOS管的栅极接所述第一NMOS管的栅极和所述第一PNP管的基极，漏极接所述第二PNP管的基极和负端，源极接地；

所述第三NMOS管的栅极和漏极接所述第四NMOS管的栅极和所述第二PNP管的集电极，源极接地；

所述第四NMOS管的栅极接所述第三NMOS管的栅极和漏极和所述第二PNP管的集电极，漏极接所述第三PNP管的集电极和所述输出驱动电路，源极接地；

所述第五NMOS管的栅极接所述第一PNP管的基极和所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极，漏极接第三PNP管的基极接正端。

4.如权利要求1所述的自偏置误差放大电路，其特征在于所述输出驱动电路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第六NMOS管：

所述第四PMOS管的栅极接所述第一PMOS管的栅极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第二NPN管的集电极，漏极接所述第五PMOS管的源极和所述第七PMOS管的栅极，源极接地；

所述第五PMOS管的栅极和漏极接所述第六PMOS管的源极，源极接所述第四PMOS管的漏极和所述第七PMOS管的栅极；

所述第六PMOS管的栅极接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六NMOS管的栅极和所述相位补偿电路；漏极接所述第五PMOS管的栅极和漏极，源极接地；

所述第七PMOS管的栅极接所述第四PMOS管的漏极和所述第五PMOS管的源极，漏极接所述第六NMOS管的漏极和所述相位补偿电路，源极接电源；

所述第六NMOS管的栅极接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六PMOS管的栅极和所述相位补偿电路，漏极接所述第七PMOS管的漏极和所述相位补偿电路，源极接地。

5.如权利要求1所述的自偏置误差放大电路，其特征在于所述相位补偿电路包括第一电容和第四电阻：

所述第一电容的一端接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六PMOS管的栅极和所述第六NMOS管的栅极，另一端接所述第四电阻的一端；

所述第四电阻的一端接所述第一电容的一端，另一端接所述第七PMOS管的漏极和所述第六NMOS管的漏极和输出端。