[go: up one dir, main page]

CN201876870U - 内部整合电路总线的测试系统及其装置 - Google Patents

内部整合电路总线的测试系统及其装置 Download PDF

Info

Publication number
CN201876870U
CN201876870U CN2010206615581U CN201020661558U CN201876870U CN 201876870 U CN201876870 U CN 201876870U CN 2010206615581 U CN2010206615581 U CN 2010206615581U CN 201020661558 U CN201020661558 U CN 201020661558U CN 201876870 U CN201876870 U CN 201876870U
Authority
CN
China
Prior art keywords
bus
circuit
test
internal integration
data access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010206615581U
Other languages
English (en)
Inventor
元哲璋
陈志丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN2010206615581U priority Critical patent/CN201876870U/zh
Application granted granted Critical
Publication of CN201876870U publication Critical patent/CN201876870U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种内部整合电路总线的测试系统及其装置,用以测试主机板的内部整合电路总线的运行信息。测试系统包括:测试主机、主机板与测试工具。主机板具有内部整合电路总线与连接端口;测试工具透过连接端口电性连于主机板;测试工具透过数据存取端电性连接于测试主机;测试主机运行总线测试程序时,测试主机驱动测试工具,使得处理单元由主控模式切换为从属模式;测试工具在从属模式下响应主机板操作;总线测试程序发送地址转换命令给测试工具;测试工具根据内部整合电路总线所响应的输出结果转发至测试主机。

Description

内部整合电路总线的测试系统及其装置
技术领域
本实用新型涉及一种测试系统及其装置,特别是一种内部整合电路总线的测试系统及其装置。
背景技术
由于内部整合电路总线架构简单,只需要二条线(分别为序列数据/地址线(SDA)和序列频率线(SCL))就能传送数据。而且能降低并行总线可能因接线太多而造成的电磁干扰和静电放电的副作用。所以在现今的计算器装置中采用大量的内部整合电路总线(Inter-Integrated Circuit,简称I2C)。
请参考图1所示,其为现有技术的内部整合电路总线的方块示意图。内部整合电路总线100中定义一个由序列数据/地址线(SDA)和序列频率线(SCL)组成的序列协议给内部整合电路总线100上的处理器110来处理通过的信息。而内部整合电路总线100上的每个装置(例如:可程序化只读存储器或微控制器)是由一个独特的7个位元来识别而且可以在主控模式或从属模式下当成传送端或接收端来操作。
内部整合电路总线100是一种开放式的架构,但以整体而言,在总线上同一时间只会存在一个主控模式的处理单元,而其它处理单元则是被识别为从属模式。因此,在识别计算器装置中的内部整合电路总线100装置的总数就会产生问题。由于某些内部整合电路总线100会开启保密状态,所以在现有技术的检测内部整合电路总线100软件就会无法取得该项装置的设备号;或者,对特定内部整合电路总线100装置无法进行数据的存取。这样一来,开发厂商就无法快速的对不同的计算器进行内部整合电路总线100装置的计数或测试。
实用新型内容
本实用新型所要解决的技术问题是提供一种内部整合电路总线的测试系统,用以测试主机板的内部整合电路总线的运行信息。
为了实现上述目的,本实用新型提供了一种内部整合电路总线的测试系统,用以测试主机板的内部整合电路总线的运行信息,其中,该测试系统包括:
一用以运行一总线测试程序的测试主机;
一主机板,其具有连接于一内部整合电路总线的一连接端口;以及
一测试工具,其还包括一处理单元、一第一数据存取端与一第二数据存取端,该测试工具透过该第一数据存取端电性连接于该主机板的该连接端口,该测试工具透过该第二数据存取端电性连接于该测试主机;
其中,该测试主机运行该总线测试程序时,该测试主机驱动该测试工具,用以切换该处理单元的一使用状态,该总线测试程序发送一存取命令给该测试工具,用以透过该主机板的该内部整合电路总线进行数据存取的处理,该测试工具根据该内部整合电路总线所响应的一输出结果转发至该测试主机。
上述的内部整合电路总线的测试系统,其中,该连接端口系为该内部整合电路总线或一系统管理总线(System Management Bus)。
上述的内部整合电路总线的测试系统,其中,该测试工具还包括一供电端口,其透过一直流电接口、一万用序列总线(Universal Serial Bus,USB)或一新世代周边连接接口(PCI-E)接收所运行的电力。
上述的内部整合电路总线的测试系统,其中,该使用状态包括一主控模式(master)或一从属模式(slave)。
为了更好地实现上述目的,本实用新型还提供了一种内部整合电路总线的测试装置,用以测试一主机板的一内部整合电路总线的运行信息,其中,该测试装置包括:
一供电端口;
一处理单元,其电性连接于该供电端口;
一第一数据存取端,电性连结于该处理单元与该供电端口,该第一数据存取端电性连结于该主机板的一连接端口;以及
一第二数据存取端,电性连结于该处理单元与该供电端口,该第二数据存取端电性连接于一测试主机。
上述的内部整合电路总线的测试装置,其中,该供电端口,其透过一直流电接口、一万用序列总线或一新世代周边连接接口接收所运行的电力。
本实用新型的有益功效在于:本实用新型的测试工具可以连接主机板的内部整合电路总线,进而测试主机板的内部整合电路总线中的各项设备。本实用新型所提出的测试系统可以在不同的情况中被使用,并且本实用新型可以适时的切换成不同的使用模式,藉以避免与其它装置相互冲突。
以下结合附图和具体实施例对本实用新型进行详细描述,但不作为对本实用新型的限定。
附图说明
图1为现有技术的内部整合电路总线的方块示意图;
图2为本实用新型的架构方块示意图;
图3为本实用新型的测试工具架构示意图;
图4为本实用新型的压降电路示意图;
图为5A本实用新型的运作流程示意图;
图5B为本实用新型的各供电端口连接示意图;
图6A为本实用新型在安装测试工具前所检测到的硬件地址示意图;
图6B为本实用新型在安装测试工具后所检测到的硬件地址示意图。
其中,附图标记
100内部整合电路总线
110处理器
210测试主机
211总线测试程序
221主机板
222连接端口
223内部整合电路总线
230测试工具
231处理单元
232第一数据存取端
233第二数据存取端
234供电端口
410降压芯片
510直流电接口
520万用序列总线(Universal Serial Bus,USB)
530新世代周边连接接口(Peripheral Component Interconnect Express,PCI-E)
540压降电路
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
本实用新型应用于计算器装置之中,特别是计算器装置的主机板的内部整合电路总线。计算器装置的种类不限定为个人计算机、笔记型计算机或服务器等。请参考图2所示,其为本实用新型的架构方块示意图。本实用新型的测试系统包括:测试主机210、主机板221与测试工具230。
测试主机210储存总线测试程序211。测试主机210运行总线测试程序211时透过测试工具230向主机板221的内部整合电路总线223进行数据的读写。主机板221具有连接于内部整合电路总线223的连接端口222。一般而言,测试工具230可以透过新世代周边连接接口中的系统管理总线(SystemManagement Bus)或是以金属接脚连接的方式直接连接内部整合电路总线223。以金属脚位连接为例,测试者可以透过四针的杜邦接头来连接内部整合电路总线223。
测试工具230还包括处理单元231、第一数据存取端232、第二数据存取端233与供电端口234,请参考图3所示。处理单元231用以切换内部整合电路总线223的使用状态,其中使用状态包括主控模式(master)与从属模式(slave)。为能具体说明本实用新型运作环境,所以在本实用新型中的处理单元231为PIC16F886芯片,但并不一定限制于此一芯片。对此一芯片而言,可以在不同的工作频率下运行,例如运作频率可以是100KHz、400KHz或3.4MHz。
举例来说,在内部整合电路总线223上的处理器为主控模式时,内部整合电路总线223会寻址一个EEPROM来作为从属模式用以接收数据。当处理器寻址EEPROM时,它是一个主控模式的传送端,而EEPROM是一个从属模式的接收端。当处理器在读取数据时,它是一个主控模式的接收端,而EEPROM是一个从属模式的传送端。
第一数据存取端232的种类相应于连接端口222。测试工具230透过第一数据存取端232电性连于主机板221的连接端口222。测试工具230透过第二数据存取端233电性连接于测试主机210。第二数据存取端233可以是但不限定为RS-232或万用序列总线(Universal Serial Bus,USB)。
测试主机210在运行总线测试程序211时,测试主机210会透过第二数据存取端233向测试工具230发送存取命令。测试工具230会透过主机板221的内部整合电路总线223进行相应地址的查询处理。当测试工具230对主机板221完成数据的存取后,测试工具230根据内部整合电路总线223所响应的输出结果转发至测试主机210。
在本实用新型中,供电端口234可以透过直流电接口(DC-DC)、万用序列总线或新世代周边连接接口接收所运行的电力。一般而言,主机板221中的直流电接口是提供12V的电力,而处理单元231的工作电压为3.5V至5V,所以需要调降直流电接口的电压。为能实现调降直流电接口的电压本实用新型另提出了如图4所示的压降电路。同理对于新世代周边连接接口(PeripheralComponent Interconnect Express,PCI-E)所提供的12V电压,也可以透过此一压降电路进行调整。此外,万用序列总线所能提供的电力为5V,所以万用序列总线作为测试工具230的供电来源,则不需透过降压芯片410与其电路的调整。就上述供电方式而言,本实用新型可以同时设置上述的供电接口,也可以设置单一的供电接口。若是在同一时间中连接多个供电接口,则测试工具230只会从中选用其中之任一。
为能进一步说明本实用新型的运作流程,还请配合图5A所示,其为本实用新型的运作流程示意图。
步骤S510:将测试工具连接于主机板与测试主机之间;
步骤S520:测试工具上电;
步骤S530:测试主机运行总线测试程序,决定处理单元的使用状态,并设定处理单元的运作地址;
步骤S540:测试主机向测试工具发送存取命令;
步骤S550:透过主机板的内部整合电路总线进行相应数据存取的处理;以及
步骤S560:测试工具将主机板所返回的输出结果转发至测试主机。
首先,将测试工具230安装至主机板221上,并透过第二数据存取端233连接于测试主机210。接着,测试主机210开始运行总线测试程序211。测试主机210会根据测试工具230的使用状况,用以决定将处理单元231切换成主控模式或是从属模式。
在本实用新型的测试系统中,可以分为三种使用状况。状况1:对已供电的主机板221进行测试、状况2:对不供电的主机板221进行测试;状况3:对主机板221进行错误测试(fault test)。在状况1与状况3的情况下,由于主机板221中可能具有其它的内部整合电路总线223的装置,所以会将处理单元231从主控模式切换成从属模式。在状况2中,由于主机板221未被供电,所以处理单元231会以主控模式的方式对主机板221进行数据的存取,而不用考虑其它内部整合电路总线装置。请参考图5B所示,其为本实用新型的各供电端口连接示意图。
在图5B中,由于直流电接口510与新世代周边连接接口530的电压为12V,所以需要进行压降的处理。而万用序列总线520的工作电压为5V,所以处理单元231可以直接使用万用序列总线520的供电。
在完成使用状况的切换后,测试主机210会设定处理单元231的运作地址。测试主机210向测试工具230发送存取命令。在本实用新型中存取命令的种类如下表1所述:
Figure BSA00000390629000061
表1.存取命令列表
之后,测试工具230会透过主机板221的内部整合电路总线223进行相应地址的查询处理。测试工具230将主机板221所返回的输出结果转发至测试主机210。请参考图6A与图6B所示,其为本实用新型在安装测试工具前后所检测到的硬件地址示意图。在测试主机210中运行相应的监控程序,用以检测该测试工具230与其它内部整合电路总线装置的硬件列表。在图6A中是测试工具230未安装于主机板221时,主机板221中各内部整合电路总线装置的列表。当测试工具230被连接于主机板221后,主机板221中的内部整合电路总线223的列表中会出现该测试工具230所相应的硬件地址。假设测试工具230的硬件地址为0X57h,且预设写入的数值为十六进制值的AA。所以总线测试程序211会向测试工具230写入AA。当总线测试程序211正确写入时,测试主机210将会显示测试工具230中如图6B所示的数值。
本实用新型所提出的测试系统可以在不同的情况中被使用,并且本实用新型可以适时的切换成不同的使用模式,藉以避免与其它装置相互冲突。
当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (6)

1.一种内部整合电路总线的测试系统,用以测试主机板的内部整合电路总线的运行信息,其特征在于,该测试系统包括:
一用以运行一总线测试程序的测试主机;
一主机板,其具有连接于一内部整合电路总线的一连接端口;以及
一测试工具,其还包括一处理单元、一第一数据存取端与一第二数据存取端,该测试工具透过该第一数据存取端电性连接于该主机板的该连接端口,该测试工具透过该第二数据存取端电性连接于该测试主机;
其中,该测试主机运行该总线测试程序时,该测试主机驱动该测试工具,用以切换该处理单元的一使用状态,该总线测试程序发送一存取命令给该测试工具,用以透过该主机板的该内部整合电路总线进行数据存取的处理,该测试工具根据该内部整合电路总线所响应的一输出结果转发至该测试主机。
2.如权利要求1所述的内部整合电路总线的测试系统,其特征在于,该连接端口系为该内部整合电路总线或一系统管理总线。
3.如权利要求1所述的内部整合电路总线的测试系统,其特征在于,该测试工具还包括一供电端口,其透过一直流电接口、一万用序列总线或一新世代周边连接接口接收所运行的电力。
4.如权利要求1所述的内部整合电路总线的测试系统,其特征在于,该使用状态包括一主控模式或一从属模式。
5.一种内部整合电路总线的测试装置,用以测试一主机板的一内部整合电路总线的运行信息,其特征在于,该测试装置包括:
一供电端口;
一处理单元,其电性连接于该供电端口;
一第一数据存取端,电性连结于该处理单元与该供电端口,该第一数据存取端电性连结于该主机板的一连接端口;以及
一第二数据存取端,电性连结于该处理单元与该供电端口,该第二数据存取端电性连接于一测试主机。
6.如权利要求5所述的内部整合电路总线的测试装置,其特征在于,该供电端口,其透过一直流电接口、一万用序列总线或一新世代周边连接接口接收所运行的电力。
CN2010206615581U 2010-11-30 2010-11-30 内部整合电路总线的测试系统及其装置 Expired - Fee Related CN201876870U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010206615581U CN201876870U (zh) 2010-11-30 2010-11-30 内部整合电路总线的测试系统及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010206615581U CN201876870U (zh) 2010-11-30 2010-11-30 内部整合电路总线的测试系统及其装置

Publications (1)

Publication Number Publication Date
CN201876870U true CN201876870U (zh) 2011-06-22

Family

ID=44164784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010206615581U Expired - Fee Related CN201876870U (zh) 2010-11-30 2010-11-30 内部整合电路总线的测试系统及其装置

Country Status (1)

Country Link
CN (1) CN201876870U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法
CN108073480A (zh) * 2016-11-16 2018-05-25 佛山市顺德区顺达电脑厂有限公司 储存模块检测系统
CN111309529A (zh) * 2018-12-11 2020-06-19 英业达科技有限公司 依处理器信息完整测试处理器内通信链路的系统及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法
CN108073480A (zh) * 2016-11-16 2018-05-25 佛山市顺德区顺达电脑厂有限公司 储存模块检测系统
CN108073480B (zh) * 2016-11-16 2020-08-11 佛山市顺德区顺达电脑厂有限公司 储存模块检测系统
CN111309529A (zh) * 2018-12-11 2020-06-19 英业达科技有限公司 依处理器信息完整测试处理器内通信链路的系统及方法
CN111309529B (zh) * 2018-12-11 2022-04-19 英业达科技有限公司 依处理器信息完整测试处理器内通信链路的系统及方法

Similar Documents

Publication Publication Date Title
WO2021189322A1 (zh) 一种芯片测试装置及测试方法
CN104865457A (zh) 一种通用检测板卡
CN104090855B (zh) Usb接口的usb模式和mhl模式的兼容方法和装置
CN101923530A (zh) 一种用于PCI Express X1至CPCI Express X1的转接卡
US8935451B2 (en) Network card detecting circuit
CN112231258A (zh) 一种调试接口电路的切换装置、切换方法
CN102541711A (zh) 一种测试x86架构服务器主板的方法
CN201876870U (zh) 内部整合电路总线的测试系统及其装置
CN205176215U (zh) 一种smartrack系统板卡测试治具
CN113835762B (zh) 硬盘背板默认配置更新方法及系统
CN104062530A (zh) 一种移动终端硬件故障检测装置及方法
US9158609B2 (en) Universal serial bus testing device
CN217787754U (zh) 自动化测试装置及系统
CN202145312U (zh) 通信设备的现场配置接口装置及通信设备
CN203133695U (zh) 一种基于ast2300 控制芯片的bmc卡
CN207704358U (zh) 一种国产化服务器
CN108536557A (zh) 一种服务器smbus扫描装置及方法
CN107391332A (zh) 一种存储系统及调试系统
CN103035035B (zh) 自动售检票系统主控单元
CN211787062U (zh) Mctp设备测试装置
CN204129732U (zh) 基于卫星授时机架系统的板卡自适应设备
CN201069567Y (zh) 一种用于工控计算机板卡调试的底板装置
CN104572515A (zh) 跟踪模块、方法、系统和片上系统芯片
CN100498731C (zh) 基本输入输出系统支持直立卡的方法
CN109240972A (zh) 一种gpu板卡和应用该板卡的vpx信号处理机箱

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20131130