CN201150098Y - 声音讯号处理系统的降频装置 - Google Patents

Abstract

本实用新型的实施例披露一种降频装置，用来降频一数字输入讯号以产生一数字输出讯号。该降频装置包含有：一混波器，用来依据该数字输入讯号产生一混波讯号；一串联积分梳状滤波器，耦接于该混波器，用来将该混波讯号除以一第一除数以产生一第一分频讯号；以及一有限脉冲响应滤波器，耦接于该串联积分梳状滤波器，用来将该第一分频讯号除以一第二除数以产生该数字输出讯号。

Description

声音讯号处理系统的降频装置

技术领域

本实用新型涉及声音讯号处理的降频装置，特别是涉及一种能够可适性地于处理不同规格的声音讯号的声音讯号处理系统的降频装置。

背景技术

「国家电视标准协会」(National Television Standards Committee，NTSC)标准与「相位交替线」(Phase Alternating Line，PAL)标准是现今电视所采用的电视影像标准中最常见的两种，不同地区的电视系统除了可能采用不同的电视影像标准之外，也可能采用不同的电视声音标准，举例来说，中国大陆的电视系统采行的是PAL的电视影像系统，其所使用的声音调制方式可以为单声道调频(FM-Mono)或丽音(NICAM)，其声音载波(SoundCarrier)的频率为6.5MHz以及5.85MHz；德国的电视系统采行的是PAL的电视影像系统，其所使用的声音调制方式为立体声调频(FM-Stereo(A2))，其声音载波的频率为5.5MHz以及5.74MHz。

因为不同地区的电视系统通常会使用不同的电视声音标准，为了让所生产的电视可以兼容于各种不同的电视系统，制造商通常会希望其所生产出的电视具有于不同的电视声音标准下处理不同的电视声音中频讯号(TV soundIF signal)的能力。为此，系统设计者必须使用有限的成本，设计出能够可适性地于不同的电视声音标准下处理不同的电视声音中频讯号的电视声音讯号处理系统。

实用新型内容

因为不同地区的电视系统通常会使用不同的电视声音标准，为了让所生产的电视可以兼容于各种不同的电视系统，本实用新型的实施例披露一种声音讯号处理系统的降频装置，用来降频一数字输入讯号以产生一数字输出讯号。该降频装置包含有：一混波器，用来依据该数字输入讯号产生一混波讯号；一串联积分梳状滤波器，耦接于该混波器，用来将该混波讯号除以一第一除数以产生一第一分频讯号；以及一有限脉冲响应滤波器，耦接于该串联积分梳状滤波器，用来将该第一分频讯号除以一第二除数以产生该数字输出讯号。本发明的降频装置能够可适性地于不同的电视声音标准下处理不同的电视声音中频讯号，让具有此降频装置的声音讯号处理系统可以兼容于各种不同的电视系统。

附图说明

图1为实用新型的电视声音讯号处理系统的一实施例示意图。

图2为图1中的降频装置的一实施例示意图。

图3为图2中的同相有限脉冲响应滤波器的一实施例示意图。

附图符号说明

100                         声音讯号处理系统

110                         可程控增益放大器

120                         低通滤波器

130                         模拟数字转换器

140                         降频装置

150                         电平/直流感测单元

160                         寄存器库

170                         数字讯号处理模块

210                         混波器

220、240                    串联积分梳状滤波器

225、235、245、255          缩放单元

230、250                    有限脉冲响应滤波器

310、350                    存储器

320                         乘法器

330                         累加模块

340                         加法器

360                         多任务器

具体实施方式

图1所示为本实用新型的声音讯号处理系统的一实施例示意图。本实施例的声音讯号处理系统100包含有一可程控增益放大器(PGA)110、一低通滤波器(LPF)120、一模拟数字转换器(ADC)130、一降频装置140、一电平/直流感测单元(level/DC detection unit)150、一寄存器库(registerbank)160、以及一数字讯号处理模块(DSP)170。其中，数字讯号处理模块170可依据不同的声音标准，控制声音讯号处理系统100对不同声音标准下的声音中频讯号进行处理。而寄存器库160为供数字讯号处理模块170与可程控增益放大器110、一降频装置140、以及电平/直流感测单元150互动的接口，举例来说，数字讯号处理模块170可通过寄存器库160控制降频装置140进行分频时所使用的除数。此外，数字讯号处理模块170亦可通过寄存器库160得知电平/直流感测单元150的感测结果，并据以通过寄存器库160控制可程控增益放大器110的增益以及直流补偿。

于本实施例中，可程控增益放大器110依据一增益来放大一电视声音中频讯号SIF以产生一放大讯号AS；低通滤波器120低通滤波放大讯号AS以产生一滤波讯号FS；模拟数字转换器130将滤波讯号FS转换为一数字输入讯号DIS；一降频装置140对数字输入讯号DIS进行混波(mix)以及分频以产生一数字输出讯号DOS(其可包含有同相与正交讯号)；数字讯号处理模块170则处理数字输出讯号DOS以供电视作为声音播放的依据。

图2所示为图1中的降频装置140的一实施例示意图。于本实施例中，降频装置140包含有一混波器210、一同相(In Phase)串联积分梳状(CascadeIntegrator Comb，CIC)滤波器220、一同相第一缩放单元(Shifter)225、一同相有限脉冲响应(Finite Impulse Response，FIR)滤波器230、一同相第二缩放单元235、一正交(Quadrature Phase)串联积分梳状滤波器240、一正交第一缩放单元245、一正交有限脉冲响应滤波器250、以及一正交第二缩放单元255。混波器210依据数字输入讯号DIS产生一同相混波讯号IMS以及一正交混波讯号QMS；同相串联积分梳状滤波器220、同相第一缩放单元225、同相有限脉冲响应滤波器230、以及同相第二缩放单元235构成对同相混波讯号IMS进行分频的同相路径(In Phase Path)；正交串联积分梳状滤波器240、正交第一缩放单元245、正交有限脉冲响应滤波器250、以及正交第二缩放单元255则构成对正交混波讯号QMS进行分频的正交路径(Quadrature Path)。由于前述的同相路径与正交路径的运作原理大致相同，不同处主要在于相位，故以下将针对同相路径进行说明。

同相串联积分梳状滤波器220为同相路径中第一级的分频单元，用来将同相混波讯号IMS除以一第一除数M1以产生一同相第一分频讯号IFDS1。同相第一缩放单元225是一个可选择加入或忽略的组件，若将其设置于同相串联积分梳状滤波器220的输出端，将可对同相第一分频讯号IFDS1进行适当地数位放大/缩小，举例来说，第一缩放单元225可用来将同相第一分频讯号IFDS1的标度(Scale)适当地调整至满标(Full Scale)。同相有限脉冲响应滤波器230为同相路径中第二级的分频单元，用来将经过数字放大后的同相第一分频讯号IFDS1′除以一第二除数D以产生一同相第二分频讯号IFDS2。同相第二缩放单元235亦是一个可选择加入或忽略的组件，若将其设置于同相有限脉冲响应滤波器230的输出端，将可对同相第二分频讯号IFDS2进行适当地数位放大，举例来说，第二缩放单元235可用来将同相第二分频讯号IFDS2的标度适当地调整至满标。

本实施例中的同相有限脉冲响应滤波器230是一个可程控的滤波器，其具有一阀数量N以及第二除数D，而第一分频讯号IFDS1′与第二分频讯号IFDS2分别是同相有限脉冲响应滤波器230的数字输入讯号与数字输出讯号。若讯号IFDS1′的样本率(Sampling Rate)为SR1，则可使用运作频率不小于SR1的N/D倍的数字电路来实现同相有限脉冲响应滤波器230。图3所示为图2中的同相有限脉冲响应滤波器230的一实施例示意图。本实施例中的同相有限脉冲响应滤波器230包含有一第一存储器310、一乘法器320、以及一累加模块330。累加模块330则由一加法器340、一第二存储器350、以及一多任务器360所组成。

附表一为图3中的同相有限脉冲响应滤波器230的运作状况的示意表。于此一例子中，假设阀数量N等于6，第二除数D等于2，则如前所述，同相有限脉冲响应滤波器230的运作频率需不小于同相第一分频讯号IFDS1′的样本率SR1的6/2＝3倍，而由于第二除数D等于2，同相第二分频讯号IFDS2的样本率SR2将会是同相第一分频讯号IFDS1′的样本率SR1的1/2。附表一所示的x₀、x₁、x₂、......、x₁₂、x₁₃、以及x₁₄是同相第一分频讯号IFDS1′中依序的输入样本，h₀、h₁、h₂、h₃、h₄、以及h₅是同相有限脉冲响应滤波器230在N等于6的状况下所使用的6个阀系数(tap coefficient)(存储于第1存储器310中)，y₀、y₁、y₂、......、y₅、y₆、以及y₇则是同相第二分频讯号IFDS2中依序的输出样本。而除了存储h₀、h₁、h₂、h₃、h₄、以及h₅这6个阀系数以外，第1存储器310中还可以存储有其它的阀系数h₆、h₇、h₈......。

附表一

于本实施例中，同相第一分频讯号IFDS1′的一个样本周期T_{1_K}对应于同相有限脉冲响应滤波器230的三个时钟周期T_{2_3*K}、T_{2_(3*K+1)}、以及T_{2_(3*K+2)}，K为整数。对于同相第一分频讯号IFDS1′于样本周期T_{1_K}的输入样本x_K，第一存储器310于T_{2_3*K}、T_{2_(3*K+1)}、以及T_{2_(3+*K+2)}三个时钟周期中依序提供3个相对应的阀系数h_[(-K)mod N]、h_{[(-K+2)mod N]}以及、h_{[(-K+4)mod N]}。乘法器320将输入样本x_K依序乘上第一存储器310所提供的3个阀系数h_[(-K)mod N]、h_{[(-K+2) mod N]}以及、h_{[(-K+4)mod N]}，以依序产生3个乘积值p_{K_1}、p_{K_2}、p_{K_3}；加法器340依序将3个乘积值p_{K_1}、p_{K_2}、p_{K_3}加上3个前次累加值A₁、A₂、A₃以依序产生3个已更新累加值A₁′、A₂′、A₃′；第二存储器350用来存储3个前次累加值A₁、A₂、A₃；而对于3个已更新累加值A₁′、A₂′、A₃′中的任一已更新累加值A_J′，J＝1或2或3，若A_J′已累计有N＝6个乘积值，则累加模块330输出A_J′以作为同相第二分频讯号IFDS2中的一输出样本，多任务器360输出一归零值0至第二存储器350以更新前次累加值A_J；若已更新累加值A_J′尚未累计有N个乘积值，则多任务器360输出已更新累加值A_J′至该第二存储器350以更新相对应的前次累加值A_J。

举例来说，输入样本x₈对应于同相有限脉冲响应滤波器230的三个时钟周期T_{2_24}、T_{2_25}、以及T_{2_26}。在时钟周期T_{2_24}中，第一存储器310提供阀系数h₄，乘法器320产生乘积值p_{8_1}＝x₈*h₄，第二存储器350所存储的前次累加值A₁等于(x₇*h₅)，加法器340将乘积值p_{8_1}＝x₈*h₄加上前次累加值A₁以产生已更新累加值A₁′，由于此时A₁′中仅累计有两个乘积值(x₇*h₅)与(x₈*h₄)，故此时同相有限脉冲响应滤波器230不会将A₁′输出作为同相第二分频讯号IFDS2中的输出样本，多任务器360会输出已更新累加值A₁′至该第二存储器350以更新前次累加值A₁。在时钟周期T_{2_25}中，第一存储器310提供阀系数h₀，乘法器320产生乘积值p_{8_2}＝x₈*h₀，第二存储器350所存储的前次累加值A₂等于(x₃*h₅)+(x₄*h₄)+(x₂*h₃)+(x₆*h₂)+(x₇*h₁)，加法器340将乘积值p_{8_2}＝x₈*h₀加上前次累加值A₂以产生已更新累加值A₂′后，表示A₂′中已累计有六个乘积值(x₃*h₅)、(x₄*h₄)、(x₅*h₃)、(x₆*h₂)、(x₇*h₁)、(x₈*h₀)，故此时同相有限脉冲响应滤波器230会将A₂′输出作为同相第二分频讯号IFDS2中的一输出样本y₄，多任务器360会输出归零值0至第二存储器350以将前次累加值A₂归零。在时钟周期T_{2_26}中，第一存储器310提供阀系数h₂，乘法器320产生乘积值p_{8_3}＝x₈*h₂，第二存储器350所存储的前次累加值A₃等于(x₅*h₅)+(x₆*h₄)+(x₇*h₃)，加法器340将乘积值p_{8_3}＝x₈*h₂加上前次累加值A₃以产生已更新累加值A₃′，由于此时A₃′中仅累计有四个乘积值(x₅*h₅)、(x₆*h₄)、(x₇*h₃)、与(x₈*h₂)，故此时同相有限脉冲响应滤波器230不会将A3′输出作为同相第二分频讯号IFDS2中的输出样本，多任务器360会输出已更新累加值A₃′至该第二存储器350以更新前次累加值A₃。

从以上说明可以发现，当加法器340自乘法器320接收到一输入样本x_K与h₀的乘积，并执行完累加工作之后，即代表其所产生的已更新累加值中已累计有x_K-5*h₅、x_K-4*h₄、x_K-3*h₃、x_K-2*h₂、x_K-1*h₁、以及x_K*h₀此六个乘积，此时同相有限脉冲响应滤波器230即可将已更新累加值(x_K-5*h₅)+(x_K-4*h₄)+(x_K-3*h₃)+(x_K-2*h₂)+(x_K-1*h₁)+(x_K*h₀)输出作为同相第二分频讯号IFDS2中一个输出样本，多任务器360则输出归零值0至第二存储器350以更新原本的前次累加值(x_K-5*h₅)+(x_K-4*h₄)+(x_K-3*h₃)+(x_K-2*h₂)+(x_K-1*h₁)。

当然，以上所举N等于6，D等于2的例子，仅是一个用以说明的简单例子，并不限定本实用新型的范围，事实上，N与D是同相有限脉冲响应滤波器230的两个可程控的参数，数字讯号处理模块170会依据不同的电视声音标准来设定N与D此二参数的值。

以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。

Claims (6)

1.一种声音讯号处理系统的降频装置，用来降频一数字输入讯号以产生一数字输出讯号，其特征是，该降频装置包含有：

一混波器，用来依据该数字输入讯号产生一混波讯号；

一串联积分梳状滤波器，耦接于该混波器，用来将该混波讯号除以一第一除数以产生一第一分频讯号；以及

一有限脉冲响应滤波器，耦接于该串联积分梳状滤波器，用来将该第一分频讯号除以一第二除数D以产生该数字输出讯号。

2.如权利要求1所述的降频装置，其还包含有一第一缩放单元，耦接于该串联积分梳状滤波器与该有限脉冲响应滤波器之间，用来调整该第一分频讯号的标度。

3.如权利要求1所述的降频装置，其还包含有一第二缩放单元，耦接于该有限脉冲响应滤波器的输出端，用来调整该数字输出讯号的标度。

4.如权利要求1所述的降频装置，其中该有限脉冲响应滤波器具有一阀数量N以及该第二除数D，该有限脉冲响应滤波器包含有：

一第一存储器，用来存储多个阀系数，其中对于该第一分频讯号中的一输入样本，该第一存储器依序提供该多个阀系数中N/D个相对应的阀系数；

一乘法器，耦接于该第一存储器，用来将该输入样本依序乘上该第一存储器所提供的该N/D个阀系数，以依序产生N/D个乘积值；以及

一累加模块，耦接于该乘法器，用来将该N/D个乘积值依序加上N/D个前次累加值以依序产生N/D个已更新累加值，其中对于该N/D个已更新累加值中的一已更新累加值，若该已更新累加值已累计有N个乘积值，则该累加模块输出该已更新累加值以作为该数字输出讯号中的一输出样本。

5.如权利要求4所述的降频装置，其中该累加模块包含有：

一加法器，耦接于该乘法器，用来将该N/D个乘积值依序加上该N/D个前次累加值以依序产生该N/D个已更新累加值；

一第二存储器，耦接于该加法器，用来存储该N/D个前次累加值；以及

一多任务器，耦接于该加法器以及该第二存储器，对于该N/D个已更新累加值中的一已更新累加值，若该已更新累加值已累计有N个乘积值，则该多任务器输出一归零值至该第二存储器以更新该N/D个前次累加值中一相对应的前次累加值，以及若该已更新累加值尚未累计有N个乘积值，则该多任务器输出该已更新累加值至该第二存储器以更新该相对应的前次累加值。

6.如权利要求4所述的降频装置，其中该有限脉冲响应滤波器的运作频率不小于该第一分频讯号的样本率的N/D倍。

Images