[go: up one dir, main page]

CN201063342Y - 一种多芯片封装结构 - Google Patents

一种多芯片封装结构 Download PDF

Info

Publication number
CN201063342Y
CN201063342Y CN200720072249.9U CN200720072249U CN201063342Y CN 201063342 Y CN201063342 Y CN 201063342Y CN 200720072249 U CN200720072249 U CN 200720072249U CN 201063342 Y CN201063342 Y CN 201063342Y
Authority
CN
China
Prior art keywords
chip
lead frame
pin
packaging structure
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200720072249.9U
Other languages
English (en)
Inventor
郑清毅
Original Assignee
WEIYU TECH TEST PACKING Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WEIYU TECH TEST PACKING Co Ltd filed Critical WEIYU TECH TEST PACKING Co Ltd
Priority to CN200720072249.9U priority Critical patent/CN201063342Y/zh
Application granted granted Critical
Publication of CN201063342Y publication Critical patent/CN201063342Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/884
    • H10W90/734
    • H10W90/736
    • H10W90/754
    • H10W90/756

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及引线框架形式的多芯片封装结构。传统多芯片封装在球栅阵列的封装结构中已有应用,在成本较低的引线框架形式封装结构中未有应用。本实用新型提供的引线框架型多芯片封装结构包括:第一引线框架,包括第一芯片座、第一内引脚和第二外引脚;第二引线框架,包括第二芯片座和第二内引脚;第二引线框架位于第一引线框架的上方或下方,通过连接体将第一引线框架与第二引线框架进行电连接;第一芯片,固定在第一芯片座上,第一芯片上的焊垫通过导线与第一内引脚电连接;第二芯片,固定在第二芯片座上,第二芯片上的焊垫通过导线与第二内引脚电连接;以及塑封体,将第一芯片座、第一内引脚、第一芯片、第二引线框架和第二芯片封装在其内。

Description

一种多芯片封装结构
技术领域
本实用新型涉及集成电路领域,具体地说,涉及集成电路的芯片封装技术,尤其涉及引线框架为芯片载体的多芯片封装结构。
背景技术
在现今的信息时代,电子产品充斥于社会的各个领域中,人类的生活方式和生产方式有了前所未有的大变革。随着电子科技的不断演进,更人性化、功能更强的电子产品随之应运而生。为了满足电子产品的小型化、低成本、高密度和高功能的要求,就芯片封装而言,出现了在一个封装体内包覆多个芯片,比如多芯片模块(Multi-chip-module)、堆叠芯片(Stack Die)。
如图1所示,是一种多芯片模块封装的结构示意图。它包括一块基片110在基片110的一个表面上,设置有两个芯片座113,在每个芯片座113上通过粘接剂140固定有两块芯片120。芯片120上的焊垫123通过导线130与基片110上的焊垫114相连,从而实现芯片与基片110另一面上的焊球150之间的电连接。最后,利用塑封体160将这些部件封装成一体。
虽然图1的结构属于多芯片的封装技术,然而,这种技术适用于特定的封装结构,即球栅阵列封装结构,对于其它的封装结构,例如引线框架封装结构,到目前为止,尚无多芯片的封装技术出现。
图2示出的是目前的引线框架封装结构的单芯片形式。如图2所示,这种结构包括引线框架210,该引线框架210可以分成芯片座211、内引脚212和外引脚213。芯片220通过粘接剂240固定到芯片座211上,芯片220上的焊垫221通过导线230连接到内引脚212上,塑封体250将内引脚212、导线230、芯片座211、芯片220等封装在其内,引线框架210的外引脚213露出其外,成为集成电路的接脚。图3示出了图3所示的引线框架结构的俯视图。
虽然以基板为芯片载体的多芯片封装虽然满足了小型化、高密度的要求,但是由于基板的成本较高,不适合要求低成本、高密度的产品。例如,一些存储芯片。因此,如何实现低成本高密度的封装结构已是重要课题。引线框架封装技术是低成本的封装技术之一,因此,如何在这种低成本的封装技术上实现多芯片,成为本用新型的目标。
实用新型内容
因此,本实用新型的目的在于提供一种以引线框架为芯片载体的多芯片封装结构。引线框架的成本将比基板低很多,从而实现小体积和低成本。
根据本实用新型的上述目的,提供的引线框架型多芯片封装结构包括:
第一引线框架,包括第一芯片座、第一内引脚和第二外引脚;
第二引线框架,包括第二芯片座和第二内引脚,所述第二引线框架位于所述第一引线框架的上方或下方,并通过连接体将所述第一引线框架的第一内引脚与所述第二引线框架的第二内引脚进行电连接;
第一芯片,固定在所述第一芯片座上,所述第一芯片上的焊垫通过导线与所述第一内引脚电连接;
第二芯片,固定在所述第二芯片座上,所述第二芯片上的焊垫通过导线与所述第二内引脚电连接;以及
塑封体,将所述第一芯片座、所述第一内引脚、所述第一芯片、所述第二芯片座、所述第二内引脚和所述第二芯片封装在其内。
在上述的多芯片封装结构中,所述第一芯片通过粘接剂固定到所述第一芯片座上,所述第二芯片通过粘接剂固定到所述第二芯片座上。
在上述的多芯片封装结构中,还包括第三芯片,所述第三芯片固定在所述第一芯片上,所述第三芯片上的焊垫通过导线与所述第一内引脚电连接。
在上述的多芯片封装结构中,还包括第四芯片,所述第四芯片固定在所述第二芯片上,所述第四芯片上的焊垫通过导线与所述第二内引脚电连接。
本实用新型通过巧妙的结构,实现了引线框架封装结构的多芯片封装,在实现集成电路小型的同时,保持了低成本。
附图说明
图1是传统的基板为芯片载体的多芯片模块封装的结构示意图;
图2是传统的单芯片封装的引线框架结构示意图;
图3是传统的单芯片封装的引线框架结构的俯视图;
图4是本实用新型提供的引线框架形式的多芯片封装结构示意图;
图5是本实用新型提供的引线框架形式的多芯片封装结构的另一实施例。
具体实施方式
如图4所示,本实用新型的多芯片封装结构是在图2的传统的单芯片封装结构上改进而得的,其改进之处是:增加了一个引线框架。即如图4所示,在传统的第一引线框架410的基础上,增加了第二引线框架420。第一引线框架410包括第一芯片座411、第一内引脚412和第一外引脚413。第一芯片430固定在第一芯片座411上。固定的方式可以采用诸如粘接剂431等方式。第一芯片430上设置有焊垫432,焊垫432通过导线连接到第一内引脚412上,实现了第一芯片430与第一内引脚412之间的电连接。
第二引线框架420包括第二芯片座421和第二内引脚422。第二引线框架420设置在第一引线框架410的上方或者下方(图4中示出了位于下方的情形)。第二引线框架420不包括外引脚,第二内引脚422通过连接体450电连接到第一内引脚412上。第二芯片440上设置有焊垫442,焊垫442通过导线连接到第二内引脚422上,实现了第二芯片440与第二内引脚422之间的电连接。
最后,由塑封体460将上述的第一芯片座411、第一芯片430、第一内引脚412、第二芯片座421、第二芯片440、第二内引脚422等封装在其内,而把第一外引脚413露出在塑封体460之外,成为封装后的集成电路的引脚。
图5示出了本实用新型的另一个实施例。该实施例是在图4基础上增加了一块芯片的封装,即增加了第三芯片570,该第三芯片570可以通过粘接剂等直接固定在第一芯片530(如图5所示的情况)之上,也可以固定在第二芯片540之上(图中未示出)。如果第三芯片570固定在第一芯片530之上时,第三芯片570上的焊垫571通过导线572电连接到第一内引脚512上;如果第三芯片570固定到第二芯片540之上时,第三芯片570上的焊垫通过导线连接到第二内引脚上(图中未示出)。
在另外的实施例中,还可以在图5的实施例的基础上,再增加第四芯片。如果第三芯片固定在第一芯片上,由第四芯片固定在第二芯片上,并且第四芯片上的焊垫通过导线与第二内引脚电连接。

Claims (8)

1.一种引线框架型多芯片封装结构,其特征在于,包括:
第一引线框架,包括第一芯片座、第一内引脚和第二外引脚;
第二引线框架,包括第二芯片座和第二内引脚,所述第二引线框架位于所述第一引线框架的上方或下方,并通过连接体将所述第一引线框架的第一内引脚与所述第二引线框架的第二内引脚进行电连接;
第一芯片,固定在所述第一芯片座上,所述第一芯片上的焊垫通过导线与所述第一内引脚电连接;
第二芯片,固定在所述第二芯片座上,所述第二芯片上的焊垫通过导线与所述第二内引脚电连接;以及
塑封体,将所述第一芯片座、所述第一内引脚、所述第一芯片、所述第二芯片座、所述第二内引脚和所述第二芯片封装在其内。
2.如权利要求1所述的多芯片封装结构,其特征在于,所述第一芯片通过粘接剂固定到所述第一芯片座上。
3.如权利要求1所述的多芯片封装结构,其特征在于,所述第二芯片通过粘接剂固定到所述第二芯片座上。
4.如权利要求1所述的多芯片封装结构,其特征在于,还包括第三芯片,所述第三芯片固定在所述第一芯片上,所述第三芯片上的焊垫通过导线与所述第一内引脚电连接。
5.如权利要求4所述的多芯片封装结构,其特征在于,所述第三芯片通过粘接剂连接到所述第一芯片上。
6.如权利要求4所述的多芯片封装结构,其特征在于,还包括第四芯片,所述第四芯片固定在所述第二芯片上,所述第四芯片上的焊垫通过导线与所述第二内引脚电连接。
7.如权利要求1所述的多芯片封装结构,其特征在于,还包括第三芯片,所述第三芯片固定在所述第二芯片上,所述第三芯片上的焊垫通过导线与所述第二内引脚电连接。
8.如权利要求7所述的多芯片封装结构,其特征在于,所述第三芯片通过粘接剂连接到所述第二芯片上。
CN200720072249.9U 2007-07-06 2007-07-06 一种多芯片封装结构 Expired - Fee Related CN201063342Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200720072249.9U CN201063342Y (zh) 2007-07-06 2007-07-06 一种多芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200720072249.9U CN201063342Y (zh) 2007-07-06 2007-07-06 一种多芯片封装结构

Publications (1)

Publication Number Publication Date
CN201063342Y true CN201063342Y (zh) 2008-05-21

Family

ID=39451729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200720072249.9U Expired - Fee Related CN201063342Y (zh) 2007-07-06 2007-07-06 一种多芯片封装结构

Country Status (1)

Country Link
CN (1) CN201063342Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102937663A (zh) * 2011-08-16 2013-02-20 北京天中磊智能科技有限公司 智能电表核心模块的封装结构及封装方法
CN103130173A (zh) * 2011-11-24 2013-06-05 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102937663A (zh) * 2011-08-16 2013-02-20 北京天中磊智能科技有限公司 智能电表核心模块的封装结构及封装方法
CN102937663B (zh) * 2011-08-16 2016-04-27 北京天中磊智能科技有限公司 智能电表核心模块的封装结构及封装方法
CN103130173A (zh) * 2011-11-24 2013-06-05 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构
CN103130173B (zh) * 2011-11-24 2015-11-25 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
US20080237833A1 (en) Multi-chip semiconductor package structure
CN101241904A (zh) 四方扁平无接脚型的多芯片封装结构
CN100524738C (zh) 多芯片堆叠式封装结构
CN106449612A (zh) 存储器芯片堆叠封装结构
CN206293435U (zh) 半导体器件与半导体封装件
CN1145211C (zh) 一种多晶片半导体封装结构
CN101834150B (zh) 一种高散热球型阵列封装方法
CN201063342Y (zh) 一种多芯片封装结构
CN101226929B (zh) 半导体封装结构及其制造方法
CN101290929B (zh) 堆栈式芯片封装结构
CN101118901B (zh) 堆叠式芯片封装结构及其制程
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法
CN102347303B (zh) 多芯片堆叠的封装体及其制造方法
CN201311930Y (zh) 改进的晶体管构装结构
CN100334726C (zh) 开窗型多芯片半导体封装件
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN201345362Y (zh) 一种引线框架
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN201732781U (zh) 一种引线框架
CN201608174U (zh) 一种半导体器件的系统级封装结构
CN201307589Y (zh) 多平行槽孔的球栅阵列封装构造
CN101431066B (zh) 具有可移动外接端子的半导体封装堆叠组合结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669, zip code: 201203

Patentee after: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

Address before: Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669, zip code: 201203

Patentee before: GLOBAL ADVANCED PACKAGING TECH

C56 Change in the name or address of the patentee

Owner name: RIYUEGUANG ENCAPSULATION TESTING ( SHANGHAI ) CO.,

Free format text: FORMER NAME: WEIYU TECHNOLOGY TEST ENCAPSULATION CO., LTD.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080521

Termination date: 20150706

EXPY Termination of patent right or utility model