CN201025702Y - 延迟电路 - Google Patents
延迟电路 Download PDFInfo
- Publication number
- CN201025702Y CN201025702Y CNU2007202001273U CN200720200127U CN201025702Y CN 201025702 Y CN201025702 Y CN 201025702Y CN U2007202001273 U CNU2007202001273 U CN U2007202001273U CN 200720200127 U CN200720200127 U CN 200720200127U CN 201025702 Y CN201025702 Y CN 201025702Y
- Authority
- CN
- China
- Prior art keywords
- switch element
- link
- delay circuit
- triode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
一种延迟电路,其包括串联的一电容和一电阻,所述延迟电路还包括一放电电路,所述放电电路包括一高电平时截止低电平时导通的第一开关元件及一第二开关元件,所述第一开关元件及第二开关元件均设有一第一连接端、一第二连接端和一控制开关元件通断的第三连接端,所述第一开关元件的第一连接端连接所述第二开关元件的第三连接端,所述第一开关元件的第二连接端连接一稳定电源,所述第一开关元件的第三连接端连接于所述电阻的一端,所述第二开关元件第一连接端连接于所述电阻与所述电容相连的另一端,所述第二开关元件的第二连接端接地。本延迟电路的电容电量能通过所述放电电路迅速释放。
Description
技术领域
本实用新型是关于一种延迟电路,尤其是一种RC(电阻电容)延迟电路。
背景技术
RC延迟电路被广泛的应用于各种电路中,如图1和图2所示的电路和时序图,该电路设有一输入端10和一输出端11,输入端10通过一RC延迟电路连接到一场效应管Q11的栅极G,该RC延迟电路由一电阻R11和一电容C11组成,场效应管Q11的漏极D通过一电阻R12连接到一节点13,节点13被设置为高电平,场效应管Q11的漏极D连接所述输出端11,源极S接地,在T1a时刻,输入端10输入的信号由低电平转变为高电平,电容C11开始充电,在T2a时刻,电容C11的电压上升到2伏,与电容C11的正极相连的场效应管Q11的栅极G的电压为2伏,场效应管Q11导通,与场效应管Q11的漏极D相连的输出端11接地而变为低电平,输出端11的输出相对输入端10的输入有一个(T2a-T1a)时间段的延迟,而后输入端10继续输入高电平信号,电容C11继续充电直至达到饱和状态,到T3a时刻,输入端10输入的信号由高电平转变为低电平,电容C11通过电阻R11开始放电,在T4时刻,电容C11的电压下降到2伏,与电容C11的正极相连的场效应管Q11的栅极G的电压为2伏,场效应管Q11截止,与场效应管Q11的漏极D相连的输出端11变为高电平,输出端11的输出相对输入端10的输入有一个(T4-T3a)时间段的延迟,而后电容C11继续通过电阻R11放电直至放空。
该电路中的RC延迟电路在输入端10输入高电平和低电平信号时,输出端11的输出均相应具有延迟,但在有的电路中,输出端11允许对输入端10输入的高电平信号有所延迟,但不允许对输入端10输入的低电平信号有较长时间的延迟,即希望电容C11能迅速放电,然而一般的RC延迟电路并不能满足要求。
发明内容
鉴于以上内容,有必要提供一种可迅速释放延迟电路的电容电量的延迟电路。
一种延迟电路,其包括串联的一电容和一电阻,所述延迟电路还包括一放电电路,所述放电电路包括一高电平时截止低电平时导通的第一开关元件及一第二开关元件,所述第一开关元件及第二开关元件均设有一第一连接端、一第二连接端和一控制开关元件通断的第三连接端,所述第一开关元件的第一连接端连接所述第二开关元件的第三连接端,所述第一开关元件的第二连接端连接一稳定电源,所述第一开关元件的第三连接端连接于所述电阻的一端,所述第二开关元件第一连接端连接于所述电阻与所述电容相连的另一端,所述第二开关元件的第二连接端接地。
与原先技术相比,本延迟电路通过一放电电路迅速释放延迟电路的电容电量。
附图说明
下面参照附图结合实施例对本实用新型作进一步的描述。
图1是原有的延迟电路运用于一电路中的电路图。
图2是图1中的电路的时序图。
图3是本实用新型延迟电路较佳实施例运用于一电路中的电路图。
图4是图3中的电路的时序图。
具体实施方式
请参阅图3,其为本实用新型延迟电路较佳实施例运用于一电路中的电路图,该电路设有一输入端I和两个输出端O1、O2,输入端I通过一延迟电路12连接一信号缓冲电路16。
所述延迟电路12包括一电阻R1、一电容C及一放电电路14,所述电阻R1一端连接所述输入端I,其另一端连接所述电容C的一端,所述电容C的另一端接地。
所述放电电路14包括一PNP型三极管Q1及一NPN型三极管Q2,所述三极管Q1的基极通过一电阻R6连接所述输入端I,所述三极管Q1的发射极连接一稳定电源V1,所述三极管Q1的集电极通过一电阻R2接地;所述三极管Q1的集电极还通过一电阻R3连接所述三极管Q2的基极,所述三极管Q2的集电极连接所述输出端O1,所述三极管Q2的集电极还连接于所述电阻R1与所述电容C相连的一端,所述三极管Q2的发射极接地。
所述信号缓冲电路16包括两个N沟道场效应管Q3、Q4,所述场效应管Q3的栅极连接所述电阻R1与所述电容C相连的一端,所述场效应管Q3的源极接地,所述场效应管Q3的漏极通过一电阻R4连接一稳定电源V2;所述场效应管Q3的漏极还连接所述场效应管Q4的栅极,所述场效应管Q4的源极接地,所述场效应管Q4的漏极通过一电阻R5连接一稳定电源V3,所述场效应管Q4的漏极还连接所述输出端O2。
请一并参阅图3和图4,在T1b时刻,所述输入端I输入的信号由低电平转变为高电平,与输入端I相连的三极管Q1的基极为一高电平,所述三极管Q1处于截止状态,与输入端I相连的电容C开始充电,所述输出端O1的电压随着所述电容C的充电慢慢升高,在T2b时刻,所述输出端O1的电压上升到0.7伏,与电容C相连的场效应管Q3的栅极的电压为0.7伏,此时所述场效应管Q3导通,由于所述场效应管Q3的漏极与源极之间的电压很小,与所述场效应管Q3的漏极相连的场效应管Q4的栅极接入的为一低电平,所述场效应管Q4处于截止状态,则输出端O2为一高电平;输出端O2的输出相对输入端I的输入有一个(T2b-T1b)时间段的延迟,而后输入端I继续输入高电平信号,电容C继续充电,到T3b时刻,输入端I输入的信号由高电平转变为低电平,与输入端I相连的三极管Q1的基极为一低电平,所述三极管Q1导通,所述三极管Q1的集电极与所述三极管Q2的基极连接,则所述三极管Q2导通,电容C的电量通过三极管Q2而被迅速放掉,所述输出端O1的电压迅速下降,与电容C相连的场效应管Q3的栅极电压迅速下降,所述场效应管Q3截止,与所述场效应管Q3的漏极相连的场效应管Q4的栅极接入的为一高电平,所述场效应管Q4处于导通状态,由于所述场效应管Q4的漏极与其源极之间电压很低,所述输出端O2为一低电平,输出端O2的输出相对输入端I的输入没有延迟。
Claims (7)
1.一种延迟电路,其包括串联的一电容和一电阻,其特征在于:所述延迟电路还包括一放电电路,所述放电电路包括一高电平时截止低电平时导通的第一开关元件及一第二开关元件,所述第一开关元件及第二开关元件均设有一第一连接端、一第二连接端和一控制开关元件通断的第三连接端,所述第一开关元件的第一连接端连接所述第二开关元件的第三连接端,所述第一开关元件的第二连接端连接一稳定电源,所述第一开关元件的第三连接端连接于所述电阻的一端,所述第二开关元件第一连接端连接于所述电阻与所述电容相连的另一端,所述第二开关元件的第二连接端接地。
2.如权利要求1所述的延迟电路,其特征在于:所述第二开关元件为一高电平时导通低电平时截止的开关元件。
3.如权利要求2所述的延迟电路,其特征在于:所述第二开关元件为一NPN型三极管,所述第一开关元件的第三连接端为所述三极管的基极,所述第一连接端为所述三极管的集电极,所述第二连接端为所述三极管的发射极。
4.如权利要求2所述的延迟电路,其特征在于:所述第一开关元件的第一连接端通过一电阻接地。
5.如权利要求1所述的延迟电路,其特征在于:所述第一开关元件的第三连接端通过一电阻连接到所述电阻的一端。
6.如权利要求1所述的延迟电路,其特征在于:所述第一开关元件为一PNP型三极管,所述第一开关元件的第三连接端为所述三极管的基极,所述第一连接端为所述三极管的集电极,所述第二连接端为所述三极管的发射极。
7.如权利要求1所述的延迟电路,其特征在于:所述第一开关元件的第一连接端通过一电阻连接所述第二开关元件的第三连接端。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007202001273U CN201025702Y (zh) | 2007-03-08 | 2007-03-08 | 延迟电路 |
| US11/767,478 US7518429B2 (en) | 2007-03-08 | 2007-06-23 | Delay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007202001273U CN201025702Y (zh) | 2007-03-08 | 2007-03-08 | 延迟电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201025702Y true CN201025702Y (zh) | 2008-02-20 |
Family
ID=39099558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007202001273U Expired - Fee Related CN201025702Y (zh) | 2007-03-08 | 2007-03-08 | 延迟电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7518429B2 (zh) |
| CN (1) | CN201025702Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102457256A (zh) * | 2010-10-20 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 复位信号延迟电路 |
| CN105703762A (zh) * | 2010-12-08 | 2016-06-22 | 九尊城网络科技(深圳)有限公司 | 电压顺序输出电路 |
| CN105703763A (zh) * | 2010-12-08 | 2016-06-22 | 九尊城网络科技(深圳)有限公司 | 电压顺序输出电路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006060828A1 (de) * | 2006-12-22 | 2008-06-26 | Dr. Johannes Heidenhain Gmbh | Umrichter mit einer Verzögerungsschaltung für PWM-Signale |
| KR102505431B1 (ko) * | 2018-06-22 | 2023-03-03 | 삼성전기주식회사 | 전압 제어 회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430587A (en) * | 1982-01-13 | 1984-02-07 | Rockwell International Corporation | MOS Fixed delay circuit |
| US4746823A (en) * | 1986-07-02 | 1988-05-24 | Dallas Semiconductor Corporation | Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit |
| TW589795B (en) * | 2003-07-14 | 2004-06-01 | Realtek Semiconductor Corp | High-to-low level shift circuit |
-
2007
- 2007-03-08 CN CNU2007202001273U patent/CN201025702Y/zh not_active Expired - Fee Related
- 2007-06-23 US US11/767,478 patent/US7518429B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102457256A (zh) * | 2010-10-20 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 复位信号延迟电路 |
| CN105703762A (zh) * | 2010-12-08 | 2016-06-22 | 九尊城网络科技(深圳)有限公司 | 电压顺序输出电路 |
| CN105703763A (zh) * | 2010-12-08 | 2016-06-22 | 九尊城网络科技(深圳)有限公司 | 电压顺序输出电路 |
| CN105703763B (zh) * | 2010-12-08 | 2019-02-22 | 深圳迈辽技术转移中心有限公司 | 电压顺序输出电路 |
| CN105703762B (zh) * | 2010-12-08 | 2019-03-26 | 南京瑞贻电子科技有限公司 | 电压顺序输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080218236A1 (en) | 2008-09-11 |
| US7518429B2 (en) | 2009-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386898B (zh) | 复位电路 | |
| CN101963792B (zh) | 一种时序控制电路及其控制方法 | |
| JP2012249357A (ja) | 電圧制御型スイッチング素子のゲート駆動回路 | |
| CN201025702Y (zh) | 延迟电路 | |
| CN116032684A (zh) | 一种lin总线驱动电路及设备 | |
| CN107589340A (zh) | 负载插入的检测电路及插接端口和电器 | |
| US20080157844A1 (en) | Time delay circuit | |
| CN101166021B (zh) | 可提供可变电阻值的控制电阻电路以及滤波电路 | |
| US9791916B2 (en) | Control circuit including load switch, electronic apparatus including the load switch, and control method thereof | |
| CN204392640U (zh) | 一种延时启动电路 | |
| CN110798187B (zh) | 一种上电复位电路 | |
| US20090243669A1 (en) | Power-on reset circuit | |
| CN103746681A (zh) | 一种cmos器件电源上下电输出三态控制电路 | |
| CN211266756U (zh) | 一种开关管驱动电路、开关电源及服务器 | |
| CN101212147A (zh) | 电源电压供电电路 | |
| CN109327215B (zh) | 开关机控制电路 | |
| CN216390954U (zh) | 延迟开机电路 | |
| CN207442810U (zh) | 电子开关电路以及具有其的热水器 | |
| CN105915044B (zh) | 一种电源产生电路 | |
| WO2024108893A1 (zh) | 一种上下电时序控制电路 | |
| CN210041791U (zh) | 接口设备及其控制电路 | |
| CN211296699U (zh) | 一种按键开关的消抖电路 | |
| CN203027363U (zh) | 一种开机复位电路及电视机 | |
| CN221828900U (zh) | 一种开关机电路和电子设备 | |
| CN110290446A (zh) | 一种快速开关机防止爆音的静音电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080220 |