CN200997595Y - 新型模数转换器结构 - Google Patents

Abstract

本实用新型公开了一种新型模数转换器结构，该模数转换器结构由流水线式ADC和闪电式ADC串连而成，外部模拟信号输入到前端的流水线式ADC，经处理后产生N1位数字值，接着流水线ADC最后一级输出的模拟值输入到闪电式ADC中，闪电式ADC再将这个模拟值转换成低N2位数字值，最后由输出级单元电路输出“N1+N2”位数字值。本实用新型的显著进步在于：综合了闪电式ADC电路结构和流水线式ADC电路结构两者的优点，既具有高速、高精度，又具有反应延迟时间短的优点，即“一个电路，两种结构”的新型ADC结构。

Description

新型模数转换器结构

技术领域

本实用新型属于模拟集成电路领域，尤其涉及一种流水线式ADC与闪电式ADC相结合的新型模数转换器结构。

背景技术

近年来，随着通信和多媒体娱乐消费市场的快速增长，数字信号处理技术得到了迅猛发展，并广泛地应用于各个领域。采用数字信号处理技术能够方便地实现各种先进的自适应算法，完成以前模拟电路无法实现的功能。因此，越来越多的模拟信号处理正在被数字技术所取代。

随着滤波、变频、调制/调解等一些处理任务进入数字领域，模拟单元的任务变得越来越单一了，但对作为在模拟系统和数字系统之间起桥梁作用的模数转换器(ADC)的要求却越来越高了。

首先，在视频和通信领域的应用中，模拟和数字之间的转换速度继续增长，对ADC的设计提出了新的挑战；其次，当模数转换器应用在高集成度的单片系统上时，会受到噪声的干扰；在混合信号处理系统中，ADC的抗干扰能力变得越来越重要了；最后，片上系统的发展对于大系统中的子模块的功耗要求越来越高，作为子模块的ADC，其功耗在当今许多应用中也是一个非常关键的参数。

ADC的发展趋势

综合国内外一些集成电路设计公司的技术资料和产品手册提供的信息，可以看出，数据转换电路的主要发展趋势是向着高分辨率、高转换速率、低功耗、单电源、低电压、单片化、CMOS型方向发展。

(1)向高分辨率、高转换速度方向发展

通过采用∑-Δ调制技术，在同样的工艺条件下，可使单片ADC的分辨率达到18位～24位；而流水线式ADC(Pipeline ADC)既具有较高的分辨率(8位～12位)，又有很高的转换速度(5MHz～200MHz)。

(2)向单电源、低压、低功耗方向发展

采用CMOS、BiCMOS工艺，低工作电压(1.2V/1.8V)及电源休眠工作方式(Sleep Mode)等措施和技术，既可使转换器电路获得高分辨率、高精度和高转换速率，又可达到低功耗的要求，适应了便携式仪器的需要。

(3)向单片化方向发展

随着半导体工艺水平的不断提高，LSI、VLSI工艺的成熟，过去要采用模块、混合电路生产的高性能转换电路逐渐被单片产品所代替，从而降低了芯片的成本和功耗，减小了体积，提高了可靠性。

(4)向单一CMOS工艺转化

近年来，一个明显趋势是尝试尽可能将转换器和一些混合信号功能从昂贵、复杂的专业型工艺转入主流的CMOS型工艺，采用一种工艺技术来制作模拟和数字电路。

迄今为止，应用最为广泛的单片ADC主要包括以下几种类型：积分型、逐次逼近型、∑-Δ型、流水线式和闪电式ADC。其中前三种都无法达到很高的速度，一般在1MHz以内。下面将分别简单介绍一下闪电式ADC和流水线式ADC电路结构的工作原理：

闪电式ADC是速度最快，结构也最简单的ADC，典型结构如附图1所示，采用(2^N-1)个比较器实现N位精度。参考电压通过(2^N+1)个串联电阻分压，并分别作为每个比较器的阈值电压，比较器的输出为温度计码，通过译码电路转换为“8421”二进制码，最后通过输出级输出。

Flash ADC的特点是：

(1)速度快

由于整个模数转换过程只需通过一次比较就能完成，因此Flash ADC是所有ADC中工作速度最快的，它的速度仅由比较器限制，目前Flash ADC的转换速度可高达8GHz；

(2)面积大，功耗大

由于比较器的数目和电阻的数目与ADC精度成2的幂指数关系，因此Flash ADC的硬件消耗非常大，由此带来面积大、成本高和功耗大的不足；(3)精度有限

在Flash ADC中，由于参考电压受电阻匹配特性限制，比较器的失调等因素都限制了ADC的精度。一般闪电式ADC的精度限制在8bit以下。

流水线式模数转换器的电路结构如附图2所示，电路的核心部分为1.5bit/stage的N级流水线，外围电路包括基准电压源、时钟电路、延迟对准寄存器阵列、数字校正电路和输出级。流水线的每级电路包括一个MDAC(Multiply Digital to Analog Converter)和1.5bit动态比较器(最后一级为2bit)。MDAC的结构为开关电容采样保持放大器，它具有数模转换、减法、放大2倍和采样保持四项功能。基准电源电路主要包括一个带隙基准电压源，产生一个1.25V左右的稳定电压，然后通过缓冲器和电阻链分压得到若干稳定的参考电压和参考电流，参考电流作为运算放大器、比较器的尾电流源的偏置电流，参考电压作为比较器和MDAC的参考电压；时钟电路产生多组不重叠时钟控制信号，控制8级流水线，利用不同的时序使采样保持放大器、比较器和数字纠错等电路交替工作；延迟对准寄存器阵列将各级流水线的输出数据调整同步；数字纠正电路利用冗余位对转换结果进行一定的纠错，纠错过程用全加器实现；输出级采用锁存器输出级，可以起到使输出数据稳定，防止外界干扰的作用。

由此看出，现有技术中闪电式ADC最大的优点就是转换速率极高，可以达到1Gsps以上，但自身也存在一些无法克服的问题。闪电式ADC电路规模和功耗随着转换精度的提高而指数级增大，故这种结构的单片ADC分辨率较小，一般都在8位以内，不能满足大多数应用的需求；流水线式ADC结构是在闪电式结构上发展起来的，它简化了电路设计，它用到的器件数目与转换位数成线形关系，功耗得到了限制，通过数字校正电路实现了较高的精度，模拟信号要经过多级转换，模拟信号之间为并行处理，可达到较高的转换速度。但流水线型ADC的主要缺点是输入信号必须穿过数级电路，造成流水线延迟。

发明内容

本实用新型的目的在于提供了一种新型模数转换器结构，它综合了闪电式ADC电路结构和流水线式ADC电路结构两者的优点，既具有高速、高精度，又具有反应延迟时间短的优点，即“一个电路，两种结构”的新型ADC结构。

本实用新型所述的新型模数转换器结构，其特征在于：所述该模数转换器结构由流水线式ADC和闪电式ADC串连而成，外部模拟信号输入到前端的流水线式ADC，经处理后产生N1位数字值，接着流水线ADC最后一级输出的模拟值输入到闪电式ADC中，闪电式ADC再将这个模拟值转换成低N2位数字值，最后由输出级单元电路输出“N1+N2”位数字值。

所述的流水线式ADC采用的是N1级，1.5bit/stage的流水线式结构，每级利用输入模拟值产生1.5bit数字值，同时将输出模拟量送至下一级，下一级利用上一级的输出模拟量产生1.5bit数字值和一个模拟值，再输入到下下级，依次流水作业，各级产生的数字值经延迟电路一齐输出到数字校正电路，产生N1位数字值；

所述的闪电式ADC由电阻分压阵列、比较器和译码器组成，电阻分压阵列将基准电压分压成一系列参考电压，输入的模拟值与这些参考电压进行比较，输出M位温度计码，再由译码电路将M位温度计码转换成N2位二进制码输出；

所述的流水线ADC每级中包括一个MDAC(Multiply Digital to AnalogConverter)和1.5bit比较器；

所述的流水线ADC结构中一般包含4级～8级流水线单元结构，其最佳取值为4级～6级流水线单元结构；

所述MDAC的结构为开关电容采样保持放大器，具有数模转换、减法、放大2倍和采样保持四项功能；

所述的流水线ADC中的数字纠正电路利用每级0.5bit的冗余位对转换结果进行一定的纠错，纠错过程采用全加器错位相加实现。

本实用新型的显著有益效果在于：

本实用新型所述的模数转换器结构与单纯的流水线式模数转换器结构相比较，一个明显的优点就是延迟时间变小了，一个N位流水线式模数转换器需要

的时间才能产生出数字信号；而对于本实用新型所述的模数转换器结构，相同的精度N＝N1+N2位只需要

就能产生数字信号，节约了

的延迟时间，其中T是模数转换器的采样时钟周期。

本实用新型所述的新型模数转换器结构与单纯的闪电式模数转换器结构相比较，优点在于硬件消耗和功耗都较小。对于一个N位闪电式模数转换器需要2^N-1个比较器和2^N+1个电阻；而相同的精度对于本实用新型所述的模数转换器，仅需要2N1+2^N2-1个比较器和2^N2+1个电阻，硬件消耗要小得多，功耗也相应的小了很多。

附图说明：

图1为闪电式模数转换器的电路结构；

图2为流水线式模数转换器的电路结构；

图3为本实用新型的ADC结构；

图4为流水线式ADC各级内部结构；

图5为流水线式模数转换器各级MDAC的电路结构；

图6为MDAC电路处于放大阶段的简化电路图；

图7为MDAC的输出传输函数关系图；

图8为1.5位比较器电路结构图；

图9为1.5bit比较器的输出与差分输入信号Vip-Vin的数值关系表；

图10为闪电式模数转换器的电路实现。

具体实施方式

本实用新型提出的新型ADC结构是基于流水线式ADC和闪电式ADC结构的，如附图3所示：

它的电路包括一个流水线式ADC和一个闪电式ADC，输入模拟量首先经过前端的流水线式ADC，产生N1位数字值；在流水线ADC的最后一级会有一个模拟余量，这个模拟余量再输入至后面的闪电式ADC，产生N2位数字值，所有的N1+N2位数字值再由一个输出级单元电路汇总一齐输出。本实用新型所述的ADC电路一般包含4级～8级流水线单元结构，其最佳取值为4级～6级流水线单元结构；

下面将详细分析流水线式ADC电路和闪电式ADC电路的实现过程，以说明本实用新型的工作原理。

流水线式ADC中有N1级相同的电路单元，每级电路单元中包括一个MDAC(Multiply Digital to Analog Converter)和1.5bit动态比较器，流水线ADC具体工作原理如下：

如附图4所示，首先模拟信号送入流水线第一级，由于第一级并不需要做减法，所以只需要一个采样保持放大器SHA(Sample Hold Amplifier)完成采样保持功能，SHA将采样信号送入本级的1.5bit比较器和下一级的MDAC，比较器对采样信号作模数变换得到1.5bit数字输出码，同时送到本级数字逻辑电路和第二级的MDAC；第二级MDAC中包含1.5bit数模转换器，减法器和放大倍数为2的SHA(如附图4)，数模转换器将第一级的1.5bit数字码作DA变换得到模拟信号，再送入减法器和第一级的采样保持输出信号相减，所得余量由SHA放大2倍作为下一级MDAC的输入信号，同样本级的采样信号送到本级的1.5bit比较器和下级MDAC；第3级结构与第2级完全相同，最后一级的结构唯一不同的是该级需要一个2bit比较器，因为最后一级流水线没有冗余纠正位；各级比较器的输出，通过延时对准寄存器阵列调整同步，然后通过数字纠错电路转换为二进制码输出。

MDAC的实现：

MDAC的电路结构图如附图5所示：

MDAC的结构为开关电容采样保持放大器，它具有数模转换、减法、放大2倍和采样保持四项功能。MDAC分为两个阶段即采样阶段和放大阶段：当开关φ1闭合、φ2断开时，MDAC进入采样阶段，C1～C4上存储的电荷分别为：

C1存储电荷：Q1＝C1*(Vip-Vcm)    (1)

C2存储电荷：Q2＝C2*(Vin-Vcm)    (2)

C3存储电荷：Q3＝C3*(Vip-Vcm)    (3)

C4存储电荷：Q4＝C4*(Vin-Vcm)    (4)

当开关φ1断开、φ2闭合时，MDAC进入放大阶段，电容C1～C4上的电荷重新分布，这时MDAC有三种工作状态：

a)当 $-\mathrm{Vref}<\mathrm{Vip}-\mathrm{Vin}<-\frac{1}{4}\mathrm{Vref}$ 时，开关K1闭合，开关K2、K3断开。C1的下极板接到Vref1上，C2的下极板接到Vref2上，放大阶段结束后，差分输出为Von-Vop＝2(Vip-Vin)+Vref；

b)当 $-\frac{1}{4}\mathrm{Vref}<\mathrm{Vip}-\mathrm{Vin}<\frac{1}{4}\mathrm{Vref}$ 时，开关K2闭合，开关K1、K3断开。C1的下极板和C2的下极板连接到Vcm上，放大阶段结束后，差分输出为Von-Vop＝2(Vip-Vin)；

c)当 $\frac{1}{4}\mathrm{Vref}<\mathrm{Vip}-\mathrm{Vin}<\mathrm{Vref}$ 时，开关K3闭合，开关K1、K2断开。C1的下极板接到Vref2上，C2的下极板接到Vref1上，放大阶段结束后，差分输出为Von-Vop＝2(Vip-Vin)-Vref。

下面证明第一种a情况，其他的情况同理类推。当C1的下极板接在Vref1上，C3的下级板接在Vref2上，电路图可为简化成如附图6所示。

C1、C2、C3、C4存储的电荷变为：

Q1′＝C1*(Vref1-Vc)    (5)

Q2′＝C2*(Vref2-Vc)    (6)

Q3′＝C3*(Von-Vc)      (7)

Q4′＝C4*(Vop-Vc)      (8)

根据电荷守恒：Q1+Q3＝Q1′+Q3′    (9)

Q2+Q4＝Q2′+Q4′                  (10)

将式(1)至式(8)带入式(9)与式(10)中，并将式(9)减去式(10)，令C1＝C2＝C3＝C4，整理得：

Von-Vop＝2(Vip-Vin)+(Vref2-Vref1)＝2(Vip-Vin)+Vref

同理可以得出情况a和情况c，综合情况a、b、c，可得到MDAC的传输特性：

$\left\{\begin{array}{cc}\mathrm{Vout}=2*\mathrm{Vin}+\mathrm{Vref}& -\mathrm{Vref}<\mathrm{Vin}<-\frac{1}{4}\mathrm{Vref}\\ \mathrm{Vout}=2*\mathrm{Vin}& -\frac{1}{4}\mathrm{Vref}<\mathrm{Vin}<\frac{1}{4}\mathrm{Vref}\\ \mathrm{Vout}=2*\mathrm{Vin}-\mathrm{Vref}& \frac{1}{4}\mathrm{Vref}<\mathrm{Vin}<\mathrm{Vref}\end{array}\right.---\left(11\right)$

由式(11)可以画出MDAC的输出传输函数如附图7所示：

1.5bit动态比较器的实现：

为了减小比较器失调的影响，流水线采用每级1.5bit的精度，电路用两个比较器实现1.5bit精度，两个比较器的输出是00、01、11三种状态之一，所以该级的Bit数就是log₂3＝1.5bit。

1.5bit比较器是由两个1bit的比较器和多个电阻构成，1.5bit比较器的电路图如附图8所示

如附图8所示：根据“叠加定理”，我们可以得出比较器CMP1正输入端的电压值是 $V_{\mathrm{CMP}1\_\mathrm{POS}}=\frac{4}{5}\mathrm{Vip}+\frac{1}{5}\mathrm{Vref}1,$ 负输入端的电压值为 $V_{\mathrm{CMP}1\_\mathrm{NEG}}=\frac{4}{5}\mathrm{Vin}+\frac{1}{5}\text{Vref2.}$ 对于比较器CMP1，输出D1为高电平“1”的条件是V_{CMP1_POS}＞V_{CMP1_NEG}，即

$\frac{4}{5}\mathrm{Vip}+\frac{1}{5}\mathrm{Vref}1>\frac{4}{5}\mathrm{Vin}+\frac{1}{5}\mathrm{Vref}2$

$\&DoubleRightArrow;4(\mathrm{Vip}-\mathrm{Vin})>\mathrm{Vref}2-\mathrm{Vref}1$

$\&DoubleRightArrow;\mathrm{Vip}-\mathrm{Vin}>\frac{1}{4}(\mathrm{Vref}2-\mathrm{Vref}1)=\frac{1}{4}\mathrm{\&Delta;Vref}$

上式表明，差分信号 $(\mathrm{Vip}-\mathrm{vin})>\frac{1}{4}\mathrm{\&Delta;Vref}$ 时，D1输出高电平；而当 $(\mathrm{Vip}-\mathrm{Vin})<\frac{1}{4}\mathrm{\&Delta;Vref}$ 时，D1输出低电平。

对于比较器CMP2，我们可以做同样的分析，这里就直接给出结论：当差分信号 $\mathrm{Vip}-\mathrm{Vin}>-\frac{1}{4}\mathrm{\&Delta;Vref}$ 时，D0输出高电平，而 $\mathrm{Vip}-\mathrm{Vin}<-\frac{1}{4}\mathrm{\&Delta;Vref}$ 时，D0输出低电平。

综上所述，这个1.5bit比较器有三种输出状态：当差分信号 $-\mathrm{\&Delta;Vref}<\mathrm{Vip}-\mathrm{Vin}<-\frac{1}{4}\mathrm{\&Delta;Vref}$ 时.5bit比较器的输出D1 D0＝“00”；而当 $-\frac{1}{4}\mathrm{\&Delta;Vref}<\mathrm{Vip}-\mathrm{Vin}<\frac{1}{4}\mathrm{\&Delta;Vref}$ 时，1.5bit比较器输出D1 D0＝“01”；最后，当 $\frac{1}{4}\mathrm{\&Delta;Vref}<\mathrm{Vip}-\mathrm{Vin}<\mathrm{\&Delta;Vref}$ 时，1.5bit比较器输出D1 D0＝“11”。

附图9表示了1.5bit比较器的输出与差分输入信号Vip-Vin的关系Flash ADC电路的实现：

Flash ADC主要由电阻分压阵列，比较器，译码器组成。电阻分压阵列可由附图10实现：

如附图10所示：Vref是带隙基准电压的输出值，大约为1.2V。amp是一个具有很大增益的运算放大器。根据运放“虚短原理”，V_X＝V_ref＝1.2V，则支路电流 $I=\frac{V_X}{R2+R3+...+\mathrm{RN}},$ 电流流过各电阻就产生了一系列参考电压Vref1至VrefN。输入信号与这些参考电压比较，产生了温度计码Da[1]～Da[N]，这N位数字再由译码器译码得到N2位二进制码输出。

Claims (7)

1、新型模数转换器结构，其特征在于：所述该模数转换器结构由流水线式ADC和闪电式ADC串连而成，外部模拟信号输入到前端的流水线式ADC，经处理后产生N1位数字值，接着流水线ADC最后一级输出的模拟值输入到闪电式ADC中，闪电式ADC再将这个模拟值转换成低N2位数字值，最后由输出级单元电路输出“N1+N2”位数字值。

2、根据权利要求1所述的新型模数转换器结构，其特征在于：所述的流水线式ADC采用的是N1级，1.5bit/stage的流水线式结构，每级利用输入模拟值产生1.5bit数字值，同时将输出模拟量送至下一级，下一级利用上一级的输出模拟量产生1.5bit数字值和一个模拟值，再输入到下下级，依次流水作业，各级产生的数字值经延迟电路一齐输出到数字校正电路，产生N1位数字值。

3、根据权利要求1所述的新型模数转换器结构，其特征在于：所述的闪电式ADC由电阻分压阵列、比较器和译码器组成，电阻分压阵列将基准电压分压成一系列参考电压，输入的模拟值与这些参考电压进行比较，输出M位温度计码，再由译码电路将M位温度计码转换成N2位二进制码输出。

4、根据权利要求1所述的新型模数转换器结构，其特征在于：所述的流水线ADC每级中包括一个MDAC(Multiply Digital to Analog Converter)和1.5bit比较器。

5、根据权利要求1所述的新型模数转换器结构，其特征在于：所述的流水线ADC结构中一般包含4级～8级流水线单元结构，其最佳为4级～6级流水线单元结构。

6、根据权利要求4所述的流水线ADC每级中包括一个MDAC，其特征在于：所述的MDAC的结构为开关电容采样保持放大器，具有数模转换、减法、放大2倍和采样保持四项功能。

7、根据权利要求2所述的流水线式ADC，其特征在于：所述的流水线ADC中的数字纠正电路利用每级0.5bit的冗余位对转换结果进行一定的纠错，纠错过程采用全加器错位相加实现。

Images