CN207603445U - 串联供电电路及计算设备 - Google Patents

Abstract

本实用新型实施例公开了一种串联供电电路及计算设备。该串联供电电路对至少两组待供电芯片组进行主工作电压的串联供电，同时利用串联芯片路径中主工作电压的电压差为芯片中辅助功能部件进行分压供电，并且通过电压钳制电路将芯片组之间主工作电压稳定在固定值。本实用新型实施例既保证了在每个芯片上的工作电压一致性，增加了芯片工作性能，同时提高了电源转换效率，简化了电源供电线路，节省了器件成本。

Description

串联供电电路及计算设备

技术领域

本实用新型涉及集成电路芯片的电源供电技术，特别是涉及一种串联供电电路及计算设备。

背景技术

随着云计算和服务器级别的大规模计算持续快速发展，以及全球对环境保护和节能意识的提升，能源使用效率变成了在硬件计算体系里一个非常重要的指标。

目前基于大规模集成电路的计算设备采用传统并联电源架构存在电流过大、能源使用效率低等显著缺点，并且增加了芯片电路设计的要求和生产设计的成本。随着半导体工艺的发展，集成电路(IC)芯片的工作电源电压越来越低，工作电流越来越大，为了最大化电源的转换效率，现有技术在印刷电路板(PCB)上开始采取芯片串联的供电方式，即多组芯片采用相互串联的方式，在电源输入端和接地端之间形成多级串联的电压域。这种串联供电架构可以有效地减小电路整体供电电流，提高电源转换效率，并且可以降低电源转换部分电路器件的成本。

但是，现有的IC芯片使用这种串联供电架构还存在一些问题。一方面，现有的串联供电电路将外部电源电压VCC经过DC-DC电源模块转换为输出电压VDD给串联的IC芯片供电，但是每个芯片的内阻并不是完全一致的，每个芯片的内阻不同会导致供给每个芯片的工作电压不一致，因此，为保证所有芯片都能正常工作，往往需要调高输出电压VDD来保证串联的所有芯片的工作电压都能达到正常工作电压，当串联的芯片数量越多，加在每个芯片两端的电压一致性就越差，为保证所有芯片都能正常工作所需要的输出电压VDD就越高，这会造成了供电电路的整体功耗变大，降低了电源转换效率。另一方面，IC芯片不仅仅需要对运算单元和/或存储单元进行供电，还需要对I/O部件、PLL锁相回路等其他功能部件进行供电，这些部件所需要的工作电压往往不同，对这些部件进行额外的电源供电会增加供电电路的线路布线和器件成本，也会降低电路整体的电源转换效率。

因此，有必要设计一种新的优化的串联供电方案，来减少对串联的集成电路芯片整体的供电电流，提升电源转换效率，简化电路布线，降低电路器件成本。

实用新型内容

为了解决上述问题，本实用新型提出一种串联供电电路及计算设备。

根据本实用新型的一方面，提出一种串联供电电路，包括：

至少两组串联连接的芯片组，每个芯片组均包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，在DC-DC电源输出端和地之间连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

在一些实施方式中，所述串联供电电路还包括升压电路，所述升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

在一些实施方式中，所述每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

在一些实施方式中，所述电压钳制电路包括电压转换模块、电压衰减模块、可编程控制模块和驱动模块，所述电压转换模块用于将所述DC-DC电源输出端的输入电压转换为至少一个输出电压，所述电压衰减模块用于接收所述输入电压和所述至少一个输出电压，分别进行降压后输入所述可编程控制模块；所述可编程控制模块用于对所述至少一个输出电压进行偏差检测，并输出PWM信号；所述驱动模块用于根据所述PWM信号控制所述电压转换模块输出的至少一个输出电压为固定电压。

在一些实施方式中，所述串联供电电路中相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元用于在相连接的两个待供电芯片之间进行信号电平转换。

根据本实用新型的另一方面，提出一种串联供电电路，包括：

至少两组串联连接的芯片组，每个芯片组均包括至少两列并联的待供电芯片，每列待供电芯片包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，同级待供电芯片的主工作电压输入端和接地端分别相连接，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，在DC-DC电源输出端和地之间连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

在一些实施方式中，所述串联供电电路还包括升压电路，所述升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

在一些实施方式中，所述每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

在一些实施方式中，所述电压钳制电路包括电压转换模块、电压衰减模块、可编程控制模块和驱动模块，所述电压转换模块用于将所述DC-DC电源输出端的输入电压转换为至少一个输出电压，所述电压衰减模块用于接收所述输入电压和所述至少一个输出电压，分别进行降压后输入所述可编程控制模块；所述可编程控制模块用于对所述至少一个输出电压进行偏差检测，并输出PWM信号；所述驱动模块用于根据所述PWM信号控制所述电压转换模块输出的至少一个输出电压为固定电压。

在一些实施方式中，所述串联供电电路中相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元用于在相连接的两个待供电芯片之间进行信号电平转换。

根据本实用新型的再一方面，还提出一种计算设备，所述计算设备包括上述任一实施例的串联供电电路。

本实用新型实施例充分利用串联芯片路径中主工作电压的电压差为芯片中辅助功能部件进行分压供电，并且利用电压钳制电路在芯片组之间进行电压固定，从而既保证了在每个芯片上的工作电压一致性，增加了芯片工作性能，同时也提高了电源转换效率，简化了电源供电线路，节省了器件成本。

附图说明

图1是本实用新型串联供电电路的一个实施方式的结构示意图；

图2是本实用新型串联供电电路的另一个实施方式的结构示意图；

图3是本实用新型串联供电电路的另一个实施方式的结构示意图；

图4是本实用新型串联供电电路中电平转换单元的一个实施方式的结构示意图；

图5是本实用新型电压钳制电路的一个实施方式的结构示意图；

图6是本实用新型电压钳制电路的一个实施方式的部分电路示意图；

图7是本实用新型串联供电方法的一个实施方式的流程示意图；

图8是本实用新型串联供电方法的另一个实施方式的流程示意图；

图9是本实用新型计算设备的一个实施方式的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。

图1为本实用新型串联供电电路的一个实施方式的结构示意图。如图1所示，本实用新型实施例的串联供电电路包括至少两组串联连接的芯片组(图1中仅示意性呈现3组芯片组)，每个芯片组均包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地(VSS)之间进行串联供电，DC-DC电源输入端连接外部供电端(VCC)，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

所述串联供电电路还包括与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，所述串联供电电路还包括在DC-DC电源输出端和地(VSS)之间并联连接的电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压。其中，m为大于或等于1的整数。

在一些实施方式中，以3个芯片组，每个芯片组包括2个串联芯片为例(即m＝2的情形)，每个IC芯片的主工作电压一般为1.6V，外部供电端VCC提供12V直流电压，本实用新型实施例首先通过DC-DC电源模块将12V直流电压转换为9.6V作为第6级(最高级)待供电芯片的主工作电压，假设每个芯片的内阻相同，那么输入给每个芯片的主工作电压输入端的电压值依次递减，即9.6V、8V、6.4V、4.8V、3.2V、1.6V，这样在每个芯片上均会提供1.6V的均衡主工作电压。

其次，对于每个芯片中输入输出I/O接口、PLL锁相回路等特殊功能部件的供电来说，本实用新型实施例通过与同级芯片对应设置一个辅助电源单元进行供电，辅助电源的工作电压一般为6V左右，大于每个芯片的工作电压1.6V，对于前几级的辅助电源来说，其可以借助外部供电电压12V进行供电，而对于后几级的辅助电源，其就可以借助前几级芯片的主工作电压进行分压供电，从而保证每个辅助电源都能输入6V左右的工作电压，以确保每个辅助电源都能正常工作。例如，对于第5级和第4级辅助电源，其输入端分别接入外部供电电压12V，因而第5级和第4级辅助电源分别可以输入12-6.4＝5.6V和12-4.8＝7.2V的工作电压，在允许的工作电压范围之内；而对于第3级辅助电源，其电源输入端接入第6级芯片的主工作电压输入端，这样在该辅助电源的输入端提供9.6V的电压，而该辅助电源的接地端连接第2级芯片的主工作电压3.2V，因此，在该辅助电源上可以输入9.6-3.2＝6.4V的工作电压；同理，对于第2级辅助电源，其输入端接入第5级芯片的主工作电压输入端，这样在该辅助电源上同时提供了8-1.6＝6.4V的工作电压；而对于第6级辅助电源，由于外部供电电压12V与第6级辅助电源的接地端电压8V之间无法形成足够的电压差，所以需要额外增加一个升压电路来将12V电压升压为14V以保证该辅助电源也能提供6V的工作电压，因而能保证每个辅助电源都能正常工作。这种供电方式的优点是提高了电源转换效率，减少了电路线路布线，节约了器件成本。

再者，由于串联供电芯片的内阻并不完全相同，当串联芯片数量增多时，无法保证每个芯片上的工作电压完全一致，并且对辅助电源的分压供电将进一步影响对串联路径中芯片的工作电压的稳定性。本实用新型实施例通过增加一个电压钳制电路，在相邻的芯片组之间分别接入电压钳制电路输出的固定电压，使得相邻的芯片组之间输入了稳定的工作电压值，从而保证了该组芯片中每个芯片上输入的工作电压稳定均衡。例如，对于上述3个芯片组，每个芯片组包括2个串联芯片的示例，电压钳制电路分别在相邻的芯片组之间输入6.4V和3.2V的固定电压，从而保证了各组中2个芯片的工作电压均可以达到1.6V的稳定电压，提升了串联的各芯片的工作性能。

图1中仅示意性地呈现了电压钳制电路包括2个电压输出端的实施例，实际应用中，电压钳制电路的电压输出端的数量取决于芯片组的数量，以保证相邻的两组芯片组之间均连接一个电压钳制电路的电压输出端，这样保证了每组芯片中各芯片工作电压的一致性。

图2是本实用新型串联供电电路的另一个实施方式的结构示意图。如图2所示，本实用新型实施例的串联供电电路在图1所示实施例的基础上，进一步将每个串联的芯片组扩展为多列并联的方式，该串联供电电路包括：

至少两组串联连接的芯片组，每个芯片组均包括至少两列并联的待供电芯片，每列待供电芯片包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，同级待供电芯片的主工作电压输入端和接地端分别相连接，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，在DC-DC电源输出端和地之间并联连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

具体而言，本实施方式对每个芯片的供电方式与图1所示实施方式相同，在此不再赘述。

图3是本实用新型串联供电电路的另一个实施方式的结构示意图。该实施例方式在图1或图2的实施方式基础上，对辅助电源单元进行了改进，即所述串联供电电路中每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

图3仅示意性地展现了在图2所示实施方式基础上的改进，对于图1所示实施方式的改进方式与之相同。

本实用新型实施例的串联供电电路采用主工作电压串联供电，由于串联的不同芯片上形成的电压域大小不同，为了保证芯片之间的信号通信，本实用新型实施例进一步在相邻的两个待供电芯片之间串联连接一个电平转换单元。图4是本实用新型串联供电电路中电平转换单元的一个实施方式的结构示意图。如图4所示，本实用新型实施例的串联供电电路在前述任一实施例的基础上，在相邻的两个待供电单元之间分别串联连接一个电平转换单元，所述电平转换单元用于在相连接的两个待供电单元之间进行信号电平转换。

具体而言，电平转换单元例如可以采用电容耦合法、差分信号传输法和\或二极管压降法实现。每个待供电芯片分别通过电平转换单元中的低到高信号电平转换模块与上一级电压域中的待供电芯片连接，通过信号电平转换单元中的高到低信号电平转换模块与下一级电压域中的待供电芯片连接。由于串联的不同待供电芯片上形成的电压域大小不同，上一级电压域要高于本级电压域，本级电压域又高于下一级电压域，每级电压域的待供电芯片通过低到高信号电平转换模块将本级待供电芯片发送的信号转换为上一级电压域的信号后发送给上一级待供电芯片；每级电压域的待供电芯片通过高到低信号电平转换模块将本级待供电芯片发送的信号转换为下一级电压域的信号后发送给下一级待供电芯片，从而在串联的待供电芯片之间实现不同电压域之间的信号通信。

图5为本实用新型串联供电电路中电压钳制电路的一个实施方式的结构示意图。如图5所示，本实用新型实施例的电压钳制电路包括电压转换模块10、电压衰减模块20、可编程控制模块30、驱动模块40。

电压转换模块10将输入电压Vin进行DC-DC转换，得到至少一个输出电压，图5中示意性地展示了两个输出电压Vout1和Vout2的情形。电压衰减模块20分别将两个输出电压Vout1、Vout2和输入电压Vin进行降压衰减，分别得到衰减电压信号AN0、AN1和AN2，然后分别输入可编程控制模块30。可编程控制模块30根据输入的AN0、AN1和AN2电压信号进行电压偏差检测，从而根据电压偏差检测的结果输出脉冲宽度调制PWM信号PWM1和PWM2给驱动模块40。驱动模块40将可编程控制模块30输出的PWM信号分别转换为电压转换模块10中开关电路的驱动信号，以控制电压转换模块10中开关电路导通或关闭来对输出电压进行升压或降压，从而确保电压转换模块的输出电压稳定在一固定值。

本实用新型实施例中，可编程控制模块30可以采用MCU单片机或其他可编程逻辑器件如FPGA等来实现，其通过可编程的程序代码可以适应不同范围的输入输出电压偏差检测和稳压控制，而无需改变电路的结构，具有较强的可配置性和灵活性。

图6为本实用新型电压钳制电路中电压转换模块10的一个实施方式的电路示意图。如图6所示，本实用新型实施例的电压转换模块10包括主要由两组MOS场效应管MOS1、MOS2以及MOS3、MOS4组成的开关电路，其中MOS1的源极和MOS2的漏极相连，MOS3的源极和MOS4的漏极相连，MOS2和MOS4的源极接地，输入电压Vin分别输入MOS1的漏极和MOS3的漏极；MOS1的源极和MOS2的漏极连接电感L1，MOS3的源极和MOS4的漏极连接电感L2，电感L1的另一端连接输出电压端Vout1，电感L2的另一端连接输出电压端Vout2；输入电压端Vin、输出电压端Vout1、输出电压端Vout2和地GND之间依次通过多组并联电容进行串行连接，即输入电压端Vin、输出电压端Vout1之间并联连接电容C1-C4，输出电压端Vout1、输出电压端Vout2之间并联连接电容C5-C8，输出电压端Vout2和地GND之间并联连接电容C9-C12。MOS1的漏极和MOS2的源极之间串联一个电容C13，MOS3的漏极和MOS3的源极之间串联一个电容C14。

MOS1-MOS4分别基于输入栅极的驱动信号DRVH1、DRVL1、DRVH2、DRVL2进行导通和关闭。当可编程控制模块30检测到输出电压Vout1低于固定值时，输出脉冲宽度调制PWM1信号，经驱动模块40转换为驱动信号DRVH1、DRVL1，驱动信号DRVH1、DRVL1用于分别控制MOS1导通和MOS2关断，使得电感L1中形成充电回路，对输出电压Vout1进行升压；当可编程控制模块30检测到输出电压Vout1高于固定值时，输出脉冲宽度调制PWM1信号，经驱动模块40转换为驱动信号DRVH1、DRVL1，驱动信号DRVH1、DRVL1用于分别控制MOS1关断和MOS2导通，使得电感L1中形成放电回路，对输出电压Vout1进行降压。同理，当可编程控制模块30检测到输出电压Vout2低于或高于固定值时，其输出脉冲宽度调制PWM2信号，经驱动模块40转换为驱动信号DRVH2、DRVL2，驱动信号DRVH2、DRVL2用于分别控制MOS3和MOS4导通或关断，使得电感L2中形成充电或放电回路，对输出电压Vout2进行升压或降压。

本实用新型实施例中，电容C1-C3、C5-C7、C9-C11选取22uf/25V耐压电容，C4、C8、C12选取高容量470uf/16V、低阻抗的电解电容，这种并联组合具有更低的阻抗路径，能够在起到稳压滤波作用时，有效降低Vout1、Vout2的输出电压纹波。

本实用新型实施例中，当对3个串联芯片组进行供电的输入电压Vin为9.6V时，电压钳制电路的两个输出端Vout1和Vout2分别连接相邻芯片组之间的主工作电压输入端，其中Vout1连接在芯片组3和芯片组2之间，Vout2连接在芯片组2和芯片组1之间，分别输出6.4V和3.2V，从而将芯片组2和芯片组1的输入端电压钳制在6.4V和3.2V的稳定电压，保证了各串联芯片的工作性能稳定。

图7为本实用新型串联供电方法的一个实施方式的流程示意图。如图7所示，本实用新型实施例的串联供电方法用于为至少两组串联连接的芯片组进行供电，每个芯片组均包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，该方法包括：

步骤S11，将至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

步骤S12，将与每一级待供电芯片对应设置的辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，所述串联供电方法还包括步骤：

在DC-DC电源输出端和地之间并联连接一个电压钳制电路，将所述电压钳制电路的至少一个电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

在一些实施方式中，所述串联供电方法还包括将一升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

在一些实施方式中，所述每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述方法进一步包括：将所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，将所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端，将所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

在一些实施方式中，所述电压钳制电路的实施方式如前所述。

在一些实施方式中，所述串联供电方法还包括在相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元的实施方式如前所述。

图8为本实用新型串联供电方法的一个实施方式的流程示意图。如图8所示，本实用新型实施例的串联供电方法用于为至少两组串联连接的芯片组进行供电，每个芯片组均包括至少两列并联的待供电芯片，每列待供电芯片包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，该方法包括：

步骤S21，将至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，同级待供电芯片的主工作电压输入端和接地端分别相连接，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

步骤S22，将与每一级待供电芯片对应设置的辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，所述串联供电方法还包括步骤：

在DC-DC电源输出端和地之间并联连接一个电压钳制电路，将所述电压钳制电路的至少一个电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

在一些实施方式中，所述串联供电方法还包括将一升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

在一些实施方式中，所述每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述方法进一步包括：将所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，将所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端，将所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

在一些实施方式中，所述电压钳制电路的实施方式如前所述。

在一些实施方式中，所述串联供电方法还包括在相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元的实施方式如前所述。

图9为本实用新型计算设备的一个实施方式的结构示意图。如图9所示，本实用新型实施例的计算设备100包括前述任意实施例的串联供电电路。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (13)

1.一种串联供电电路，其特征在于，包括：

至少两组串联连接的芯片组，每个芯片组均包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

2.根据权利要求1所述的串联供电电路，其特征在于，在DC-DC电源输出端和地之间连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

3.根据权利要求1所述的串联供电电路，其特征在于，所述串联供电电路还包括升压电路，所述升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

4.根据权利要求1所述的串联供电电路，其特征在于，每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

5.根据权利要求2所述的串联供电电路，其特征在于，所述电压钳制电路包括电压转换模块、电压衰减模块、可编程控制模块和驱动模块，所述电压转换模块用于将所述DC-DC电源输出端的输入电压转换为至少一个输出电压，所述电压衰减模块用于接收所述输入电压和所述至少一个输出电压，分别进行降压后输入所述可编程控制模块；所述可编程控制模块用于对所述至少一个输出电压进行偏差检测，并输出PWM信号；所述驱动模块用于根据所述PWM信号控制所述电压转换模块输出的至少一个输出电压为固定电压。

6.根据权利要求4所述的串联供电电路，其特征在于，所述串联供电电路中相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元用于在相连接的两个待供电芯片之间进行信号电平转换。

7.一种串联供电电路，其特征在于，包括：

至少两组串联连接的芯片组，每个芯片组均包括至少两列并联的待供电芯片，每列待供电芯片包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，同级待供电芯片的主工作电压输入端和接地端分别相连接，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

8.根据权利要求7所述的串联供电电路，其特征在于，在DC-DC电源输出端和地之间连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

9.根据权利要求7所述的串联供电电路，其特征在于，所述串联供电电路还包括升压电路，所述升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

10.根据权利要求7所述的串联供电电路，其特征在于，每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。

11.根据权利要求7所述的串联供电电路，其特征在于，所述电压钳制电路包括电压转换模块、电压衰减模块、可编程控制模块和驱动模块，所述电压转换模块用于将所述DC-DC电源输出端的输入电压转换为至少一个输出电压，所述电压衰减模块用于接收所述输入电压和所述至少一个输出电压，分别进行降压后输入所述可编程控制模块；所述可编程控制模块用于对所述至少一个输出电压进行偏差检测，并输出PWM信号；所述驱动模块用于根据所述PWM信号控制所述电压转换模块输出的至少一个输出电压为固定电压。

12.根据权利要求11所述的串联供电电路，其特征在于，所述串联供电电路中相邻的两个待供电芯片之间分别串联一个电平转换单元，所述电平转换单元用于在相连接的两个待供电芯片之间进行信号电平转换。

13.一种计算设备，其特征在于，所述计算设备包括权利要求1-12任一项所述的串联供电电路。