[go: up one dir, main page]

CN205810818U - 包括hemt结构、双向hemt或双向hemt结构的电子器件 - Google Patents

包括hemt结构、双向hemt或双向hemt结构的电子器件 Download PDF

Info

Publication number
CN205810818U
CN205810818U CN201620382233.7U CN201620382233U CN205810818U CN 205810818 U CN205810818 U CN 205810818U CN 201620382233 U CN201620382233 U CN 201620382233U CN 205810818 U CN205810818 U CN 205810818U
Authority
CN
China
Prior art keywords
gate electrode
electrode
drain
source
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620382233.7U
Other languages
English (en)
Inventor
P·莫恩斯
B·帕德玛纳伯翰
H·德维利斯绸威尔
P·文卡特拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN205810818U publication Critical patent/CN205810818U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/135—Thyristors having built-in components the built-in components being diodes
    • H10D84/136—Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/138—Thyristors having built-in components the built-in components being FETs
    • H10W70/421—
    • H10W70/465—
    • H10W70/466—
    • H10W70/481—
    • H10W90/00—
    • H10W90/811—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H10W72/07336—
    • H10W72/07337—
    • H10W72/325—
    • H10W72/352—
    • H10W72/354—
    • H10W72/5445—
    • H10W72/5473—
    • H10W72/5475—
    • H10W72/871—
    • H10W72/884—
    • H10W72/886—
    • H10W72/926—
    • H10W90/726—
    • H10W90/736—
    • H10W90/752—
    • H10W90/756—
    • H10W90/766—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及包括HEMT结构、双向HEMT或双向HEMT结构的电子器件。一种包括HEMT结构的电子器件包括：漏极/源极电极；源极/漏极电极；第一栅极电极，所述第一栅极电极相比于所述源极/漏极电极更靠近所述漏极/源极电极；以及第一屏蔽结构，所述第一屏蔽结构电连接到所述漏极/源极电极并且包括第一部分，所述第一部分限定覆盖在所述第一栅极电极上面的第一开口。根据至少一个实施例，可以提供改进的包括HEMT或双向HEMT的电子器件。

Description

包括HEMT结构、双向HEMT或双向HEMT结构的电子器件
技术领域
本公开涉及电子器件，并且更具体地讲，涉及包括高电子迁移率晶体管(HEMT)或双向高电子迁移率晶体管的电子器件。
背景技术
高电子迁移率晶体管(HEMT)，并且具体地讲GaN晶体管，因其在相对高温下承载大量电流的能力而被使用。包括双向HEMT的电子器件具有一个或多个问题。需要对包括双向HEMT的电子器件进行进一步改进。
实用新型内容
根据实用新型的一个方面，提供了包括HEMT结构的电子器件，该电子器件包括漏极/源极电极、源极/漏极电极、相比于源极/漏极电极更靠近漏极/源极电极的第一栅极电极以及第一屏蔽结构，该第一屏蔽结构电连接到漏极/源极电极并且包括第一部分，该第一部分限定覆盖在第一栅极电极上面的第一开口。
在一个实施例中，电子器件还包括第一开关栅极电极、第二开关栅极电极、第二阻挡栅极电极和第二屏蔽结构，其中第一开关栅极电极设置在漏极/源极电极与第一阻挡栅极电极之间，第一栅极电极为电连接到第一屏蔽结构的第一阻挡栅极电极，第二开关栅极电极设置在源极/漏极电极与第二阻挡栅极电极之间，并且第二屏蔽结构与第一屏蔽结构间隔开并且覆盖在第二开关栅极电极上面。
在实用新型的另一方面，提供了包括双向HEMT的电子器件，该电子器件包括第一漏极/源极电极；第一源极/漏极电极；耦接到第一漏极/源极电极的第一阻挡栅极电极；设置在第一漏极/源极电极与第一阻挡栅极电极之间的第一开关栅极电极，其中第一开关栅极电极未电连接到第一阻挡栅极电极；耦接到第一源极/漏极电极的第二阻挡栅极电极；以及设置在第一源极/漏极电极与第二阻挡栅极电极之间的第二开关栅极电极，其中第二开关栅极电极未电连接到第二阻挡栅极电极，其中第一阻挡栅极电极、第一开关栅极电极、第二阻挡栅极电极和第二开关栅极电极位于相同管芯上。
在一个实施例中，电子器件还包括第一屏蔽结构，该第一屏蔽结构电连接到第一漏极/源极电极并且包括第一部分，该第一部分限定覆盖在第一开关栅极电极上面的第一开口。
在另一个实施例中，第一屏蔽结构还包括覆盖在第一部分上面的第二部分、第一部分内的第一开口以及第一开关栅极电极；并且第一屏蔽结构电连接到第一阻挡栅极电极。
在又一个实施例中，电子器件还包括第一屏蔽结构，该第一屏蔽结构电连接到第一漏极/源极电极并且包括第一侧向延伸部分，该第一侧向延伸部分为第一互连层面的一部分并且覆盖在第一开关栅极电极上面，并且与第一开关栅极电极相比较，第一侧向延伸部分在第一侧向方向上更靠近第一源极/漏极电极延伸；以及第二侧向延伸部分，该第二侧向延伸部分为覆盖在第一互连层面上面的第二互连层面的一部分，其中第二侧向延伸部分覆盖在第一开关栅极电极和第一侧向延伸部分上面，并且与第一开关栅极电极和第一侧向延伸部分相比较，第二侧向延伸部分在第一侧向方向上更靠近第一源极/漏极电极延伸。
在另外的实施例中，电子器件还包括设置在第一阻挡栅极电极与第一开关栅极电极之间的第二漏极/源极电极；以及设置在第二阻挡栅极与第二开关栅极电极之间的第二源极/漏极电极。
在另一个实施例中，电子器件还包括耦接到第一漏极/源极电极的第一屏蔽结构；以及耦接到第二漏极/源极电极的第二屏蔽结构。
在再一个实施例中，第二屏蔽结构包括第一侧向延伸部分，该第一侧向延伸部分覆盖在第一阻挡栅极电极上面并且为第一互连层面的一部分；以及第二侧向延伸部分，该第二侧向延伸部分覆盖在第一阻挡栅极电极和第一侧向延伸部分上面，其中第二侧向延伸部分为第二互连层面的一部分；并且第一屏蔽结构包括侧向延伸部分，该侧向延伸部分覆盖在第一开关栅极电极上面并且为第二互连层面的一部分，其中第一结构不包括在第一开关栅极电极上方延伸的第一互连层面屏蔽处的侧向延伸部分。
在实用新型的又一方面，提供了包括双向HEMT结构的电子器件，该电子器件包括漏极/源极电极；源极/漏极电极；相比于源极/漏极电极更靠近漏极/源极电极的第一栅极电极；第一屏蔽结构，该第一屏蔽结构电连接到漏极/源极电极并且包括第一侧向延伸部分，其中第一侧向延伸部分为覆盖在第一栅极电极上面的第一互连层面的一部分，并且与第一栅极电极相比较，第一侧向延伸部分在水平方向上更靠近源极/漏极电极延伸；相比于漏极/源极电极更靠近源极/漏极电极的第二栅极电极；以及第二屏蔽结构，该第二屏蔽结构电连接到源极/漏极电极并且包括第二侧向延伸部分，其中第二侧向延伸部分为覆盖在第二栅极电极上面的不同互连层面的一部分，并且与第二栅极电极相比较，第二侧向延伸部分在水平方向上更靠近漏极/源极电极延伸。
根据本公开的至少一个实施例，可以提供改进的包括HEMT或双向HEMT的电子器件。
附图说明
在附图中以举例说明的方式示出实施例，而实施例并不受限于附图。
图1包括双向HEMT的示意图。
图2包括根据一个实施例的包括图1的双向HEMT的工件一部分的剖视图的图示。
图3包括根据另一个实施例的包括图1的双向HEMT的工件一部分的剖视图的图示。
图4包括双向HEMT电路的电路示意图。
图5包括根据一个实施例的包括图4的电路的工件一部分的剖视图的图示。
图6包括根据另一个实施例的包括图4的电路的工件一部分的剖视图的图示。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可以相对于其他元件放大，以有助于理解该实用新型的实施例。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施例。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施例。
术语“化合物半导体”旨在意指包含至少两种不同元素的半导体材料。例子包括SiC、SiGe、GaN、InP、AlvGa(1-v)N、CdTe等等。III-V半导体材料旨在意指包含至少一种三价金属元素和至少一种15族元素的半导体材料。III-N半导体材料旨在意指包含至少一种三价金属元素和氮的半导体材料。13族至15族半导体材料旨在意指包含至少一种13族元素和至少一种15族元素的半导体材料。
术语“载体杂质”旨在意指(1)当作为受体时，化合物内的杂质，与化合物内的所有阳离子的至少90％相比较，该杂质具有不同化合价状态，或(2)作为给体时，化合物内的杂质，与化合物内的所有阴离子的至少90％相比较，该杂质具有不同化合价。例如，C、Mg和Si为相对于GaN的受体，因为它们可俘获电子。如本文所用，Al不是相对于GaN的载体杂质，因为Al和Ga具有3+化合价。载体杂质可有意地添加，或者可作为天然产生杂质或作为形成包括杂质的层的结果存在。受体和给体为相反载体类型的载体杂质。
尽管层或区域在本文可描述为给体杂质类型或受体杂质类型，但技术人员理解杂质类型可为相反的并且根据本实用新型描述也为可能的。
除非相反地明确规定，否则术语“载体杂质浓度”或“载体杂质的浓度”在指代层、膜或区域时，旨在意指此类层、膜或区域的平均浓度。
为了附图清楚起见，器件结构的某些区域，诸如掺杂区或介电区，可示为具有大致直线边缘和精确角度拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不为精确角度。
术语“在…上”、“覆盖在上面”和“在…上方”可用于指示两个或更多个元件彼此直接物理接触。然而，“在…上方”也可意指两个或更多个元件彼此不直接接触。例如，“在…上方”可意指一个元件在另一个元件之上，但元件彼此不接触并且可在两个元件之间具有另一个或多个元件。
对应于元素周期表中的列的族编号基于2011年1月21日版IUPAC元素周期表。
术语“正常操作”和“正常操作状态”是指电子部件或器件被设计来根据其进行操作的条件。条件可从数据表或关于电压、电流、电容、电阻或其他电参数的其他信息获得。因此，正常操作不包括在电子部件或器件的设计极限之外对其进行良好操作。
术语“高电压”在提及层、结构或器件时，意指此类层、结构或器件可跨接此类层、结构或器件(如，在处于断开状态的晶体管的源极与漏极之间)经受至少150V差值而不表现出介电击穿、雪崩击穿等。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或该方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而非排他性的或。例如，条件A或B由以下任一者满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并给出该实用新型的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。
除非另外定义，否则本文所用的所有技术和科学术语具有与该实用新型所属领域的技术人员通常理解的含义相同的含义。材料、方法和例子仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并可在半导体和电子领域中的教科书和其他来源中找到。
电子器件可包括双向HEMT。在某方面，电子器件可包括耦接到第一漏极/源极电极的第一阻挡栅极电极，以及设置在第一漏极/源极电极与第一阻挡栅极电极之间的第一开关栅极电极，其中第一开关栅极电极未电连接到第一阻挡栅极电极。电子器件还可包括耦接到第一源极/漏极电极的第二阻挡栅极电极，以及设置在第一源极/漏极电极与第二阻挡栅极电极之间的第二开关栅极电极，其中第二开关栅极电极未电连接到第二阻挡栅极电极。与开关栅极电极不存在或如果它们电连接到阻挡栅极电极相比较，所述开关栅极电极可允许以更快电压信号改变电流。第一阻挡栅极电极、第一开关栅极电极、第二阻挡栅极电极和第二开关栅极电极可位于相同管芯上，从而允许更高水平集成和更小封装尺寸。
在另一方面，电子器件可包括相比于源极/漏极电极更靠近漏极/源极电极的第一栅极电极。电子器件还可包括第一屏蔽结构，该第一屏蔽结构电连接到漏极/源极电极并且包括第一侧向延伸部分，其中第一侧向延伸部分为覆盖在第一栅极电极上面的第一互连层面的一部分，并且与第一栅极电极相比较，第一侧向延伸部分在水平方向上更靠近源极/漏极电极延伸。电子器件可包括相比于漏极/源极电极更靠近源极/漏极电极的第二栅极电极。电子器件还可包括第二屏蔽结构，该第二屏蔽结构电连接到源极/漏极电极并且包括第二侧向延伸部分，其中第二侧向延伸部分为覆盖在第二栅极电极上面的不同互连层面的一部分；并且与第二栅极电极相比较，第二侧向延伸部分在水平方向上更靠近漏极/源极电极延伸。因此，屏蔽结构可在不同屏蔽结构内具有不同数量的侧向延伸部分，该侧向延伸部分可通过下面的栅极电极提供足够的屏蔽和较小电容。
在另外的方面，电子器件可包括相比于源极/漏极电极更靠近漏极/源极电极的栅极电极。电子器件还可包括屏蔽结构，该屏蔽结构电连接到漏极/源极电极并且包括一个部分，该部分限定覆盖在栅极电极上面的开口。开口有助于减小栅极电极与屏蔽结构之间的电容耦合，并且所述部分还可朝源极/漏极电极进一步延伸以减小栅极电极与源极/漏极电极之间的电容耦合。
在阅读随后的实施例之后，可更好地理解概念和设计考虑。作为具体例子，下面描述中的大部分将提出GaN作为沟道层的材料，以便简化对概念和设计考虑的理解。显然，本实用新型的实施例不限于GaN沟道层。在阅读说明书全文之后，技术人员将认识到，实施例仅仅是为了进行示意性的说明，并非对所附权利要求的范围进行限制。
图1包括由一对栅极控制的双向HEMT 130的示意图。双向HEMT130的漏极/源极耦接到漏极/源极端子122，并且双向HEMT 130的源极/漏极耦接到源极/漏极端子144。双向HEMT 130的栅极中的一者耦接到栅极端子126，并且双向HEMT 130的另一栅极耦接到栅极端子147。双向HEMT 130在耦接到衬底端子138的管芯衬底内或上方。在具体实施例中，耦接中的每一者均可为电连接。
图2包括工件的一部分的剖视图的图示，该部分包括衬底200、成核层220、半导体层以及介电层260。衬底200具有主表面202并且可包含硅、蓝宝石(单晶Al2O3)、碳化硅(SiC)、氮化铝(AlN)、氧化镓(Ga2O3)、尖晶石(MgAl2O4)、氮化镓(GaN)、另一种合适的基本单晶材料等。可根据将随后在衬底200上方形成的半导体层的组成，来选择沿主表面202的具体材料和晶体取向的选择。成核层220可有助于使半导体层外延生长。在实施例中，成核层220可包括通用于随后形成的半导体层的一种或多种元素。在具体实施例中，当在成核层220上方形成含铝半导体层时，成核层可包含氮化铝。成核层的厚度可在20nm至1000nm的范围内。
半导体层可包括缓冲膜242、沟道膜244以及阻挡膜246。缓冲膜242的组成可取决于沟道膜244的组成。在实施例中，沟道膜244包含GaN，并且缓冲膜242包含AlGaN。缓冲膜242的组成可根据厚度改变，使得缓冲膜242更靠近成核层220具有相对较大铝含量并且更靠近沟道膜244具有相对较大镓含量。在具体实施例中，靠近成核层220的缓冲膜242中的阳离子(金属原子)含量可为10％至100％Al，其余为Ga，并且靠近沟道膜244的缓冲膜242中的阳离子含量可为0％至50％Al，其余为Ga。缓冲膜242的厚度可取决于所设计的电路的漏极至源极电压(VDS)。在实施例中，缓冲膜242具有在大约1微米至5微米范围内的厚度。如果电子器件被设计成在非常高的电压下操作，则缓冲膜242可比5微米厚。
沟道膜244可包含III-V半导体材料，并且在实施例中，可为III-N材料。在具体实施例中，沟道膜244包含单晶GaN。沟道膜244可具有在大约20nm至4000nm范围内的厚度。阻挡膜246可用于帮助减小污染物或其他材料在阻挡膜246和栅极介电层260下面的一个或多个膜之间迁移的可能性。在具体实施例中，阻挡膜246可包含AlGaN，其中阳离子含量为5％至30％铝，其余为镓。阻挡层246可具有在大约2至30nm范围内的厚度。在另一个实施例中，在阻挡层246与沟道层244之间存在薄隔层。隔层在0.5nm与2nm之间。隔层的Al含量在80重量％与100重量％之间。
半导体层使用外延生长技术形成。在具体实施例中，含金属膜可使用金属有机化学气相沉积形成。在另一个实施例中，可使用半导体层的不同组成，如InAlGaN、InP等。
介电层260包含膜，膜中的一者或多者可为双向HEMT的栅极电介质。栅极电介质可包括宽能隙高介电常数(“高k”)材料，或它们的任意组合。高k值可允许较高栅极过载。高k材料具有与通过原子层沉积形成的Al2O3类似或一样好的质量。此类高k材料还具有对氮化硅的高蚀刻选择性，因此在蚀刻包含氮化硅的上覆层时其可另外充当蚀刻阻挡件。因此，高k材料有助于增加蚀刻再现性和可重复性以改善器件的可制造性并且另外改善被形成的晶体管的性能。栅极介电层260可包括氮化硅膜和AlN膜。氮化硅膜可具有在大约5nm至60nm范围内的厚度，并且AlN氮化物膜可具有在大约1nm至20nm范围内的厚度。在另一个实施例中，栅极介电层260可包括更少或更多膜，所述膜具有如上所述的相同或不同组成。栅极介电层260可具有氮化物氮化物键合，该键合位于氮化硅膜与AlN膜之间并且减少氮化硅/AlN界面处的界面态形成，这可改善分散/电流崩塌相关的现象。可通过在氧化环境中(诸如O2、N2O等)氧化AlN膜的一部分来形成任选的Al2O3膜(未示出)。
介电层260还可包括可用于保护栅极电介质的封盖膜。封盖膜可包含氮化硅并且具有在大约20nm至500nm范围内的厚度。栅极电介质和封盖膜可使用化学气相技术或物理气相技术形成。
在实施例中，可形成成核层220、半导体层以及介电层260，而不将工件暴露于空气或另一种含氧气体。因此，可形成层和膜而在层和膜中的任一者之间的界面处不存在氧化物。在另一个实施例中，可在形成膜或层中的任何一者或多者之间将工件暴露于空气。如果在成品的器件中不保留界面氧化物，则界面氧化物可在还原环境中进行还原或蚀刻，例如，背部溅射，以在形成后续层或膜之前移除界面氧化物。在又一个实施例中，可形成并保留氧化膜。例如，在形成栅极电介质之后，可在形成封盖膜之前将工件暴露于空气。
图2还包括源极/漏极电极272、栅极电极276和栅极电极277、漏极/源极电极274、屏蔽结构282和284、层间介电(ILD)层270和280，以及钝化层290。在形成介电层260的一部分之后，可将阻挡膜246和介电层260的各部分图案化以限定开口，并且在开口内形成漏极/源极电极272和源极/漏极电极274。漏极/源极电极272和源极/漏极电极274可包括导电层，该导电层具有一个或多个导电材料膜。导电层为至少50重量％的铝、铜、贵金属或者前述任一项的合金。在另一个实施例中，漏极/源极电极272和源极/漏极电极274可覆盖在阻挡膜246上面并且不延伸到阻挡膜246内。
在形成介电层260的其余部分之后，可将介电层260的各部分图案化以限定开口，并且形成作为屏蔽结构282和284、栅极电极276以及栅极电极277的一部分的互连件。互连件覆盖在漏极/源极电极272和源极/漏极电极274上面并且与之连接。栅极电极276和277中的每一者具有阶梯结构，其中最靠近沟道膜244的一部分为晶体管的栅极，并且在较高高度下并侧向延伸的部分提供屏蔽帮助以减小栅极电容。具体地讲，栅极电极276的屏蔽部分朝源极/漏极电极274侧向延伸并且有助于减小栅极电极276与源极/漏极电极274之间的电容。相似地，栅极电极277的屏蔽部分朝漏极/源极电极272侧向延伸并且有助于减小栅极电极277与漏极/源极电极272之间的电容。
互连件以及栅极电极276和277可由导电层形成，该导电层可包括一个或多个膜。在实施例中，导电层包括导电膜，与导电层中的任何其他导电膜相比较，所述导电膜更靠近半导体层。导电层具有这样的组成，所述组成被选择成为被形成的晶体管提供适当的功函数。导电层可包含Ti、TiN、Al、Pd、Pt、W、Au、Ni或者它们的任意组合的堆叠，并且具有50nm至200nm范围内的厚度。导电层还可包括另一个导电膜，该导电膜比更靠近半导体层的导电膜更具导电性。这一其他导电膜可包含至少50重量％的铝、铜、贵金属或者前述任一项的合金。
随后形成ILD层270和280以及屏蔽结构282和284的其余部分。ILD层270和280中的每一者可包括一个或多个氧化物膜、氮化物膜或氮氧化物膜，并且在具体实施例中为氮化硅膜。ILD层270和280中的每一者具有在0.1微米至4微米范围内的厚度。
屏蔽结构的各部分在ILD层270和280中的每一者之前或之后形成。侧向延伸部分2821和2841在形成ILD层270之后并且在形成ILD层280之前形成，并且侧向延伸部分2822和2842在形成ILD层270和280之后形成。在实施例中，侧向延伸部分2821和2841可在相同互连层面下形成，并且侧向延伸部分2822和2842可在不同互连层面下形成。屏蔽结构282，包括部分2821和2822，电连接到漏极/源极电极272，并且屏蔽结构284，包括部分2841和2842，电连接到源极/漏极电极274。
侧向延伸部分2821、2822、2841和2842有助于减小栅极至源极/漏极电容(栅极电极276与源极/漏极电极274和屏蔽结构284的组合之间)和栅极至漏极/源极电容(栅极电极277与漏极/源极电极272和屏蔽结构282的组合之间)。对于屏蔽结构282而言，侧向延伸部分2821在栅极电极276上方侧向延伸到与栅极电极276相比较更靠近源极/漏极电极274的位置，并且侧向延伸部分2822在栅极电极276和部分2821上方侧向延伸到与栅极电极276和部分2821相比较侧向更靠近源极/漏极电极274的位置。对于屏蔽结构284而言，侧向延伸部分2841在栅极电极277上方侧向延伸到与栅极电极277相比较更靠近漏极/源极电极272的位置，并且侧向延伸部分2842在栅极电极277和部分2841上方侧向延伸到与栅极电极277和部分2841相比较侧向更靠近漏极/源极电极272的位置。
屏蔽结构282和284的剩余部分，包括部分2821、2822、2841和2842，可包括如此前相对于漏极/源极电极272和源极/漏极电极274所述的材料中的任何一者。如相互比较或者与电极272和274相比较，屏蔽结构282和284可具有相同组成或不同组成。
钝化层290可形成在ILD层280以及屏蔽结构282和284上方。钝化层可包括一个或多个氮化物膜或氮氧化物膜，并且可包括一个或多个氧化物膜。
图3包括根据可供选择的实施例的电子器件的剖视图。与图2相比较，图3更准确示出了将看到的结构特征和高度差值。图3的实施例与图2中示出的实施例类似但相对于图2中示出的实施例具有至少一个显著的差异。如图3所示，屏蔽结构382和384包括侧向延伸部分3821和3841，所述部分被图案化，使得开口分别覆盖在栅极电极276和277上面。部分3821和3841在图3中未示出的位置处分别连接至屏蔽结构382和384的其余部分。在实施例中，栅极电极276的至多90％、至多50％或至少40％由侧向延伸部分3821覆盖。在另一个实施例中，栅极电极277的至多90％、至多50％或至少40％由侧向延伸部分3841覆盖。侧向延伸部分3822和3842与相对于图2所述的侧向延伸部分2822和2842类似。与图2的实施例相比较，部分3821和3841中的开口有助于减小栅极至漏极/源极电容(栅极电极276与漏极/源极电极272和屏蔽结构282的组合之间)和栅极至源极/漏极电容(栅极电极277同样源极/漏极电极274和屏蔽结构284的组合之间)。屏蔽结构382和384可包括此前相对于屏蔽结构282和284所述的材料中的任何一者。
图4包括电路400的示意图，该电路400包括双向HEMT 430以及开关晶体管420和440。开关晶体管420的漏极/源极耦接到漏极/源极端子422，并且开关晶体管420的源极/漏极耦接到双向HEMT 430的漏极/源极。双向HEMT 430的源极/漏极耦接到开关晶体管440的漏极/源极，并且开关晶体管440的源极/漏极耦接到源极/漏极端子444。双向HEMT 430的栅极中的一者耦接到开关晶体管420的漏极/源极，并且双向HEMT 430的另一栅极耦接到开关晶体管440的源极/漏极。开关晶体管420的栅极耦接到栅极端子426，并且开关晶体管440的栅极耦接到栅极端子447。双向HEMT 430在耦接到衬底端子438的管芯衬底内或上方。在具体实施例中，耦接中的每一者均可为电连接。
在实施例中，开关晶体管420和440可为增强型晶体管，并且在另一个实施例中，开关晶体管420和440可为耗尽型晶体管。开关晶体管420和440可与双向HEMT 430为相同管芯的部分，或者开关晶体管420和440以及双向HEMT 430可在不同管芯上。开关晶体管420和440可为Si金属氧化物半导体场效应晶体管(MOSFET)或者可包括化合物半导体材料(如，SiC；Al(1-x)GaxN，其中0≤x≤1；GaAs；InP等)。
图5包括电子器件500的剖视图，该电子器件500包括相同管芯上的晶体管420、430和440。如图5的实施例中所示的层和组合物可与此前相对于图3的实施例所述的相同。因此，层的图案化为图3和图5的实施例之间的差异。开关栅极电极572为开关晶体管420的栅极，阻挡栅极电极576为双向HEMT 430的栅极中的一者，阻挡栅极电极577为双向HEMT 430的另一栅极，并且开关栅极电极574为开关晶体管440的栅极。电流的方向由开关晶体管420和440经由开关栅极电极572和574进行控制。阻挡栅极电极576允许在开关栅极电极572与漏极/源极电极272之间的电压差值在5V至30V范围内时打开开关晶体管420。相似地，阻挡栅极电极577允许在开关栅极电极574与漏极/源极电极274之间的电压差值在5V至30V范围内时打开开关晶体管440。
屏蔽结构582和584包括侧向延伸部分5821、5822、5841和5842。侧向延伸部分5821覆盖在开关栅极电极572上面并且与阻挡栅极电极576建立物理接触和电接触。侧向延伸部分5841覆盖在开关栅极电极574上面并且与阻挡栅极电极577建立物理接触和电接触。在另一个实施例中，侧向延伸部分5821和5841中的一者或两者可在其对应开关栅极电极572或574上方包括开口以减小此类开关栅极电极的栅极电容，并且可允许对应开关晶体管的更快开关速度。侧向延伸部分5822和5842比其下面的侧向延伸部分5821和5841进一步侧向延伸。
图6包括电子器件600的剖视图，该电子器件600包括相同管芯上的晶体管420、430和440。电子器件600包括另外的电极和屏蔽结构。在图6的中心附近示出的结构为双向HEMT430的部分并且此类结构相对于图2有所描述。图6的左手侧附近的结构对应于开关晶体管420，并且右手侧附近的结构对应于开关晶体管440。
开关栅极电极672为开关晶体管420的栅极，阻挡栅极电极276为双向HEMT 330的栅极中的一者，阻挡栅极电极277为双向HEMT 330的另一栅极，并且开关栅极电极674为开关晶体管440的栅极。电流的方向由开关晶体管420和440经由开关栅极电极672和674进行控制。阻挡栅极电极676允许在开关栅极电极672与漏极/源极电极272之间的电压差值在5V至30V范围内时打开开关晶体管420。相似地，阻挡栅极电极677允许在开关栅极电极674与漏极/源极电极274之间的电压差值在5V至30V范围内时打开开关晶体管440。
p型III-V半导体层670设置在栅极电极676和677与阻挡膜246之间。图6的实施例中的开关晶体管420和440为增强型晶体管。层670可包括Al(1-y)GayN层，其中0<y≤1并且载体杂质为C、Mg或Si。
电极672和674分别为电路400的漏极/源极和源极/漏极。电极672和674可包括此前相对于电极272和274所述的材料中的任何一者。电极272为开关晶体管420的源极/漏极和双向HEMT 430的漏极/源极，并且电极274为双向HEMT 430的源极/漏极电极和开关晶体管440的漏极/源极。在实施例中，漏极/源极电极272和672以及源极/漏极电极274和674可具有相同的组成并且可在相同工艺步骤期间形成。在另一个实施例中，与电极272和274相比较，电极672和674可具有不同的组成或者在单独的时间形成。
屏蔽结构682和684的物理设计可与屏蔽结构282和284不同或相同。在如图6所示的实施例中，屏蔽结构682和684不同于屏蔽结构282和284。具体地讲，屏蔽结构682和684具有在栅极电极676和677上方的侧向延伸部分6822和6842，其中侧向延伸部分6822和6842与屏蔽结构282和284的侧向延伸部分2822和2842处于相同互连层面。然而，屏蔽结构682和684不具有与屏蔽结构282和284的侧向延伸部分2821和2841处于相同互连层面的侧向延伸部分。参见屏蔽结构682和684，与其中屏蔽结构682和684具有与屏蔽结构282和284相同的物理设计的不同实施例相比较，不存在与侧向延伸部分2821和2841处于相同互连层面的侧向延伸部分有助于减小栅极至漏极/源极电容(栅极电极676与漏极/源极电极672和屏蔽结构682的组合之间)和栅极至源极/漏极电容(栅极电极677与源极/漏极电极674和屏蔽结构684的组合之间)。
屏蔽结构682和684可包括如此前相对于屏蔽结构282和284所述的材料中的任何一者。在实施例中，屏蔽结构282、284、682和684可具有相同的组成并且可在相同工艺步骤期间形成。在另一个实施例中，与屏蔽结构272和274相比较，屏蔽结构682和684可具有不同的组成或者在单独的时间形成。
如此前所述，晶体管可为耗尽型晶体管或增强型晶体管。图2和图3的实施例中所示的双向HEMT以及图5中所示的开关晶体管为耗尽型晶体管。可通过使位于栅极电极276、277、572和574下方的阻挡层246完全或局部凹陷并且在阻挡膜246与栅极电极276、277、572和574之间形成介电膜来将晶体管改变为增强型晶体管。在另一个实施例中，可通过在阻挡膜246与栅极电极276、277、572和574之间形成p型III-V半导体层将晶体管改变为增强型晶体管。可通过移除层670将图6的实施例中的开关晶体管改变为耗尽型晶体管。
在另一个可供选择的实施例中，图3中的侧向延伸部分3821和3841中的开口可与侧向延伸部分3822和3842或者与其他实施例中的屏蔽结构的其他侧向延伸部分中的任何一者一起使用，诸如图2、图5和图6中所示的那些。开口可减小电容耦合并且允许更快开关速度。相似地，参见图6中的屏蔽结构682和684，不含与侧向延伸部分2821和2841处于相同互连层面的侧向延伸部分允许栅极电极676与屏蔽结构682之间以及栅极电极677与屏蔽结构684之间的较小电容耦合。另外，栅极电极和屏蔽结构的屏蔽部分还有助于减小与双向HEMT、电路或两者的相反电极的电容耦合，并且因此可允许更快开关速度。
本文所述的实施例允许各种构造和电路中的双向HEMT。在实施例中，电路可包括集成在相同管芯中的开关晶体管。电路可由开关晶体管的栅极进行控制，所述栅极未电连接到双向HEMT的阻挡电极。因此，用于开关晶体管的栅极电极的电压范围可在较小电压范围内操作。屏蔽结构可具有不同物理设计，该设计允许设计人员在设计电路时更灵活，并且可允许电路在更快开关速度下操作。
许多不同的方面和实施例是可能的。那些方面和实施例中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施例仅为示例性的，而不限制本实用新型的范围。实施例可根据如下所列的实施例中的任一个或多个。
实施例1。一种包括双向HEMT的电子器件，该电子器件包括：
第一漏极/源极电极；
第一源极/漏极电极；
耦接到第一漏极/源极电极的第一阻挡栅极电极；
设置在第一漏极/源极电极与第一阻挡栅极电极之间的第一开关栅极电极，其中第一开关栅极电极未电连接到第一阻挡栅极电极；
耦接到第一源极/漏极电极的第二阻挡栅极电极；以及
设置在第一源极/漏极电极与第二阻挡栅极电极之间的第二开关栅极电极，其中第二开关栅极电极未电连接到第二阻挡栅极电极，
其中第一阻挡栅极电极、第一开关栅极电极、第二阻挡栅极电极和第二开关栅极电极位于相同管芯上。
实施例2。实施例1的电子器件，该电子器件还包括第一屏蔽结构，该第一屏蔽结构电连接到第一漏极/源极电极并且包括第一部分，该第一部分限定覆盖在第一开关栅极电极上面的第一开口。
实施例3。实施例2的电子器件，其中：
第一屏蔽结构还包括覆盖在第一部分上面的第二部分、第一部分内的第一开口以及第一开关栅极电极；并且
第一屏蔽结构电连接到第一阻挡栅极电极。
实施例4。实施例1的电子器件，该电子器件还包括第一屏蔽结构，该第一屏蔽结构电连接到第一漏极/源极电极并且包括：
第一侧向延伸部分，该第一侧向延伸部分为第一互连层面的一部分并且覆盖在第一开关栅极电极上面，并且与第一开关栅极电极相比较，第一侧向延伸部分在第一侧向方向上更靠近第一源极/漏极电极延伸；以及
第二侧向延伸部分，该第二侧向延伸部分为覆盖在第一互连层面上面的第二互连层面的一部分，其中第二侧向延伸部分覆盖在第一开关栅极电极和第一侧向延伸部分上面，并且与第一开关栅极电极和第一侧向延伸部分相比较，第二侧向延伸部分在第一侧向方向上更靠近第一源极/漏极电极延伸。
实施例5。实施例4的电子器件，其中第一屏蔽结构的第一侧向延伸部分电连接到第一阻挡栅极电极。
实施例6。实施例1的电子器件，该电子器件还包括：
设置在第一阻挡栅极电极与第一开关栅极电极之间的第二漏极/源极电极；以及
设置在第二阻挡栅极电极与第二开关栅极电极之间的第二源极/漏极电极。
实施例7。实施例6的电子器件，该电子器件还包括耦接到第一漏极/源极电极的第一屏蔽结构；以及耦接到第二漏极/源极电极的第二屏蔽结构。
实施例8。实施例7的电子器件，其中：
第二屏蔽结构包括：
第一侧向延伸部分，该第一侧向延伸部分覆盖在第一阻挡栅极电极上面并且为第一互连层面的一部分；以及
第二侧向延伸部分，该第二侧向延伸部分覆盖在第一阻挡栅极电极和第一侧向延伸部分上面，其中第二侧向延伸部分为第二互连层面的一部分；并且
第一屏蔽结构包括侧向延伸部分，该侧向延伸部分覆盖在第一开关栅极电极上面并且为第二互连层面的一部分，其中第一屏蔽结构不包括在第一开关栅极电极上方延伸的第一互连层面处的侧向延伸部分。
实施例9。实施例1的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为耗尽型晶体管。
实施例10。实施例1的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为增强型晶体管。
实施例11。一种包括双向HEMT结构的电子器件，该电子器件包括：
漏极/源极电极；
源极/漏极电极；
相比于源极/漏极电极更靠近漏极/源极电极的第一栅极电极；
第一屏蔽结构，该第一屏蔽结构电连接到漏极/源极电极并且包括第一侧向延伸部分，其中：
第一侧向延伸部分为覆盖在第一栅极电极上面的第一互连层面的一部分；并且
与第一栅极电极相比较，第一侧向延伸部分在水平方向上更靠近源极/漏极电极延伸；
相比于漏极/源极电极更靠近源极/漏极电极的第二栅极电极；以及
第二屏蔽结构，该第二屏蔽结构电连接到源极/漏极电极并且包括第二侧向延伸部分，其中：
第二侧向延伸部分为覆盖在第二栅极电极上面的不同互连层面的一部分；并且
与第二栅极电极相比较，第二侧向延伸部分在水平方向上更靠近漏极/源极电极延伸。
实施例12。实施例11的电子器件，该电子器件还包括电连接到第一屏蔽结构的第一阻挡栅极电极；以及电连接到第二屏蔽结构的第二阻挡栅极电极。
实施例13。实施例11的电子器件，其中第一栅极电极为第一开关栅极电极，并且未电连接到第一屏蔽结构以及未电连接到第二屏蔽结构；并且第二栅极电极为第二开关栅极电极，并且未电连接到第一屏蔽结构以及未电连接到第二屏蔽结构。
实施例14。实施例13的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为耗尽型晶体管。
实施例15。实施例13的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为增强型晶体管。
实施例16。一种包括HEMT结构的电子器件，该电子器件包括：
漏极/源极电极；
源极/漏极电极；
相比于源极/漏极电极更靠近漏极/源极电极的第一栅极电极；以及
第一屏蔽结构，该第一屏蔽结构电连接到漏极/源极电极并且包括第一部分，该第一部分限定覆盖在第一开关栅极电极上面的第一开口。
实施例17。实施例16的电子器件，该电子器件还包括第一开关栅极电极，其中第一栅极电极为电连接到第一屏蔽结构的第一阻挡栅极电极。
实施例18。实施例17的电子器件，该电子器件还包括第二开关栅极电极、第二阻挡栅极电极和第二屏蔽结构，其中：
第一开关栅极电极设置在漏极/源极电极与第一阻挡栅极电极之间；
第二开关栅极电极设置在源极/漏极电极与第二阻挡栅极电极之间；并且
第二屏蔽结构与第一屏蔽结构间隔开并且覆盖在第二开关栅极电极上面。
实施例19。实施例18的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为耗尽型晶体管。
实施例20。实施例18的电子器件，其中第一开关栅极电极为第一开关晶体管的一部分，并且第二开关栅极电极为第二开关晶体管的一部分，其中第一开关晶体管和第二开关晶体管为增强型晶体管。
注意，并不需要上文在一般性说明或例子中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施例描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求的关键、需要或必要特征。
本文描述的实施例的说明书和图示旨在提供对各种实施例的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备及系统的所有要素和特征的穷尽性及全面性描述。为了清楚起见在本文的单独实施例的背景下描述的某些特征也可以按组合方式在单个实施例中提供。相反，为了简便起见而在单个实施例的背景下描述的各种特征也可以单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施例仅对阅读了本说明书之后的技术人员是显而易见的。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种包括HEMT结构的电子器件，其特征在于，所述电子器件包括：
漏极/源极电极；
源极/漏极电极；
第一栅极电极，所述第一栅极电极相比于所述源极/漏极电极更靠近所述漏极/源极电极；以及
第一屏蔽结构，所述第一屏蔽结构电连接到所述漏极/源极电极并且包括第一部分，所述第一部分限定覆盖在所述第一栅极电极上面的第一开口。
2.根据权利要求1所述的电子器件，其特征在于，所述电子器件还包括第一开关栅极电极、第二开关栅极电极、第二阻挡栅极电极和第二屏蔽结构，其中：
所述第一栅极电极为电连接到所述第一屏蔽结构的第一阻挡栅极电极；
所述第一开关栅极电极设置在所述漏极/源极电极与所述第一阻挡栅极电极之间；
所述第二开关栅极电极设置在所述源极/漏极电极与所述第二阻挡栅极电极之间；并且
所述第二屏蔽结构与所述第一屏蔽结构间隔开并且覆盖在所述第二开关栅极电极上面。
3.一种包括双向HEMT的电子器件，其特征在于，所述电子器件包括：
第一漏极/源极电极；
第一源极/漏极电极；
第一阻挡栅极电极，所述第一阻挡栅极电极耦接到所述第一漏极/源极电极；
第一开关栅极电极，所述第一开关栅极电极设置在第一漏极/源极电极与所述第一阻挡栅极电极之间，其中所述第一开关栅极电极未电连接到所述第一阻挡栅极电极；
第二阻挡栅极电极，所述第二阻挡栅极电极耦接到所述第一源极/漏极电极；以及
第二开关栅极电极，所述第二开关栅极电极设置在第一源极/漏极电极与所述第二阻挡栅极电极之间，其中所述第二开关栅极电极未电连接到所述第二阻挡栅极电极，
其中所述第一阻挡栅极电极、所述第一开关栅极电极、所述第二阻挡栅极电极和所述第二开关栅极电极位于相同管芯上。
4.根据权利要求3所述的电子器件，其特征在于，所述电子器件还包括第一屏蔽结构，所述第一屏蔽结构电连接到所述第一漏极/源极电极并且包括第一部分，所述第一部分限定覆盖在所述第一开关栅极电极上面的第一开口。
5.根据权利要求4所述的电子器件，其特征在于，其中：
所述第一屏蔽结构还包括覆盖在所述第一部分上面的第二部分、所述第一部分内的所述第一开口以及所述第一开关栅极电极；并且
所述第一屏蔽结构电连接到所述第一阻挡栅极电极。
6.根据权利要求3所述的电子器件，其特征在于，所述电子器件还包括第一屏蔽结构，所述第一屏蔽结构电连接到所述第一漏极/源极电极并且包括：
第一侧向延伸部分，所述第一侧向延伸部分为第一互连层面的一部分并且覆盖在所述第一开关栅极电极上面，并且与所述第一开关栅极电极相比较，所述第一侧向延伸部分在第一侧向方向上更靠近所述第一源极/漏极电极延伸；以及
第二侧向延伸部分，所述第二侧向延伸部分为覆盖在所述第一互连层面上面的第二互连层面的一部分，其中所述第二侧向延伸部分覆盖在所述第一开关栅极电极和所述第一侧向延伸部分上面，并且与所述第一开关栅极电极和所述第一 侧向延伸部分相比较，所述第二侧向延伸部分在所述第一侧向方向上更靠近所述第一源极/漏极电极延伸。
7.根据权利要求3所述的电子器件，其特征在于，所述电子器件还包括：
第二漏极/源极电极，所述第二漏极/源极电极设置在所述第一阻挡栅极电极与所述第一开关栅极电极之间；以及
第二源极/漏极电极，所述第二源极/漏极电极设置在所述第二阻挡栅极电极与所述第二开关栅极电极之间。
8.根据权利要求7所述的电子器件，其特征在于，所述电子器件还包括：
第一屏蔽结构，所述第一屏蔽结构耦接到所述第一漏极/源极电极；以及
第二屏蔽结构，所述第二屏蔽结构耦接到所述第二漏极/源极电极。
9.根据权利要求8所述的电子器件，其特征在于，其中：
所述第二屏蔽结构包括：
第一侧向延伸部分，所述第一侧向延伸部分覆盖在所述第一阻挡栅极电极上面并且为第一互连层面的一部分；以及
第二侧向延伸部分，所述第二侧向延伸部分覆盖在所述第一阻挡栅极电极和所述第一侧向延伸部分上面，其中所述第二侧向延伸部分为第二互连层面的一部分；并且
所述第一屏蔽结构包括侧向延伸部分，所述侧向延伸部分覆盖在所述第一开关栅极电极上面并且为所述第二互连层面的一部分，其中所述第一屏蔽结构不包括在所述第一开关栅极电极上方延伸的所述第一互连层面处的侧向延伸部分。
10.一种包括双向HEMT结构的电子器件，其特征在于，所述电子器件包括：
漏极/源极电极；
源极/漏极电极；
第一栅极电极，所述第一栅极电极相比于源极/漏极电极更靠近漏极/源极电极；
第一屏蔽结构，所述第一屏蔽结构电连接到所述漏极/源极电极并且包括第一侧向延伸部分，其中：
所述第一侧向延伸部分为覆盖在所述第一栅极电极上面的第一互连层面的一部分；并且
与所述第一栅极电极相比较，所述第一侧向延伸部分在水平方向上更靠近所述源极/漏极电极延伸；
第二栅极电极，所述第二栅极电极相比于所述漏极/源极电极更靠近所述源极/漏极电极；以及
第二屏蔽结构，所述第二屏蔽结构电连接到所述源极/漏极电极并且包括第二侧向延伸部分，其中：
所述第二侧向延伸部分为覆盖在所述第二栅极电极上面的不同互连层面的一部分；并且
与所述第二栅极电极相比较，所述第二侧向延伸部分在水平方向上更靠近所述漏极/源极电极延伸。
CN201620382233.7U 2015-04-30 2016-04-29 包括hemt结构、双向hemt或双向hemt结构的电子器件 Active CN205810818U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562154705P 2015-04-30 2015-04-30
US201562154775P 2015-04-30 2015-04-30
US62/154,775 2015-04-30
US62/154,705 2015-04-30
US15/133,679 US9818854B2 (en) 2015-04-30 2016-04-20 Electronic device including a bidirectional HEMT
US15/133,679 2016-04-20

Publications (1)

Publication Number Publication Date
CN205810818U true CN205810818U (zh) 2016-12-14

Family

ID=57204143

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201620384802.1U Active CN205986805U (zh) 2015-04-30 2016-04-29 电路和封装电子器件
CN201620382233.7U Active CN205810818U (zh) 2015-04-30 2016-04-29 包括hemt结构、双向hemt或双向hemt结构的电子器件
CN201620387621.4U Active CN205789962U (zh) 2015-04-30 2016-04-29 电路和封装式电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620384802.1U Active CN205986805U (zh) 2015-04-30 2016-04-29 电路和封装电子器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201620387621.4U Active CN205789962U (zh) 2015-04-30 2016-04-29 电路和封装式电子设备

Country Status (2)

Country Link
US (4) US9660062B2 (zh)
CN (3) CN205986805U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118611645A (zh) * 2024-08-08 2024-09-06 江苏能华微电子科技发展有限公司 一种功率器件双向可控开关电路及其控制方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005763B1 (fr) 2013-05-17 2016-10-14 Fogale Nanotech Dispositif et procede d'interface de commande capacitive adapte a la mise en œuvre d'electrodes de mesures fortement resistives
JP6266483B2 (ja) * 2014-09-19 2018-01-24 株式会社東芝 半導体装置
FR3028061B1 (fr) * 2014-10-29 2016-12-30 Fogale Nanotech Dispositif capteur capacitif comprenant des electrodes ajourees
FR3032287B1 (fr) 2015-02-04 2018-03-09 Quickstep Technologies Llc Dispositif de detection capacitif multicouches, et appareil comprenant le dispositif
US9660062B2 (en) 2015-04-30 2017-05-23 Semiconductor Components Industries, Llc Bidirectional HEMT and an electronic package including the bidirectional HEMT
US9960157B2 (en) 2015-10-15 2018-05-01 Infineon Technologies Austria Ag Bidirectional normally-off III-V high electron mobility transistor (HEMT)devices and circuits
US9991776B2 (en) * 2015-12-16 2018-06-05 Semiconductor Components Industries, Llc Switched mode power supply converter
US10396018B2 (en) * 2017-11-27 2019-08-27 Infineon Technologies Ag Multi-phase half bridge driver package and methods of manufacture
CN108194852A (zh) * 2017-12-06 2018-06-22 浙江亿米光电科技有限公司 一种带电源的led柔性灯丝
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
US10770455B2 (en) * 2018-09-25 2020-09-08 Semiconductor Components Industries, Llc Electronic device including a transistor and a variable capacitor
US11658217B2 (en) * 2019-01-08 2023-05-23 Intel Corporation Transistors with ion- or fixed charge-based field plate structures
US11658236B2 (en) * 2019-05-07 2023-05-23 Cambridge Gan Devices Limited III-V semiconductor device with integrated power transistor and start-up circuit
DE102020119611A1 (de) * 2020-07-24 2022-01-27 Infineon Technologies Ag Schaltungsanordnung und verfahren zum bilden einer schaltungsanordnung
CN112038325B (zh) * 2020-08-20 2022-08-23 武汉华星光电半导体显示技术有限公司 显示面板
EP3975225A1 (en) 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module
CN112230115B (zh) * 2020-10-13 2022-03-25 南京大学 一种集成氮化镓二极管和三极管的雪崩测试电路及其控制方法
WO2023097520A1 (zh) * 2021-11-30 2023-06-08 华为技术有限公司 半导体器件及电子设备
US12142661B2 (en) 2021-12-06 2024-11-12 Infineon Technologies Austria Ag Automatic reverse blocking bidirectional switch
US12356730B2 (en) 2022-03-02 2025-07-08 Infineon Technologies Austria Ag Passive substrate voltage discharge circuit for bidirectional switches
US12512664B2 (en) 2023-06-30 2025-12-30 Infineon Technologies Austria Ag Cascode-based switch device with voltage clamp circuit
US12074588B2 (en) 2022-07-13 2024-08-27 Infineon Technologies Austria Ag Cascode device with one or more normally-on gates
US12057828B2 (en) * 2022-10-06 2024-08-06 Infineon Technologies Austria Ag Bidirectional power switch
US12489437B2 (en) 2022-11-29 2025-12-02 Infineon Technologies Ag Power semiconductor device with voltage clamp circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462166B2 (ja) * 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7498617B2 (en) 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
DE112007000667T5 (de) 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US8525224B2 (en) 2007-03-29 2013-09-03 International Rectifier Corporation III-nitride power semiconductor device
EP2188842B1 (en) 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP5584090B2 (ja) * 2010-10-22 2014-09-03 トランスフォーム・ジャパン株式会社 Ｄｃ−ｄｃコンバータ
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
KR102039389B1 (ko) * 2012-02-14 2019-11-01 헥사겜 아베 갈륨 질화물 나노와이어 기반의 전자 장치
US20140159116A1 (en) 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
US20140374766A1 (en) * 2013-06-20 2014-12-25 Texas Instruments Incorporated Bi-directional gallium nitride switch with self-managed substrate bias
US9184243B2 (en) * 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
JP2015020030A (ja) * 2013-07-23 2015-02-02 シャープ株式会社 生体音収集装置
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US9479159B2 (en) * 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9660062B2 (en) * 2015-04-30 2017-05-23 Semiconductor Components Industries, Llc Bidirectional HEMT and an electronic package including the bidirectional HEMT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118611645A (zh) * 2024-08-08 2024-09-06 江苏能华微电子科技发展有限公司 一种功率器件双向可控开关电路及其控制方法

Also Published As

Publication number Publication date
US20180033877A1 (en) 2018-02-01
US10326011B2 (en) 2019-06-18
CN205986805U (zh) 2017-02-22
US9660062B2 (en) 2017-05-23
US9773895B2 (en) 2017-09-26
CN205789962U (zh) 2016-12-07
US20160322351A1 (en) 2016-11-03
US9818854B2 (en) 2017-11-14
US20160322485A1 (en) 2016-11-03
US20160322969A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN205810818U (zh) 包括hemt结构、双向hemt或双向hemt结构的电子器件
CN207303109U (zh) 电子器件
US10418472B2 (en) Process of forming an electronic device including a multiple channel HEMT
US8823012B2 (en) Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
CN111834452B (zh) 电子器件
CN110943073B (zh) 一种电路和一种电子器件
US8404508B2 (en) Enhancement mode GaN HEMT device and method for fabricating the same
US10522532B2 (en) Through via extending through a group III-V layer
US7019336B2 (en) Semiconductor device and method for manufacturing the same
CN207149559U (zh) 电子器件
CN115548014B (zh) 氮化物基双向切换器件和其制造方法
CN207558793U (zh) 共源共栅电路和电子设备
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
CN110246894A (zh) 电子器件和形成电子器件的方法
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
US20230070031A1 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
WO2023220872A1 (en) Nitride-based semiconductor ic chip and method for manufacturing thereof
CN116864530A (zh) 半导体器件
TWI831770B (zh) 包括增強型hemt的電子裝置及其使用方法
TWI867808B (zh) 半導體裝置及形成方法
WO2024103252A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
HK1188514A (zh) 具有柵極隔離物的增強型gan高電子遷移率晶體管器件及其製備方法
HK1188514B (zh) 具有柵極隔離物的增強型gan高電子遷移率晶體管器件及其製備方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant