CN204406394U - Usb和adc接口复用电路 - Google Patents
Usb和adc接口复用电路 Download PDFInfo
- Publication number
- CN204406394U CN204406394U CN201520060661.3U CN201520060661U CN204406394U CN 204406394 U CN204406394 U CN 204406394U CN 201520060661 U CN201520060661 U CN 201520060661U CN 204406394 U CN204406394 U CN 204406394U
- Authority
- CN
- China
- Prior art keywords
- module
- pin
- usb
- adc
- data pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型及一种USB和ADC接口复用电路，具体指一种USB和模数转换器(ADC)接口复用电路，包括对外引脚、复用控制电路、USB模块和ADC模块。外引脚复用控制电路和USB模块依次电连接；对外引脚复用控制电路和ADC模块也依次电连接。本实用新型其结构独特，可实现电路通过内部控制信号，使得芯片接口在USB模式下和ADC模式下分时工作，从而既丰富了处理器的接口种类，又减少了处理器的通用引脚数。
Description
技术领域
本实用新型涉及一种复用电路，具体指一种USB和ADC接口复用电路。
背景技术
随着微电子和通讯技术的迅速发展，芯片的集成规模和电路复杂度越来越大，功能也不断完善，因此势必影响芯片的引脚数目不断增加，以连接具体的应用功能。当前，每个芯片少则几十个输入/输出接口(IO接口)，多则需要几百个IO接口，这些IO占用了大量的面积，这成为芯片面积减小的一个不可忽视的问题，即为IO限制。外围IO所占面积过大，有时甚至大于内部核心电路所占面积，进而限制了芯片的有效使用面积，同时也大大增加芯片的成本。同时，日益增加的IO数量以及版图面积导致互联线，变得更为复杂，进而影响电路的性能。
有效的IO复用成为一种很好的解决方案，一般的思路是将不会同时被用到的接口复用到同一个接口上，通过选通信号控制某一时刻具体是其中某一个接口工作。
USB接口由于其标准统一、携带方便、可以热插拔以及可以连接多个设备等多个有点成为SoC设计必不可少的接口；自然界的信号都是模拟量，若要进行进一步处理必须通过ADC模块转换成数字信号。
实用新型内容
为了解决芯片的引脚复用问题，寻求更优秀的解决方式，对传统芯片的结构形式做出进一步的改进，提升其实际工作效率，无疑是最佳的选择。
本实用新型的目的在于克服上述现有技术的问题，提供一种USB和ADC接口复用电路及复用方法，其结构独特，可实现电路通过内部控制信号，使得芯片接口在USB模式下和ADC模式下分时工作，从而既丰富了处理器的接口种类，又减少了处理器的通用引脚数。
上述目的是通过以下技术方案来实现：
一种USB和ADC接口复用电路，包括：
对外引脚，包括第一引脚和第二引脚，均为输入输出引脚；
复用控制电路，包括两组结构，每组结构又包括第一选通模块、第二选通模块和同相跟随模块，所述第一选通模块和第二选通模块均为传输门构成；所述第二选通模块一端与同相跟随模块一端耦接，一组所述第一选通模块和所述第二选通模块一端分别与对应所述第一引脚耦接，另一组所述第一选通模块和所述第二选通模块一端分别与对应所述第二引脚耦接；
USB模块，包括第一数据引脚和第二数据引脚，均为输入输出引脚；所述第一数据引脚和第二数据引脚分别与所述两组结构的第一选通模块另一端耦接；
ADC模块，包括第一模拟数据引脚和第二模拟数据引脚，均为输入引脚；所述第一模拟数据引脚和第二模拟数据引脚分别与所述两组结构的同相跟随模块另一端耦接。
进一步地，一种如权利要求1所述的USB和ADC接口复用电路的复用方法，所述第一选通模块和第二选通模块通过两个相反的内部信号控制其是否工作：
第一选通模块工作，第二选通模块不工作，则所述USB模块工作；
第一选通模块不工作，第二选通模块工作，则所述ADC模块工作。
进一步地，所述USB模块由USB内部信号OE控制其接收数据模式或是发送数据模式：
当OE为高电平有效时，所述USB模块在发送数据模式，所述第一数据引脚和第二数据引脚传输数据至所述第一引脚和第二引脚，此时，所述第一数据引脚和第二数据引脚只能作为所述USB模块的输出；
当OE为低电平时，所述USB模块在接收数据模式，所述第一引脚和第二引脚传输数据至所述第一数据引脚和第二数据引脚，此时，所述第一数据引脚和第二数据引脚只能作为所述USB模块的输入。
进一步地，所述第二选通模块一端耦接所述第一引脚和第二引脚，另一端分别耦接所述同相跟随模块，保证传输的模拟信号处于稳定不变的状态，且保证由所述第一引脚和第二引脚通过所述第二选通模块传输的信号到达所述ADC模块，从而使得所述第一模拟数据引脚和第二模拟数据引脚只能作为ADC模块输入。
进一步地，所述第一选通模块和第二选通模块中选通信号为高电平时，传输门导通，输入端in处的信号传输到输出端out且无电压差，当选通信号为低电平时，传输门关闭。
本实用新型所述的一种USB和ADC接口复用电路及复用方法，减少芯片输入输出引脚数且能实现USB接口与ADC接口的复用。电路可以通过内部控制信号实现芯片接口分时工作在USB模式下和ADC模式下。本实用新型，可应用于嵌入式处理器、微控制器、片上系统等，既丰富了处理器的接口种类，又减少了处理器的通用引脚数。
附图说明
图1为本实用新型所述的一种USB和ADC接口复用电路的原理结构框图；
图2为本实用新型所述的一种USB和ADC接口复用电路的原理结构示意图；
图3为本实用新型所述的一种USB和ADC接口复用电路中第一、第二选通模块电路实现原理图；
图中附图标记表示为：10-对外引脚；11-第一引脚；12-第二引脚；20-复用控制电路；21-第一选通模块；22-第二选通模块；23-同相跟随模块；30-USB模块；31-第一数据引脚；32-第二数据引脚；40-ADC模块；41-第一模拟数据引脚；42-第二模拟数据引脚。
具体实施方式
下面根据附图和实施例对本实用新型作进一步详细说明。
为了方便理解及阐述本实用新型的具体实施方式，如图1所示，USB和ADC接口复用电路，包括：对外引脚10、复用控制电路20、USB模块30和ADC模块40；所述外引脚10、复用控制电路20和USB模块30依次电连接；对外引脚10、复用控制电路20和ADC模块40也依次电连接。
结合图2所示，对外引脚10，包括第一引脚11和第二引脚12，均为输入输出引脚；
复用控制电路20，包括两组结构，每组结构又包括第一选通模块21、第二选通模块22和同相跟随模块23，所述第一选通模块21和第二选通模块22均为传输门构成；所述第二选通模块22一端与同相跟随模块23一端电连接，一组所述第一选通模块21和所述第二选通模块22一端分别与对应所述第一引脚11电连接，另一组所述第一选通模块21和所述第二选通模块22一端分别与对应所述第二引脚12电连接；
USB模块30，包括第一数据引脚31和第二数据引脚32，均为输入输出引脚；所述第一数据引脚31和第二数据引脚32分别与所述两组结构的第一选通模块21另一端电连接；
ADC模块40，包括第一模拟数据引脚41和第二模拟数据引脚42，均为输入引脚；所述第一模拟数据引脚41和第二模拟数据引脚42分别与所述两组结构的同相跟随模块23另一端电连接。
如图1-2所示，本实用新型实施例所述的一种如权利要求1所述的USB和ADC接口复用电路的复用方法，包括所述第一选通模块21和第二选通模块22通过两个相反的内部信号控制其是否工作：
第一选通模块21工作，第二选通模块22不工作，则所述USB模块30工作；
第一选通模块21不工作，第二选通模块22工作，则所述ADC模块40工作。
具体的说，所述USB模块30由USB内部信号OE控制其接收数据模式或是发送数据模式：
当OE为高电平有效时，所述USB模块30在发送数据模式，所述第一数据引脚31和第二数据引脚32传输数据至所述第一引脚11和第二引脚12，此时，所述第一数据引脚31和第二数据引脚32只能作为所述USB模块30的输出；
当OE为低电平时，所述USB模块30在接收数据模式，所述第一引脚11和第二引脚12传输数据至所述第一数据引脚31和第二数据引脚32，此时，所述第一数据引脚31和第二数据引脚32只能作为所述USB模块30的输入。
所述第二选通模块22一端耦接所述第一引脚11和第二引脚12，另一端分别耦接所述同相跟随模块23，保证传输的模拟信号处于稳定不变的状态，且保证由所述第一引脚11和第二引脚12通过所述第二选通模块22传输的信号到达所述ADC模块40，从而使得所述第一模拟数据引脚41和第二模拟数据引脚42只能作为ADC模块输入。
进一步地，如图3所示，所述第一选通模块21和第二选通模块22中选通信号为高电平时，传输门导通，输入端in处的信号传输到输出端out且无电压差，当选通信号为低电平时，传输门关闭。
以上所述仅为说明本实用新型的实施方式，并不用于限制本实用新型，对于本领域的技术人员来说，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种USB和ADC接口复用电路，其特征在于，包括：
对外引脚(10)，包括第一引脚(11)和第二引脚(12)；
复用控制电路(20)，包括两组结构，每组结构又包括第一选通模块(21)、第二选通模块(22)和同相跟随模块(23)，所述第二选通模块(22)一端与同相跟随模块(23)一端耦接，一组所述第一选通模块(21)和所述第二选通模块(22)一端分别与对应所述第一引脚(11)耦接，另一组所述第一选通模块(21)和所述第二选通模块(22)一端分别与对应所述第二引脚(12)耦接；
USB模块(30)，包括第一数据引脚(31)和第二数据引脚(32)，所述第一数据引脚(31)和第二数据引脚(32)分别与所述两组结构的第一选通模块(21)另一端耦接；
ADC模块(40)，包括第一模拟数据引脚(41)和第二模拟数据引脚(42)，所述第一模拟数据引脚(41)和第二模拟数据引脚(42)分别与所述两组结构的同相跟随模块(23)另一端耦接。
2.根据权利要求1所述的USB和ADC接口复用电路，其特征在于，第一选通模块(21)、第二选通模块(22)由传输门构成。
3.根据权利要求1所述的USB和ADC接口复用电路，其特征在于，所述第一引脚(11)和第二引脚(12)均为输入输出引脚。
4.根据权利要求1所述的USB和ADC接口复用电路，其特征在于，所述第一数据引脚(31)和第二数据引脚(32)为输入输出引脚。
5.根据权利要求1所述的USB和ADC接口复用电路，其特征在于，所述第一模拟数据引脚(41)和第二模拟数据引脚(42)为输入引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520060661.3U CN204406394U (zh) | 2015-01-26 | 2015-01-26 | Usb和adc接口复用电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520060661.3U CN204406394U (zh) | 2015-01-26 | 2015-01-26 | Usb和adc接口复用电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204406394U true CN204406394U (zh) | 2015-06-17 |
Family
ID=53430236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520060661.3U Expired - Lifetime CN204406394U (zh) | 2015-01-26 | 2015-01-26 | Usb和adc接口复用电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204406394U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104572560A (zh) * | 2015-01-26 | 2015-04-29 | 复旦大学无锡研究院 | Usb和adc接口复用电路及复用方法 |
| CN107423242A (zh) * | 2017-06-27 | 2017-12-01 | 珠海市杰理科技股份有限公司 | Sd接口和usb接口复用的电子装置及方法 |
-
2015
- 2015-01-26 CN CN201520060661.3U patent/CN204406394U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104572560A (zh) * | 2015-01-26 | 2015-04-29 | 复旦大学无锡研究院 | Usb和adc接口复用电路及复用方法 |
| CN107423242A (zh) * | 2017-06-27 | 2017-12-01 | 珠海市杰理科技股份有限公司 | Sd接口和usb接口复用的电子装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
| CN207408936U (zh) | 一种多接口pcie设备转接卡 | |
| CN205507751U (zh) | 一种存储主板 | |
| CN207133719U (zh) | 一种应用于多路服务器的连接装置 | |
| CN110908475B (zh) | 一种申威1621cpu无ich2套片服务器主板 | |
| CN101989390A (zh) | 多核心嵌入式教学科研平台 | |
| CN209560436U (zh) | 一种NVMe硬盘背板 | |
| CN204406394U (zh) | Usb和adc接口复用电路 | |
| CN208044591U (zh) | 一种sata与pcie共用的转接装置及服务器 | |
| CN104572560A (zh) | Usb和adc接口复用电路及复用方法 | |
| CN203858630U (zh) | Pcie接口切换装置 | |
| CN204989875U (zh) | 一种基于fpga的可重构测试仪器 | |
| CN203366045U (zh) | 一种基于can总线的数字量输入输出装置 | |
| CN218273390U (zh) | 一种基于fpga的soc原型验证装置 | |
| CN206451069U (zh) | 基于fpga的多通道高速信号转接卡 | |
| CN104965468A (zh) | 一种适用于cpci多功能采集控制装置的通用接口模块 | |
| CN116107827A (zh) | 一种内置mcu单元的小型芯片的软件调试系统及调试方法 | |
| CN203630782U (zh) | 一种面向嵌入式应用的usb接口芯片 | |
| CN204406395U (zh) | 一种cpci架构的高速通讯互联系统 | |
| CN103885362A (zh) | 基于cpci-e总线的多dsp并行处理板 | |
| CN211908827U (zh) | 一种基于OpenVPX的通用高性能可扩展处理模块 | |
| CN204189085U (zh) | 一种新型服务器计算模块 | |
| CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
| CN103226537B (zh) | 一种实现手机硬件接口的可编程逻辑器件 | |
| CN206235979U (zh) | 一种应用在purley平台服务器中的整体板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180209 Address after: 214000 building 11 building, No. 999, Gao Lang Dong Road, Wuxi, Jiangsu Patentee after: Jiangsu Fu Hui Mdt InfoTech Ltd. Address before: 214000, high wave East Road, Binhu District, Jiangsu, Wuxi, China, A2 Patentee before: WUXI INSTITUTE OF FUDAN University |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 201, Building 111, No. 191 Neijiang Road, Yangpu District, Shanghai, 200090 Patentee after: Shanghai Fuhui Information Technology Co.,Ltd. Address before: 11th Floor, Qihang Building, No. 999 Gaolang East Road, Wuxi City, Jiangsu Province, 214000 Patentee before: Jiangsu Fu Hui Mdt InfoTech Ltd. |
|
| CP03 | Change of name, title or address | ||
| CX01 | Expiry of patent term |
Granted publication date: 20150617 |
|
| CX01 | Expiry of patent term |