CN204168006U - 一种基于lvds交换系统的电力自动化装置的硬件架构 - Google Patents

Abstract

本实用新型公开一种基于LVDS交换系统的电力自动化装置的硬件架构，包括CPU板和多个智能插件板，智能插件板与CPU板之间通过总线板耦接，CPU板用于电力监控的逻辑控制和对智能插件板数据进行处理；CPU板和至少部分智能插件板包括FPGA，各FPGA具有对不同智能插件板均通用的LVDS接口，所述智能插件板端与所述CPU板端基于总线板通过两端的LVDS接口进行数据交换；基于通用的LVDS接口，可根据用户需求配置不同的智能插件板。基于本实用新型的硬件架构，电力自动化装置使用时用户更换不同功能的智能插件板，通过人机交互界面将更换智能插件板事件通知到CPU，由于数据交换的LVDS接口是通用的，省了复杂的接口设计，增加了使用的灵活性和通用性，并且保证了系统实时性。

Description

一种基于LVDS交换系统的电力自动化装置的硬件架构

技术领域

本实用新型涉及电力自动化，尤其涉及一种基于LVDS交换系统的电力自动化装置的硬件架构。

背景技术

我国的智能变电站是基于IEC61850标准建设的数字化变电站，其要求电力自动化装置及其内部插件板具有较强的可互换性。各变电站不同的组网方式，以及各种经济技术因素导致的站内电气接线方式的差异，要求实现相同核心控制功能的电力自动化装置具备多种可以选择的电气和通信接口。例如：DI/DO(数据输入/数据输出)既可以通过传统的弱电电缆，也可以通过IEC61850-Goose通信报文，进行监视和控制；各种交/直流模拟量即可以通过电缆，也可以通过IEC61850-SMV通信报文来获取。

由于智能化变电站二次系统(二次系统：由继电保护、安全自动控制、系统通信、调度自动化、DCS自动控制系统等组成的系统，实现人与一次系统的联系监视、控制，使一次系统能安全经济地运行)的多样化，以及考虑到IEC61850标准仍在不断变化中，提出一种满足电力自动化装置要求且实施成本低廉的硬件设计架构，具有很高的价值。

目前智能变电站的自动化装置的典型硬件架构如图1所示，核心插件板(即CPU板)与其它功能插件板通过总线板100’耦接在一起，所述其它功能插件板包括传统插件板和智能插件板，在总线板100’上，具有多个插槽，所述CPU板、智能插件板和传统插件板一一插在插槽中，通过总线板实现数据交换，从而组成一套电力自动化装置：各种电力监控逻辑和核心数据处理流程由CPU板实现。所述传统插件板是指主要用于完成各种强弱电功能转化的功能板，其与CPU板的连接通过固定连线实现，所以相对位置一般是固定的，即不同功能的传统插件板只能插在相应的插槽内，更换插槽将导致该传统插件板的功能无法实现；所述智能插件板是根据电力自动化装置的智能化功能要求进行配置，其与所述CPU板的数据交换需要通过特定的通信接口，所以位置是可以变化的。但是现有的电力自动化装置内部插件板连接方式存在一些缺点：1)RS485或RS422总线连接，此种连接采用轮询机制，数据交换率低；任意板件接点故障会导致系统整体崩溃；2)canbus等现场总线连接，数据带宽100kbps～数Mbps，无法满足数字化变电站数据传输带宽要求；且由于共享总线带宽，90％以上的数据传输需要采用轮询方式；3)自定义的二次总线——通过硬件缓冲和寄存器逻辑芯片，将CPU总线扩展至总线板：抗扰度低；只适合DI、DO等数据量较低的应用工况；4)采用SPI连接：抗扰度低；采用轮询方式，且对各功能板件的响应速度有严格要求。

发明内容

本实用新型的主要目的在于提出一种基于LVDS交换系统的电力自动化装置的硬件架构，以解决现有的硬件架构存在的因智能插件板与CPU板之间通信的接口不通用导致的使用受限问题。

本实用新型的技术方案如下：

一种基于LVDS交换系统的电力自动化装置的硬件架构，包括CPU板和多个智能插件板，所述智能插件板与所述CPU板之间通过总线板耦接，所述CPU板用于电力监控的逻辑控制和对所述智能插件板的数据进行处理；所述CPU板和至少部分所述智能插件板均包括有FPGA，各FPGA具有对不同智能插件板均通用的LVDS接口，所述智能插件板端与所述CPU板端基于所述总线板，通过所述LVDS接口相互对接以形成数据交换通道。本方案提供的硬件架构，可根据用户需求配置不同的智能插件板，智能插件板与CPU板之间的进行数据交换的接口是通用的，而且完全由FPGA硬件实现。如此一来，CPU板对智能插件板进行访问时，智能插件板的功能模块的数据通过智能插件板上的LVDS接口，经总线板到达CPU板上的LVDS接口，再传输到CPU，此种访问是透明的，即直接访问，与访问传统的直连式功能板件无操作区别，无需考虑通信的实现过程，从而带来以下优点：在电力自动化装置使用过程中，用户更换不同功能的智能插件板时，通过人机交互界面将更换智能插件板事件通知到CPU，由于数据交换的LVDS接口是通用的，无需进行接口的重新定义，省了复杂的接口设计，增加了使用的灵活性和通用性，并且保证了系统实时性。

优选地，还包括多个传统插件板，通过所述总线板耦接至所述CPU板，用于完成强弱电转换和/或信号转换。

优选地，还包括电源板，耦接至所述总线板，以通过所述总线板给所述CPU板、所述智能插件板和所述传统插件板提供电源。

优选地，所述LVDS接口采用全双工通信，所述LVDS接口包括LVDS收发器，所述LVDS收发器同时具有接收端和发送端。

优选地，所述接收端的差分线之间并联有匹配电阻以避免信号反射。

优选地，所述匹配电阻为100欧姆。

综上，本实用新型提供的基于LVDS交换系统的电力自动化装置的硬件架构，通过在CPU板和智能插件板(即数据传输的两端)都设计FPGA，通过FPGA的LVDS接口设计实现CPU板和各智能插件板之间数据交换的通用接口，在硬件链路上，CPU板和智能插件板进行数据交互是经过CPU板上的CPU模块、FPGA芯片，再到智能插件板上的FPGA芯片、功能模块，即CPU板和智能插件板之间是通过FPGA的LVDS接口、并以总线板为通信桥梁进行数据交换，因此相比现有技术，至少具有以下有益效果：通过本方案实现了通用的LVDS接口之后，CPU端和智能插件板端均具有通用的LVDS接口，两端的LVDS接口通信对于CPU来说是透明的，则无需去关注LVDS通信的具体实现过程，即设计基于FPGA的通用LVDS接口并不影响数据交互过程，不增加数据处理环节，更重要的是，智能插件板在总线板上的位置可随意更换却不影响使用，智能插件板的更换无需进行接口的再定义，真正实现了“一口多用”。

另，采用基于LVDS交换接口的插件板连接方式，具有以下优点：

1)满足主控插件和功能插件的传输数据带宽：智能化变电站的间隔层和过程层组网采用100Mbps光纤以太网，其中以模拟量报文SMV的占用带宽最高，为了确保以太网的实时性，现场应用带宽均控制在20％以内。考虑到装置的可靠性和各功能模块的独立性，每块插件的以太网口数目在4～6个范围内，因此数据带宽在200Mbps范围内。而LVDS在19英寸标准机箱，只要PCB满足简单的差分等长布线要求，即可达到400Mbps以上的传输带宽。

2)差分信号传输抗干扰能力强：电力系统自动化装置的总线板不可避免地存在各种交直流模拟信号，LVDS差分信号相对SPI、PCI等基于直流电平信号的总线具有更强的抗干扰能力，使装置更易满足电力行业的电磁兼容抗扰度指标。

3)对总线板连接器没有特殊要求：电力自动化装置的总线板一般采用焊接式欧式连接器，对于以多种类中小批量生产为主的电力设备企业来说，可以有效控制设备投入和其它生产成本，且经实践证明对回路电流较大的模拟信号传输是有利的。对于当前已相对较成熟的RapidIO系统，其由于传输速率高达2.5Gbps，其在总线板设计、连接器选型和冷压工艺方面均有很高要求，而且对模拟量的传输影响也需要评估和验证，所以并不适合电力设备制造行业。

附图说明

图1是现有的电力自动化装置的典型硬件架构图；

图2是本实用新型具体实施例提供的一种基于LVDS交换系统的电力自动化装置的硬件架构图；

图3是图2的硬件架构中LVDS的硬件设计图；

图4是一种全双工的LVDS接口硬件电路图。

具体实施方式

下面对照附图并结合优选的实施方式对本实用新型作进一步说明。

本实用新型的具体实施例提供的一种基于LVDS交换系统的电力自动化装置的硬件架构，用于智能化变电站中进行电力系统的自动化控制。如图2所示，所述硬件架构包括CPU板200和多个智能插件板300、400、500等，还可包括传统插件板(图2中未示出)，所述智能插件板(如图2中的智能插件板300、400、500等)与所述CPU板200之间通过总线板100耦接，所述CPU板200用于电力监控的逻辑控制和对各所述智能插件板、各所述传统插件板的数据进行处理；所述CPU板200和至少部分所述智能插件板各自设有一个FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片，各FPGA具有对不同智能插件板均通用的LVDS(Low-Voltage Differential Signaling，低电压差分信号)接口，各所述智能插件板与CPU板200进行数据交互时，数据从智能插件板的功能模块经FPGA芯片由该FPGA芯片的LVDS接口经总线板100上的总线到达CPU板200，经CPU板200的FPGA芯片的LVDS接口传输到CPU，而从CPU到智能插件板之间传输数据则为前述传输的逆序。所述智能插件板端与所述CPU板端基于所述总线板，通过两端(即CPU板端和智能插件板端)的所述LVDS接口进行数据交换；基于通用的LVDS接口，可根据用户需求配置不同的智能插件板。

以图2为例：在CPU板200上设有一个FPGA芯片202，使得CPU板200的CPU模块201通过FPGA芯片202与其他功能插件板进行数据交互；在智能插件板300、400、500等上也分别设有一个FPGA芯片，以智能插件板300为例，智能插件板300的功能模块(例如，具有功能1的功能模块301)与CPU板200之间数据交互也要通过FPGA芯片302。在两端的FPGA芯片202、302上，均具有LVDS接口，LVDS接口的硬件设计如图3所示，由于每个LVDS接口的硬件设计基本相同，因此下面以FPGA芯片302为例进行说明：

如图3所示，FPGA芯片302具有LVDS收发器，为全双工通信，LVDS收发器包括接收接口3021和发送接口3022，且接收接口3021和发送接口3022例如均是与CPU板进行通信，则接收接口3021耦接至CPU板200的FPGA芯片202的发送端202a，而发送接口3022则耦接至FPGA芯片202的接收端202b。当CPU模块201访问智能插件板300时，智能插件板300的功能模块，例如功能模块301的数据通过FPGA芯片302的发送接口3022以低压差分信号txout+、txout-通过总线板100上的总线发送出去，在CPU板的FPGA芯片202的接收端202b接收到低压差分信号rxin+、rxin-，FPGA芯片202再将信号传递至CPU模块201，为了避免接收信号处的信号反射，在接收端202b处的两根差分信号线之间并联匹配电阻R，R的值可以设置为100欧姆，也可以是其他阻值，根据具体情况和传输线上的特性阻抗来确定该匹配电阻，只要是通过设置匹配电阻来达到避免接收端信号反射目的的设计都在本实用新型的保护范围内。而如果CPU板200向智能插件板300传输数据，则数据从CPU模块201经FPGA芯片202的发送端202a输出低压差分信号txout+、txout-，通过总线板200上的总线发送出去，在智能插件板300的FPGA芯片302的接收接口3021处接收到低压差分信号rxin+、rxin-，FPGA芯片302再将信号传递至功能模块301等，同样，在接收接口3021处的两个差分信号线之间也并联有匹配电阻R，相应地设置为100欧姆。

图3所示的LVDS接口的硬件电路可以如图4所示，图4中展示的是每个FPGA同时具有两组接收和两组发送，图中Tx_P相当于前述的txout+，Tx_N相当于前述的txout-，Rx_P相当于前述的rxin+，Rx_N相当于前述的rxin-。利用FPGA的LVDS接口传输，其传输速率能够达到640Mbit/s，全双工通信。当然，也可以是半双工通信；数据传输的形式可以是并行或串行。如图3所示，在传输线上设置有特性阻抗R1～R4(阻值50欧姆)，在实际硬件设备中即为PCB板上的铜线。因此，设置了前述的匹配电阻R，达到阻抗匹配作用。

基于前述提供的硬件架构，在电力自动化装置的使用过程中，用户可以根据实际使用需求灵活配置不同的智能插件板，例如：用户欲将现有的具备视频显示功能的智能插件板更换为网口扩展功能的智能插件板，只需将视频显示的智能插件板拔出，然后插入网口扩展的智能插件板，再在电力自动化装置的人机交互端，通知CPU相应的插槽处已更换为网口扩展的智能插件板，如此，网口扩展的智能插件板与CPU板之间即可进行数据交互。若需要增加新的智能插件板，可以对总线板上的总线进行扩展，增加新的插槽即可，只要在新的智能插件板上也设计有FPGA，同时设计如图3和图4所示的LVDS接口即可。

在前述提供的硬件架构中，可以通过将电源板与总线板耦接，再通过总线板按照各板件的电源需求，提供电源，电源板可以给CPU板、智能插件板和传统插件板提供相应的电源。例如：将电源板的电源出线连接到总线板，在总线板上，根据各个待供电的模块的电压需求，设置相应的电压转换模块，从而分别提供电源。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本实用新型的保护范围。

Claims (6)

1.一种基于LVDS交换系统的电力自动化装置的硬件架构，包括CPU板和多个智能插件板，其特征在于：所述智能插件板与所述CPU板之间通过总线板耦接，所述CPU板用于电力监控的逻辑控制和对所述智能插件板的数据进行处理；所述CPU板和至少部分所述智能插件板包括有FPGA，各FPGA具有对不同智能插件板均通用的LVDS接口，所述智能插件板与所述CPU板基于所述总线板，通过所述LVDS接口相互对接以形成数据交换通道。

2.如权利要求1所述的硬件架构，其特征在于：还包括多个传统插件板，通过所述总线板耦接至所述CPU板，用于完成强弱电转换和/或信号转换。

3.如权利要求2所述的硬件架构，其特征在于：还包括电源板，耦接至所述总线板，以通过所述总线板给所述CPU板、所述智能插件板和所述传统插件板提供电源。

4.如权利要求3所述的硬件架构，其特征在于：所述LVDS接口采用全双工通信，所述LVDS接口包括LVDS收发器，所述LVDS收发器同时具有接收端和发送端。

5.如权利要求4所述的硬件架构，其特征在于：所述接收端的差分线之间并联有匹配电阻以避免信号反射。

6.如权利要求5所述的硬件架构，其特征在于：所述匹配电阻为100欧姆。