[go: up one dir, main page]

CN1929715B - 配线电路基板 - Google Patents

配线电路基板 Download PDF

Info

Publication number
CN1929715B
CN1929715B CN2006101516821A CN200610151682A CN1929715B CN 1929715 B CN1929715 B CN 1929715B CN 2006101516821 A CN2006101516821 A CN 2006101516821A CN 200610151682 A CN200610151682 A CN 200610151682A CN 1929715 B CN1929715 B CN 1929715B
Authority
CN
China
Prior art keywords
layer
metal
metal oxide
sputtering
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101516821A
Other languages
English (en)
Other versions
CN1929715A (zh
Inventor
石井淳
船田靖人
大藪恭也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1929715A publication Critical patent/CN1929715A/zh
Application granted granted Critical
Publication of CN1929715B publication Critical patent/CN1929715B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

为了提供可以有效防止导体布图的劣化和导体布图之间的短路的配线电路基板，在金属支持基板上形成基底绝缘层，在基底绝缘层上形成导体布图，通过溅镀在导体布图的表面和基底绝缘层的表面形成氧化金属层，然后在氧化金属层上形成被覆导体布图的被覆绝缘层，得到带电路的悬挂基板。如果采用该带电路的悬挂基板，则因为被覆导体布图的氧化金属层通过溅镀形成，所以可以以均一的厚度形成氧化金属层。因此，氧化金属层可以充分起到对于导体布图的阻挡层的作用，可以有效防止导体布图的劣化和导体布图之间的短路。

Description

配线电路基板
技术领域
本发明涉及配线电路基板，具体涉及柔性配线电路基板和带电路的悬挂基板等配线电路基板。
背景技术
柔性配线电路基板和带电路的悬挂基板等配线电路基板中，具备例如由聚酰亚胺树脂等构成的基底绝缘层、形成于该基底绝缘层上的由铜箔等构成的导体层、和在基底绝缘层上被覆该导体层的由聚酰亚胺树脂等构成的被覆绝缘层。而且，这样的配线电路基板在各种电气机械和电子仪器的领域中被广泛应用。
对于这样的配线电路基板，提出了在铜导体层表面通过无电解镀镍形成镍薄膜，被覆铜导体层的表面进行保护(参看例如日本专利特开平10-12983号公报)。
日本专利特开平10-12983号公报所记载的镍薄膜通过被覆铜导体层的表面，起到防止形成铜导体层的铜(金属)向被覆绝缘层扩散的阻挡层的作用，防止铜导体层的劣化和铜导体层之间的短路。
但是，由于日本专利特开平10-12983号公报所记载的镍薄膜通过无电解镀镍形成，因此有时难以以均一的厚度形成。如果是这样，镍薄膜中厚度薄的部分作为阻挡层的作用不充分，结果会导致铜导体层的劣化和铜导体层之间的短路。
发明内容
本发明的目的在于提供可以有效防止导体布图的劣化和导体布图之间的短路的配线电路基板。
为了实现上述目的，本发明的配线电路基板具备：基底绝缘层，形成于前述基底绝缘层上的导体布图，通过溅镀形成的、被覆前述导体布图的氧化金属层，形成于前述基底绝缘层上、被覆被前述氧化金属层被覆的前述导体布图的被覆绝缘层。
此外，本发明的配线电路基板中前述氧化金属层的表面电阻值较好是在1012Ω/□以上。
如果采用本发明的配线电路基板，则因为氧化金属层通过溅镀形成，所以可以以均一的厚度形成氧化金属层。因此，氧化金属层可以充分起到对于导体布图的阻挡层的作用，有效防止导体布图的劣化和导体布图之间的短路。
附图说明
图1是作为本发明的配线电路基板的一种实施方式的带电路的悬挂基板的截面图。
图2是图1所示的带电路的悬挂基板的制造流程图，
(a)表示准备金属支持基板的步骤，
(b)表示在金属支持基板上形成基底绝缘层的步骤，
(c)表示在基底绝缘层表面的整面形成金属薄膜的步骤，
(d)表示在金属薄膜上形成抗镀层的步骤，
(e)表示在从抗镀层暴露出来的金属薄膜上形成导体布图的步骤。
图3是接图2的带电路的悬挂基板的制造流程图，
(f)表示除去抗镀层的步骤，
(g)表示除去从导体布图暴露出来的金属薄膜的步骤，
(h)表示通过溅镀形成氧化金属层的步骤，
(i)表示在形成于导体布图表面和基底绝缘层表面的氧化金属层上形成被覆绝缘层的步骤。
图4是溅镀装置的一种实施方式的结构简图。
图5是作为本发明的配线电路基板的其它实施方式的单面柔性配线电路基板的截面图。
具体实施方式
图1是作为本发明的配线电路基板的一种实施方式的带电路的悬挂基板的截面图。
图1中，该带电路的悬挂基板1为搭载于硬盘驱动器的带电路的悬挂基板，具备：金属支持基板2，形成于金属支持基板2上的基底绝缘层3，形成于基底绝缘层3上的导体布图4，被覆导体布图4的氧化金属层5，形成于基底绝缘层3上、被覆被氧化金属层5被覆的导体布图4的被覆绝缘层6。
金属支持基板2呈平板状，由金属箔或金属薄板形成。作为形成金属支持基板2的金属，可以使用例如不锈钢、42合金、铝、铜-铍、磷青铜等，较好是使用不锈钢。此外，其厚度为例如5～100μm。
基底绝缘层3在金属支持基板2上形成。作为形成基底绝缘层3的绝缘体，可以使用作为配线电路基板的绝缘体被经常使用的、例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂。其中，较好是使用聚酰亚胺树脂。此外，其厚度为例如5～50μm，较好是10～30μm。
导体布图4在基底绝缘层3上由相互间隔的多条配线形成。作为形成导体布图4的导体，可以使用作为配线电路基板的导体被经常使用的、例如铜、镍、金、焊锡或它们的合金等金属。其中，较好是使用铜。此外，其厚度为例如3～50μm，较好是5～20μm。
导体布图4通过加成法(additive method)形成的情况下，基底绝缘层3与导体布图4之间具有金属薄膜11。形成金属薄膜11的金属较好是使用铬或铜等。
氧化金属层5被覆导体布图4的表面(上表面和两侧面)形成。此外，形成的氧化金属层5也自导体布图4连续地被覆从导体布图4暴露出来的基底绝缘层3的表面。即，所形成的氧化金属层5存在于导体布图4与被覆绝缘层6之间和基底绝缘层3与被覆绝缘层6之间。
氧化金属层5可由例如氧化铬、氧化镍、氧化铜、氧化钛、氧化锆、氧化铟、氧化铝、氧化锌等金属氧化物形成。较好是由氧化铬形成。氧化铬可以形成即使在高温高湿下也变化少、具有稳定的表面电阻值的氧化金属层5。
氧化金属层5中的金属氧化程度根据后述的氧化金属层5的形成方法的不同而不同，可以在厚度方向均一地被氧化，也可以是最表面的氧化程度最高，从其最表面沿厚度方向向内氧化程度逐渐降低。
被覆绝缘层6形成于基底绝缘层3上，被覆被氧化金属层5被覆的导体布图4。作为形成被覆绝缘层6的绝缘体，可以使用与上述基底绝缘层3同样的绝缘体，较好是使用聚酰亚胺树脂。此外，其厚度为例如5～50μm，较好是10～30μm。
这样的带电路的悬挂基板1可以通过例如图2和图3所示的方法制造。
首先，如图2(a)所示，准备金属支持基板2。
接着，如图2(b)所示，在金属支持基板2上形成基底绝缘层3。
基底绝缘层3通过将含有上述合成树脂的树脂溶液涂布在金属支持基板2上并在干燥后使其固化来形成。
树脂溶液的涂布可以使用刮刀涂布法、旋涂法等公知的方法。
如果在树脂溶液中掺入公知的感光剂，将树脂溶液涂布在金属支持基板2上后，通过曝光和显影，也可以以布图形成基底绝缘层3。基底绝缘层3也可以通过将预先加工了的合成树脂的干膜根据需要用粘接剂层粘贴在金属支持基板2上来形成。
接着，在基底绝缘层3上形成导体布图4。
导体布图4的形成没有特别限定，可以在基底绝缘层3的表面通过例如减成法(subtractive mothed)、加成法等公知的布图形成法形成导体布图4。
减成法中，首先在基底绝缘层3表面的整面根据需要用粘接剂层层合导体层，接着在该导体层上形成对应于导体布图4的抗蚀层，将该抗蚀层作为抗蚀膜蚀刻导体层，然后除去抗蚀层。
此外，在加成法中，首先在基底绝缘层3的表面形成作为种膜(基底)的金属薄膜后，在该金属薄膜的表面以导体布图4的反转布图形成抗镀层。接着，在从抗镀层暴露出来的金属薄膜的表面通过电镀形成导体布图4。然后，除去抗镀层，除去对应于导体布图4的部分之外的金属薄膜。
这些布图形成法中，为了使导体布图4精细化，实现高密度配线，较好是使用加成法。
即，加成法中，首先，如图2(c)所示，在基底绝缘层3表面的整面形成作为种膜(基底)的金属薄膜11。金属薄膜11的形成可以使用真空蒸镀法，较好是溅射蒸镀法。
更具体来说，例如在基底绝缘层3表面的整面通过溅射蒸镀法依次形成铬薄膜和铜薄膜。金属薄膜11的形成中，例如以铬薄膜的厚度为100～
Figure G2006101516821D00041
铜薄膜的厚度为500～进行设定。
接着，如图2(d)所示，在金属薄膜11上形成抗镀层12。抗镀层12例如使用干膜抗蚀剂等，通过进行曝光和显影的公知方法，以与导体布图4反转的抗镀布图形成。
接着，如图2(e)所示，在从抗镀层12暴露出来的金属薄膜11上形成导体布图4。形成导体布图4时使用电镀，较好是电镀铜。
接着，如图3(f)所示，通过例如化学蚀刻(湿法蚀刻)等公知的蚀刻方法或剥离来除去抗镀层12。
接着，如图3(g)所示，将从导体布图4暴露出来的金属薄膜11(即形成过抗镀层12的部分的金属薄膜11)同样地通过化学蚀刻(湿法蚀刻)等公知的蚀刻方法除去。
接着，如图3(h)所示，在导体布图4的表面和基底绝缘层3的表面通过溅镀法形成氧化金属层5。
采用溅镀法的氧化金属层5的形成没有特别限定，例如可以使用在将金属作为靶材溅镀后根据需要通过加热氧化的方法、进行反应性溅镀的方法、以氧化金属作为靶材溅镀的方法等。
在将金属作为靶材溅镀后根据需要通过加热氧化的方法中，首先在导体布图4的表面和从导体布图4暴露出来的基底绝缘层3的表面以金属作为靶材进行溅镀。
溅镀可以使用例如图4所示的溅镀装置。即，在图4中，该溅镀装置中，真空室21内，靶材22和接地电极23相互间隔地相对配置。在靶材22上连接电源24的同时，等离子发射控制器25对靶材22可等离子发射地进行配置。对电源24没有特别限定，可以使用脉冲电源、直流电源(DC)、交流电源(RF)等。
此外，接地电极23接地的同时，在其表面设置基板26。(其中，基板26为图3(g)所示制造过程中的带电路的悬挂基板1，以导体布图4侧与靶材22相对的状态设置)
靶材22可以使用例如铬、镍、铜、钛、铝、钽、铅、锌、锆、镓、铟和它们的合金等。较好是使用铬。
接着，在真空室21内作为导入气体导入氩气等惰性气体，从电源24供电，用等离子发射控制器25保持等离子的发射强度一定的同时，以规定时间溅镀靶材22。由此，在导体布图4的表面和基底绝缘层3的表面连续地形成溅镀被膜。
这样的将金属作为靶材溅镀的溅镀条件的一个例子如下所示。
(溅镀条件1)
极限真空度：1.33×10-5～1.33×10-2Pa
导入气体流量(氩气)：1.2×10-3～4×10-3m3/h
工作压力(导入气体导入后的真空度)：1.33×10-2～1.33Pa
接地电极温度：10～100℃
功率：100～2000W
溅镀时间：1秒～15分钟
(溅镀条件2)
极限真空度：1.33×10-5～1.33×10-2Pa
导入气体流量(氩气)：1.2×10-3～4×10-3m3/h
工作压力(导入气体导入后的真空度)：1.33×10-2～1.33Pa
接地电极温度：10～100℃
功率：10～130W
溅镀时间：1秒～15分钟
更具体来说，这样的溅镀可以适当选择直流溅镀法、高频溅镀法、磁控溅镀法或它们的复合方法等公知的溅镀法。
接着，对将溅镀被膜根据需要通过加热的氧化没有特别限定，例如使用加热炉等在大气中进行加热。加热温度在溅镀条件1的情况下例如为280～310℃、较好是约300℃，在溅镀条件2的情况下例如为110～140℃、较好是约125℃。加热时间在溅镀条件1和溅镀条件2的情况下都例如为1分钟～12小时。由此，如图3(h)所示，在导体布图4的表面和基底绝缘层3的表面连续地形成氧化金属层5。
此外，溅镀被膜暴露在大气中自然氧化的情况下，不用另外加热，在这样的情况下，为了形成稳定的氧化金属层，也可以进行加热。
该氧化金属层5中，最表面的氧化程度最高，从其最表面沿厚度方向向内氧化程度逐渐降低。
这样形成的氧化金属层5的厚度例如在溅镀条件1和溅镀条件2的情况下都为5～100nm。
在进行反应性溅镀的方法中，除了在上述图4所示的溅镀装置中向真空室21内导入含有氧气的导入气体之外，可以使用与上述溅镀法相同的方法。
更具体来说，作为靶材22，使用与用于形成上述溅镀被膜的金属同样的金属，作为基板26，导体布图4侧与靶材22相对地，配置图3(g)所示制造过程中的带电路的悬挂基板1。
接着，在真空室21内作为导入气体导入必须含有氧气、且以任意比例混有氩气或氮气的反应性气体(例如Ar/O2混合气体)，从电源24供电，用等离子发射控制器25保持等离子的发射强度一定的同时，以规定时间溅镀靶材22。
由此，如图3(h)所示，在导体布图4的表面和基底绝缘层3的表面连续地形成氧化金属层5。该氧化金属层5中，在厚度方向均一地被氧化。
这样的反应性溅镀的溅镀条件的一个例子如下所示。
极限真空度：1.33×10-5～1.33×10-2Pa
导入气体流量(氩气)Ar：1.2×10-3～4×10-3m3/h
导入气体流量(氧气)O2：6×10-5～30×10-5m3/h
工作压力(导入气体导入后的真空度)：1.33×10-2～1.33Pa
接地电极温度：10～100℃
功率：10～2000W
溅镀时间：1秒～15分钟
这样形成的氧化金属层5的厚度为例如5～200nm。
在以氧化金属作为靶材进行溅镀的方法中，除了在上述图4所示的溅镀装置中以氧化金属作为靶材22、且作为电源24使用交流电源之外，可以使用与上述溅镀法相同的方法。作为靶材22的氧化金属可以使用例如氧化铬、氧化锆、氧化硅、氧化锡、氧化钛、氧化镁、氧化铝等金属氧化物。较好是使用氧化铬。
更具体来说，作为靶材22，使用上述的氧化金属，作为基板26，导体布图4侧与靶材22相对地，配置图3(g)所示制造过程中的带电路的悬挂基板1。
接着，在真空室21内作为导入气体导入氩气等惰性气体，从电源24供电，用离子发射控制器25保持等离子的发射强度一定的同时，以规定时间溅镀靶材22。由此，如图3(h)所示，在导体布图4的表面和基底绝缘层3的表面连续地形成氧化金属层5。该氧化金属层5中，在厚度方向均一地被氧化。
这样的以氧化金属作为靶材进行溅镀的溅镀条件的一个例子如下所示。
极限真空度：1.33×10-5～1.33×10-2Pa
导入气体流量(氩气)：1.2×10-3～4×10-3m3/h
工作压力(导入气体导入后的真空度)：1.33×10-2～1.33Pa
接地电极温度：10～100℃
功率：10～2000W
溅镀时间：1秒～15分钟
这样形成的氧化金属层5的厚度为例如5～300nm。
此外，上述氧化金属层5的表面电阻值较好是在1012Ω/□以上，更好是在1×1013Ω/□以上，通常在1×1015Ω/□以下。
接着，如图3(i)所示，在基底绝缘层3上行被覆绝缘层6，使其被覆由氧化金属层5被覆的导体布图4，得到带电路的悬挂基板1。
通过将含有上述的合成树脂的树脂溶液以与上述同样的方法涂布在基底绝缘层3上(具体来说，形成于基底绝缘层3表面的氧化金属层5上)，使其被覆由氧化金属层5被覆的导体布图4，加热固化来形成被覆绝缘层6。如果在树脂溶液中掺入公知的感光剂，将树脂溶液涂布在基底绝缘层3上，使其被覆由氧化金属层5被覆的导体布图4后，通过曝光和显影，也可以以布图形成被覆绝缘层6。
而且，如果采用该带电路的悬挂基板1，则因为氧化金属层5通过溅镀形成，所以可以以均一的厚度形成氧化金属层5。因此，氧化金属层5可以充分起到对于导体布图4的阻挡层的作用，防止形成导体布图4的金属向被覆绝缘层6扩散。其结果，可以有效防止导体布图4的劣化和导体布图4之间的短路。
以上的说明中，例举带电路的悬挂基板1对本发明的配线电路基板进行了说明，但本发明的配线电路基板包括单面柔性配线电路基板、双面柔性配线电路基板以及多层柔性配线电路基板等。
例如，如图5所示，单面柔性配线电路基板31具备：基底绝缘层3，形成于基底绝缘层3上的导体布图4，在导体布图4表面和基底绝缘层3表面通过溅镀形成的氧化金属层5，形成于基底绝缘层3上、被覆被氧化金属层5被覆的导体布图4的被覆绝缘层6。
此外，上述的说明中，在导体布图4表面和基底绝缘层3表面形成氧化金属层5，也可以只在导体布图4的表面形成氧化金属层5。
实施例
以下，例举实施例，对本发明进行更具体的说明，但本发明并不局限于任何实施例。
实施例1
准备厚25μm的由不锈钢箔构成的金属支持基板(参看图2(a))，在金属支持基板上涂布感光性聚酰亚胺树脂前体的树脂溶液，干燥后加热固化，通过曝光和显影，在金属支持基板上形成厚10μm的由聚酰亚胺树脂构成的基底绝缘层(参看图2(b))。
接着，在该基底绝缘层表面的整面通过溅射蒸镀法依次形成铬薄膜和铜薄膜，从而形成厚
Figure G2006101516821D00081
的金属薄膜(参看图2(c))。
接着，在金属薄膜上使用干膜抗蚀剂通过曝光和显影形成与导体布图反转的抗镀布图(参看图2(d))。
接着，通过电镀铜，在从抗镀层暴露出来的金属薄膜11上形成厚10μm的导体布图(参看图2(e))。
接着，通过化学蚀刻除去抗镀层(参看图3(f))，然后将从导体布图暴露出来的金属薄膜同样通过化学蚀刻除去(参看图3(g))。
接着，通过将金属作为靶材溅镀后经加热氧化，在导体布图的表面和基底绝缘层的表面形成氧化金属层。
溅镀采用与上述同样的方法，以下述的条件进行。
靶材：铬
极限真空度：1.33×10-4Pa
导入气体流量(氩气)：2×10-3m3/h
工作压力：0.13Pa
接地电极温度：60℃
功率：DC150W
溅镀时间：5秒
接着，通过于300℃在大气中加热12小时，氧化由铬薄膜构成的溅镀被膜的表面，形成由氧化铬层构成的氧化金属层(参看图3(h))。该氧化金属层的厚度为8nm。
氧化金属层的形成通过ESCA进行了确认。此外，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)在温度25℃、湿度15％的条件下测定了该氧化金属层的表面电阻值，结果为2.1×1012Ω/□。
接着，在基底绝缘层的表面和导体布图的表面涂布感光性聚酰亚胺树脂前体的树脂溶液，干燥后加热固化，通过曝光和显影，形成厚5μm的由聚酰亚胺树脂构成的被覆绝缘层，得到带电路的悬挂基板(参看图3(i))。
实施例2
除了在实施例1中的氧化金属层的形成中，以下述的溅镀条件和溅镀后的加热氧化条件进行之外，与实施例1同样地进行操作，得到带电路的悬挂基板。
靶材：铬
极限真空度：1.33×10-4Pa
导入气体流量(氩气)：2×10-3m3/h
工作压力：0.13Pa
接地电极温度：60℃
功率：DC120W
溅镀时间：5秒
溅镀后的加热温度：125℃
溅镀后的加热时间：12小时
得到的氧化金属层的厚度为6nm。
氧化金属层形成后，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)在温度25℃、湿度15％的条件下测定了该氧化金属层的表面电阻值，结果为8.8×1012Ω/□。
实施例3
除了在实施例1中的氧化金属层的形成中，以下述的条件进行溅镀、且没有进行加热氧化之外，与实施例1同样地进行操作，得到带电路的悬挂基板。
靶材：铬
极限真空度：1.33×10-4Pa
导入气体流量(氩气)：2×10-3m3/h
导入气体流量(氧气)：1×10-4m3/h
工作压力：0.13Pa
接地电极温度：60℃
功率：DC300W
溅镀时间：15秒
得到的氧化金属层的厚度为20nm。
氧化金属层形成后，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)在温度25℃、湿度15％的条件下测定了该氧化金属层的表面电阻值，结果为1.0×1013Ω/□。
实施例4
除了在实施例1中的氧化金属层的形成中，以下述的条件进行溅镀、且没有进行加热氧化之外，与实施例1同样地进行操作，得到带电路的悬挂基板。
靶材：氧化铬
极限真空度：1.33×10-4Pa
导入气体流量(氩气)：2×10-3m3/h
工作压力：0.13Pa
接地电极温度：60℃
功率：RF400W
溅镀时间：40秒
得到的氧化金属层的厚度为300nm。
氧化金属层形成后，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)在温度25℃、湿度15％的条件下测定了该氧化金属层的表面电阻值，结果为1.1×1013Ω/□。
上述说明供作本发明示例的实施方式，这仅仅是单纯的示例，不应作为限定性的解释。本技术领域的从业者显而易见的本发明的变形例也包含在后述的权利要求的范围内。

Claims (2)

1.配线电路基板，其特征在于，具备：
基底绝缘层，
形成于前述基底绝缘层上的具有铬薄膜的种膜，
形成在前述种膜上的导体布图，
通过溅镀形成的、被覆前述导体布图的具有氧化铬层的氧化金属层，
形成于前述基底绝缘层上、被覆被前述氧化金属层被覆的前述导体布图的被覆绝缘层。
2.如权利要求1所述的配线电路基板，前述氧化金属层的表面电阻值在1012Ω/□以上。
CN2006101516821A 2005-09-05 2006-09-04 配线电路基板 Expired - Fee Related CN1929715B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-257071 2005-09-05
JP2005257071 2005-09-05
JP2005257071A JP4652179B2 (ja) 2005-09-05 2005-09-05 配線回路基板

Publications (2)

Publication Number Publication Date
CN1929715A CN1929715A (zh) 2007-03-14
CN1929715B true CN1929715B (zh) 2010-05-19

Family

ID=37433638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101516821A Expired - Fee Related CN1929715B (zh) 2005-09-05 2006-09-04 配线电路基板

Country Status (4)

Country Link
US (1) US7586046B2 (zh)
EP (1) EP1761120A1 (zh)
JP (1) JP4652179B2 (zh)
CN (1) CN1929715B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320083B1 (en) 2007-12-06 2012-11-27 Magnecomp Corporation Electrical interconnect with improved corrosion resistance for a disk drive head suspension
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
JP5175779B2 (ja) * 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103249263A (zh) * 2012-02-07 2013-08-14 景硕科技股份有限公司 线路积层板的线路结构的制作方法
JP6867905B2 (ja) * 2017-07-18 2021-05-12 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2025159166A1 (ja) * 2024-01-26 2025-07-31 Jsr株式会社 配線基板、配線基板の製造方法及びバリア膜形成用組成物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
CN1610486A (zh) * 2003-05-07 2005-04-27 日东电工株式会社 制造布线电路板的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145276A (en) * 1974-10-17 1976-04-17 Taiyo Yuden Kk Denkikairobuhinno seizohoho
DE3407784A1 (de) 1984-03-02 1985-09-12 Brown, Boveri & Cie Ag, 6800 Mannheim Duennschichthybridschaltung
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US5059242A (en) * 1990-04-27 1991-10-22 Firmstone Michael G Seed layer compositions containing organogold and organosilver compounds
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05259591A (ja) * 1992-03-10 1993-10-08 Mitsui Toatsu Chem Inc フレキシブル基板
CN1106788C (zh) * 1996-02-13 2003-04-23 日东电工株式会社 电路基片
JPH1012983A (ja) * 1996-02-13 1998-01-16 Nitto Denko Corp 回路基板、回路付きサスペンション基板及びそれらの製造方法
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
US6900967B1 (en) 2000-02-24 2005-05-31 Magnecomp Corporation Trace flexure suspension with differential insulator and trace structures for locally tailoring impedance
US6316734B1 (en) 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
US6459043B1 (en) * 2001-03-29 2002-10-01 3M Innovative Properties Company Flexible circuit with electrostatic damage limiting feature and method of manufacture
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
WO2005114658A2 (en) * 2004-05-14 2005-12-01 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
CN1610486A (zh) * 2003-05-07 2005-04-27 日东电工株式会社 制造布线电路板的方法

Also Published As

Publication number Publication date
JP2007073643A (ja) 2007-03-22
US20070051534A1 (en) 2007-03-08
JP4652179B2 (ja) 2011-03-16
US7586046B2 (en) 2009-09-08
CN1929715A (zh) 2007-03-14
EP1761120A1 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
CN101031183B (zh) 带电路的悬挂基板
JP3964822B2 (ja) 回路付サスペンション基板の製造方法
JP3631992B2 (ja) 配線回路基板
US8522427B2 (en) Method of manufacturing a printed circuit board
US7982136B2 (en) Wired circuit board and producing method thereof
JP3828918B1 (ja) 配線回路基板およびその製造方法
CN1929715B (zh) 配线电路基板
KR20240023561A (ko) 플렉시블 기판
JP3962039B2 (ja) 配線回路形成用基板、配線回路基板および金属薄層の形成方法
TWI510673B (zh) 2-layer flexible substrate and manufacturing method thereof
JP4347776B2 (ja) 配線回路基板
CN101060756B (zh) 布线电路基板
JP2006049893A (ja) フレキシブル回路基板用積層構造体の製造方法
JP3556178B2 (ja) フレキシブル銅張板及びその製造方法
JP2004319781A (ja) フレキシブルプリント基板およびその製造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
JP2006306009A (ja) ２層フィルム、２層フィルムの製造方法およびプリント基板の製造方法
JPH05299820A (ja) フレキシブルプリント配線板
JP4629067B2 (ja) 配線回路基板の製造方法
JP2006134421A (ja) 配線回路基板
JP4845514B2 (ja) 配線回路基板およびその製造方法
JPH05283848A (ja) フレキシブルプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20210904