[go: up one dir, main page]

CN1912965B - 移位寄存器以及具有该移位寄存器的显示装置 - Google Patents

移位寄存器以及具有该移位寄存器的显示装置 Download PDF

Info

Publication number
CN1912965B
CN1912965B CN200610104244XA CN200610104244A CN1912965B CN 1912965 B CN1912965 B CN 1912965B CN 200610104244X A CN200610104244X A CN 200610104244XA CN 200610104244 A CN200610104244 A CN 200610104244A CN 1912965 B CN1912965 B CN 1912965B
Authority
CN
China
Prior art keywords
transistor
electrode
stage
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610104244XA
Other languages
English (en)
Other versions
CN1912965A (zh
Inventor
金泛俊
金有珍
安炳宰
李奉俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1912965A publication Critical patent/CN1912965A/zh
Application granted granted Critical
Publication of CN1912965B publication Critical patent/CN1912965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种移位寄存器，包括用于顺次输出多个输出信号的多个级。每个级都包括驱动部和放电部。驱动部基于前一级的输出信号和开始信号中的一个以及时钟信号来输出当前级的输出信号。放电部将当前级的输出信号放电。放电部包括放电晶体管和辅助晶体管。放电晶体管具有用于接收下一级的输出信号的栅电极。辅助晶体管具有用于接收下一级的该输出信号的栅电极。辅助晶体管串联地电连接至放电晶体管。因此，减少了发生故障的机会，并且改善了显示装置的图像显示质量。

Description

移位寄存器以及具有该移位寄存器的显示装置
技术领域
本公开涉及一种移位寄存器以及具有该移位寄存器的显示装置。更特别地，本发明涉及一种能够减少故障的移位寄存器和一种使用该移位寄存器来改善图像显示质量的显示装置。
背景技术
一般地，显示装置包括显示面板、栅极驱动电路、以及数据驱动电路。显示面板包括阵列基板和相对基板。阵列基板包括多条栅极线、多条数据线、以及多个开关元件。相对基板面向阵列基板。栅极驱动电路包括多个薄膜晶体管，并且向栅极线施加选通信号。数据驱动电路向数据线施加数据信号。
栅极驱动电路和开关元件通过光刻处理形成。不良蚀刻、粒子等可以导致其中一个薄膜晶体管的源电极和漏电极之间的短路，使得栅极驱动电路、数据驱动电路、开关元件等的薄膜晶体管可能发生故障。此外，当向其中一个薄膜晶体管施加高电压时，薄膜晶体管经常会发生故障。
当栅极驱动电路、数据驱动电路、开关元件等的薄膜晶体管发生故障时，显示装置的整体图像显示质量变坏。
发明内容
本发明的示例性实施例提供了一种能够减小故障发生机会的移位寄存器和一种具有上述移位寄存器以改善图像显示质量的显示装置。
根据本发明实施例的移位寄存器包括用于顺次输出多个输出信号的多个级(stage)。每个级都包括驱动部和放电部。驱动部基于前一级的输出信号和开始信号中的一个以及时钟信号来输出当前级的输出信号。放电部将当前级的输出信号放电。放电部包括放电晶体管和辅助晶体管。放电晶体管具有用于接收下一级的输出信号的栅电极。辅助晶体管具有用于接收下一级的该输出信号的栅电极。辅助晶体管串联地电连接至放电晶体管。
根据本发明实施例的移位寄存器包括用于顺次输出多个输出信号的多个级。每个级都包括驱动部和放电部。驱动部基于前一级的输出信号和开始信号中的一个以及第一时钟信号和第二时钟信号中的一个来输出当前级的输出信号，其中，第二时钟信号具有与第一时钟信号大致相反的相位。放电部将当前级的输出信号放电。放电部包括放电晶体管和辅助晶体管。放电晶体管具有用于接收下一级的输出信号的栅电极。辅助晶体管具有用于接收下一级的该输出信号的栅电极。辅助晶体管串联地电连接至放电晶体管。
根据本发明实施例的移位寄存器包括用于顺次输出多个输出信号的多个级。每个级都包括驱动部和放电部。驱动部包括开关晶体管和串联电连接至开关晶体管的辅助晶体管，以基于前一级的输出信号和开始信号中的一个以及第一时钟信号和第二时钟信号中的一个来输出当前级的信号，其中，第二时钟信号具有与第一时钟信号大致相反的相位。放电部基于下一级的输出信号来将当前级的输出信号放电。
根据本发明实施例的显示装置包括显示面板、栅极驱动电路、以及数据驱动电路。显示面板包括多条栅极线、多条数据线、以及电连接至栅极线和数据线的多个像素。栅极驱动电路包括直接形成在显示面板上以将多个输出信号顺序地输出至栅极线的多个级。每个级都包括驱动部和放电部。驱动部基于前一级的输出信号和开始信号中的一个以及时钟信号来输出当前级的输出信号。放电部将当前级的输出信号放电。放电部包括放电晶体管和辅助晶体管。放电晶体管具有用于接收下一级的输出信号的栅电极。辅助晶体管具有用于接收下一级的该输出信号的栅电极。辅助晶体管串联电连接至放电晶体管。数据驱动电路对数据线施加多个数据信号。
晶体管的第一电极和第二电极分别为源电极和漏电极。可选地，晶体管的第一电极和第二电极可以为漏电极和源电极。
根据本发明的示例性实施例，每个级都包括辅助晶体管，使得即使在电连接至辅助晶体管的开关晶体管发生故障的情况下，级也能够正常工作。因此，减少了栅极驱动电路的故障，从而改善了图像显示质量。此外，施加到开关晶体管的电功率在开关晶体管和辅助晶体管之间被分开，以延长开关晶体管的寿命并稳定级的操作。
附图说明
从参照附图所进行的以下描述中可以更详细地了解本发明的示例性实施例，其中：
图1是示出根据本发明实施例的级的电路图；
图2是示出图1所示的辅助晶体管和第四晶体管的平面图；
图3是沿着图2中的I-I’线截取的截面图；
图4是示出在图3所示的第四晶体管上的粒子的截面图；
图5是示出具有图1所示的级的移位寄存器的平面图；
图6是示出图5所示的移位寄存器的信号的时序图；
图7是示出具有图5所示的移位寄存器的显示装置的平面图；
图8是示出根据本发明实施例的级的电路图；
图9是示出具有图8所示的级的移位寄存器的平面图；
图10是示出图9所示的移位寄存器的信号的时序图；
图11是示出具有图9所示的移位寄存器的显示装置的平面图；以及
图12是示出根据本发明实施例的级的电路图。
具体实施方式
下面将参照附图更加全面的描述本发明，其中，附图中示出了本发明的实施例。然而，本发明可以以多种不同的方式来实现，而不局限于在此描述的实施例。相反地，对本领域的技术人员来说，提供这些实施例，使得本发明充分公开并且完全覆盖本发明的范围。在附图中，为了清楚起见，可以放大层和区的大小和相对大小。
应当理解，当提到元件或层“位于”另一元件或层上、“连接至”或“耦合至”另一元件或层时，其可直接位于其它元件或层上、直接连接或耦合至其它元件或层，或者也可以存在插入元件或层。相反，当提到元件“直接位于”其它元件或层上、“直接连接至”或“直接耦合至”其它元件或层时，不存在插入元件或层。相同的标号始终表示相同的元件。如文中所使用的，术语“和/或”包括一个或多个相关的所列术语的任意和所有结合。
应当理解，尽管在此可能使用术语第一、第二、第三等来描述不同的元件、部件、区域、层、和/或部，但是这些元件、部件、区域、层、和/或部并不局限于这些术语。这些术语仅用于将一个元件、部件、区域、层、或部与另一个区域、层、或部相区分。因此，在不背离本发明宗旨的情况下，下文所述的第一元件、部件、区域、层、或部可以称为第二元件、部件、区域、层、或部。
为了便于说明，在此可能使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等空间关系术语，以描述如图中所示的一个元件或零件与另一元件或零件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括所使用或操作的装置的不同方位。例如，如果翻转图中的装置，则被描述为在其他元件或零件“下面”或“之下”的元件将被定位为在其他元件或零件的“上面”。因此，示例性术语“在...下面”可以包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在此所描述的空间关系可相应地进行解释。
在此使用的术语仅用于描述特定实施例而不是限制本发明。正如在此使用的，单数形式的“一个”、“这个”也包括复数形式，除非文中另有其它明确指示。应当进一步理解，当在本申请文件中使用术语“包括”和/或“包含”时，是指存在所声称的特征、整数、步骤、操作、元件、和/或部件，但是并不排除还存在或附加一个或多个其它的特征、整数、步骤、操作、元件、部件、和/或其组合。
在此，参考作为本发明的理想实施例(和中间结构)的示意图的横截面示意图来描述本发明的实施例。同样，可以预料诸如制造技术和/或公差导致的示意图的形状的变化。因此，本发明的实施例不应该被理解为局限于在此示出的特定形状，而是包括形状的偏差。例如，被描述为矩形的注入区在其边缘通常具有圆形或曲线形特征和/或注入浓度梯度，而不是从注入区向未注入区出现二元变化。同样，通过注入形成的掩埋区可能在掩埋区与发生注入的表面之间的区域中产生一定量的注入。因此，附图中所述的区域实质上是示意性的，并且它们的形状并非为了描述装置区域的实际形状，更不是为了限定本发明的范围。
除非特别限定，在此所使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员通常所理解的意思相同的解释。还应进一步理解，诸如在通用字典中所定义的术语应该被解释为与其在相关技术上下文中的意思相一致，并且除非在此进行特别限定，不应理想化的或过于正式的对其进行解释。
下面，将参照附图将详细描述本发明。
图1是示出根据本发明一个实施例的级的电路图。
参照图1，级包括缓冲部10、充电部20、驱动部30、以及放电部40。级基于前一级的输出信号或扫描开始信号对液晶显示(LCD)装置的栅极线施加选通信号(或扫描信号)。在图1中，晶体管的第一电极和第二电极分别为晶体管的源电极和漏电极。可选地，晶体管的第一电极和第二电极可以分别为晶体管的漏电极和源电极。
缓冲部10包括第一晶体管Q1。第一晶体管Q1的栅电极电连接至第一晶体管Q1的第一电极并电连接至第一输入端子IN1。当级是移位寄存器的第一级时，对第一输入端子IN1施加扫描开始信号。当级不是移位寄存器的第一级时，对第一输入端子IN1施加前一级的输出信号。第一晶体管Q1的第二电极电连接至第一节点N1。
充电部20包括电容器C。电容器C的第一存储电极电连接至第一节点N1、第一晶体管Q1的第二电极、和放电部40。电容器C的第二存储电极电连接至驱动部30。
驱动部30包括第二晶体管Q2和第三晶体管Q3。
第二晶体管Q2的第一电极电连接至时钟端子CK。对每个奇数级的时钟端子CK施加第一时钟信号，并且对每个偶数级的时钟端子CK施加第二时钟信号。第二晶体管Q2的栅电极在第一节点N1电连接至电容器C的第一存储电极、第一晶体管Q1的第二电极、和放电部40。第二晶体管Q2的第二电极电连接至电容器C的第二存储电极和当前级的输出端子OUT。
第三晶体管Q3的栅电极电连接至第二输入端子IN2。对第二输入端子IN2施加下一级的输出信号。第三晶体管Q3的第一电极电连接至电容器C的第二存储电极、第二晶体管Q2的第二电极、和当前级的输出端子OUT。第三晶体管Q3的第二电极电连接至截止电压端子VOFF。
放电部40包括第四晶体管Q4和辅助晶体管Q4a。第四晶体管Q4的栅电极电连接至第二输入端子IN2。第四晶体管Q4的第一电极电连接至辅助晶体管Q4a。第四晶体管Q4的第二电极电连接至截止电压端子VOFF和第三晶体管Q3的第二电极。
辅助晶体管Q4a的栅电极电连接至第二输入端子IN2和第四晶体管Q4的栅电极。第四晶体管Q4的第一电极在第一节点N1电连接至第一晶体管Q1的第二电极、电容器C的第一存储电极、和第二晶体管Q2的栅电极。辅助晶体管Q4a的第二电极电连接至第四晶体管Q4的第一电极。也就是说，辅助晶体管Q4a串联地电连接至第四晶体管Q4。
图2是示出图1所示的第四晶体管和辅助晶体管的平面图。图3是沿着图2中的I-I’线截取的截面图。
参照图2和图3，第四晶体管Q4和辅助晶体管Q4a形成在绝缘基板1上。第四晶体管Q4包括栅电极9b、第一电极9c、第二电极9a、通道层8、以及N+非晶硅层7a(作为欧姆接触层)。辅助晶体管Q4a包括栅电极11b、第一电极11c、第二电极11a、通道层10、以及N+非晶硅层7b(作为欧姆接触层)。
第四晶体管Q4的栅电极9b和辅助晶体管Q4a的栅电极11b形成在绝缘基板1上。第一绝缘层3形成在具有第四晶体管Q4的栅电极9b和辅助晶体管Q4a的栅电极11b的绝缘基板1上，使得第四晶体管Q4的栅电极9b和辅助晶体管Q4a的栅电极11b与第四晶体管Q4的第一电极9c、第四晶体管Q4的第二电极9a、第四晶体管Q4的通道层8、第四晶体管Q4的N+非晶硅层7a、辅助晶体管Q4a的第一电极11c、辅助晶体管Q4a的第二电极11a、辅助晶体管Q4a的通道层10、以及辅助晶体管Q4a的N+非晶硅层7b电绝缘。
第四晶体管Q4的通道层8和辅助晶体管Q4a的通道层10形成在对应于第四晶体管Q4的栅电极9b和辅助晶体管Q4a的栅电极11b的第一绝缘层3上。在图1至图3中，第四晶体管Q4的通道层8和辅助晶体管Q4a的通道层10中的每个都包括非晶硅。可选地，第四晶体管Q4的通道层8和辅助晶体管Q4a的通道层10中的每个可以包括多晶硅。
第四晶体管Q4的N+非晶硅层7a形成在第四晶体管Q4的通道层8上，并且包括彼此隔开的两个N+非晶硅图样。辅助晶体管Q4a的N+非晶硅层7b形成在辅助晶体管Q4a的通道层10上，并且包括彼此隔开的两个N+非晶硅图样。第四晶体管Q4的第一电极9c和第二电极9a形成在具有第四晶体管Q4的N+非晶硅层7a的第一绝缘层3上。第一电极9c和第二电极9a彼此隔开。辅助晶体管Q4a的第一电极11c和第二电极11a形成在具有辅助晶体管Q4a的N+非晶硅层7b的第一绝缘层3上。第一电极11c和第二电极11a彼此隔开。
第二绝缘层5形成在具有第四晶体管Q4的第一电极9c和第二电极9a、辅助晶体管Q4a的第一电极11c和第二电极11a、以及通道层8和10的第一绝缘层3上。
在图1至图3中，暴露在第四晶体管Q4的第一电极9c和第二电极9a之间的通道层8大致是I形。此外，暴露在辅助晶体管Q4a的第一电极11c和第二电极11a之间的通道层10大致是I形。第四晶体管Q4和辅助晶体管Q4a可以靠近级的角。
图4是示出图3所示的第四晶体管上的多余粒子的截面图。在图4中，粒子包括导电材料。
参照图4，通过导电粒子21使第四晶体管Q4的第一电极9c和第四晶体管Q4的第二电极9a短路。当第四晶体管Q4的第一电极9c与第四晶体管Q4的第二电极9a短路时，第四晶体管Q4可能会发生故障，尽管没有对第四晶体管Q4的栅电极9b和辅助晶体管Q4a的栅电极11b施加电信号，也会使第四晶体管Q4的第一电极9c与第四晶体管Q4的第二电极9a电连接。然而，当没有对辅助晶体管Q4a的栅电极11b施加电信号时，电流将不会流过辅助晶体管Q4a的第一电极11c和第二电极11a。
因此，尽管第四晶体管Q4短路，放电部40也能正常地执行放电功能。
再次参照图1，在操作中，当通过第一输入端子IN1对第一晶体管Q1施加前一级的输出信号或扫描开始信号时，前一级的输出信号或扫描开始信号通过第一晶体管Q1在电容器C中充电。当前一级的输出信号或扫描开始信号在电容器C中充电时，第二晶体管Q2被开启。当第二晶体管Q2被开启时，通过第二晶体管Q2的通道8(在图2中示出)将对第二晶体管Q2的第一电极施加的时钟信号施加到当前级的输出端子OUT。因此，当前级的输出信号通过输出端子OUT被输出。
当通过第二输入端子IN2将下一级的输出信号施加到第三晶体管Q3的栅电极、第四晶体管Q4的栅电极、以及辅助晶体管Q4a的栅电极时，第四晶体管Q4和辅助晶体管Q4a被开启，使得储存在电容器C中的电荷通过第三晶体管Q3的通道层和截止电压端子VOFF放电。
根据图1至图3中示出的级，级包括辅助晶体管Q4a，使得即使第四晶体管Q4发生故障，放电部40也能正常工作。此外，施加到放电部40的电功率在第四晶体管Q4和辅助晶体管Q4a之间被分开，以延长第四晶体管Q4的寿命。
图5是示出具有图1所示的级的移位寄存器的平面图。
参照图5，移位寄存器包括第一级SRC1、第二级SRC2、...第N级SRCN。
一个S-R闩锁72和一个AND-栅极74可以表示SRC1、SRC2、...SRCN中的每个级。
将扫描开始信号STV施加到第一级SRC1。将第一时钟信号CKV施加到奇数级SRC1、SRC3、...SRCN-1。将第二时钟信号CKVB施加到偶数级SRC2、SRC4、...SRCN。
在操作中，移位寄存器的每个级SRC1、SRC2、...SRCN都通过前一级的输出信号被激活，并且通过下一级的输出信号被解除激活。当S-R闩锁72被激活并且通过时钟端子CK施加的时钟信号是高电平时，AND-栅极74将当前级的输出信号施加到第一栅极线、第二栅极线、...第N栅极线中的一个。时钟信号是第一时钟CKV1和第二时钟CKB1中的一个。即，级SRC1、SRC2、...SRCN将第一级SRC1、第二级SRC2、...第N级SRCN的输出信号G1、G2、...GN顺次施加到第一栅极线、第二栅极线、...第N栅极线。第一级SRC1、第二级SRC2、...第N级SRCN的输出信号G1、G2、...GN是第一、第二、...第N选通信号。
图6是示出图5所示的移位寄存器的信号的时序图。
参照图5和图6，第一时钟信号CKV具有与第二时钟信号CKVB的大致相反的相位。扫描开始信号STV在每帧的最初级具有高电平。将第一、第二、...第N选通信号顺次施加到第一、第二、...第N栅极线。
图7是示出具有图5所示的移位寄存器的显示装置的平面图。
参照图5和图7，显示装置500包括：栅极驱动电路100、显示面板300、数据驱动电路370、以及柔性电路板400。
显示面板300包括第一基板310、第二基板320、以及液晶层(未示出)。第二基板320面向第一基板310。液晶层(未示出)置于第一基板310和第二基板320之间。
第一基板310包括显示区DA、第一外围区PA1、以及第二外围区PA2。在显示区DA中显示图像。第一外围区PA1和第二外围区PA2靠近显示区DA。第一外围区PA1在第一基板310的一侧，并且第二外围区PA2在第一基板310的另一侧靠近第一外围区PA1。
第一基板310在显示区DA中包括多条栅极线GL1、GL2、...GLN、多条数据线DL1、DL2、...DLM、多个像素薄膜晶体管TFT、以及多个液晶电容器Clc。
栅极线GL1、GL2、...GLN在第一方向D1上延伸。栅极线电连接至第一外围区PA1中的栅极驱动电路100的级的输出端子。数据线DL1、DL2、...DLM横穿栅极线GL1、GL2、...GLN，并且在大致垂直于第一方向D1的第二方向D2上延伸。数据线DL1、DL2、...DLM与栅极线GL1、GL2、...GLN电绝缘。数据线DL1、DL2、...DLM电连接至第二外围区域PA2中的数据驱动电路370。栅极线GL1、GL2、...GLN和数据线DL1、DL2、...DLM限定了多个像素区域。像素区域排列成矩阵形。
每个像素薄膜晶体管TFT都包括栅电极、源电极、以及漏电极。每个像素薄膜晶体管TFT的栅电极均电连接至栅极线GL1、GL2、...GLN中的一条。每个像素薄膜晶体管TFT的源电极均电连接至数据线DL1、DL2、...DLM中的一条。每个像素薄膜晶体管TFT的漏电极均电连接至液晶电容器Clc的第一电极。液晶电容器Clc的第二电极电连接至第二基板320的共电极(未示出)。
栅极驱动电路100包括图5中示出的移位寄存器，并且在第一外围区PA1中。栅极驱动电路100电连接至栅极线GL1、GL2、...GLN，以将第一、第二、...第N选通信号G1、G2、...GN顺次施加到栅极线GL1、GL2、...GLN。在图5和图7中，栅极驱动电路100形成在第一基板310上，并且由与像素薄膜晶体管TFT大致相同的层形成。可选地，栅极驱动电路100可以是直接形成在第一基板上的芯片。
数据驱动电路370位于第二外围区PA2上。数据驱动电路370电连接至数据线DL1、DL2、...DLM，以将数据信号施加到数据线DL1、DL2、...DLM。例如，数据驱动电路370可以是形成在第一基板310上的芯片。可选地，数据驱动电路370可以由与像素薄膜晶体管TFT大致相同的层形成。
柔性电路板400附着到第二外围区PA2的一部分，使得外设单元(未示出)通过柔性电路板400电连接至数据驱动电路370。例如，外设单元(未示出)可以是图形控制器。
根据图5和图7示出的显示装置，级SRC1、SRC2、...SRCN中的每个都包括辅助晶体管Q4a，使得即使第四晶体管Q4发生故障，放电部40也能够正常工作。因此，减小了栅极驱动电路100发生故障的机会，从而改善了显示装置的图像显示质量。此外，施加到放电部40的电功率在第四晶体管Q4和辅助晶体管Q4a之间被分开，以延长第四晶体管Q4的寿命并稳定放电部40的操作。
图8是示出根据本发明示例性实施例的级的电路图。在图8中，晶体管的第一电极和第二电极分别为源电极和漏电极。可选地，晶体管的第一电极和第二电极可以分别为漏电极和源电极。
参照图8，级1070通过栅极线GL电连接至像素1050。
像素1050包括像素薄膜晶体管TFT、液晶电容器Clc、以及存储电容器Cst。
像素薄膜晶体管TFT的栅电极电连接至栅极线GL。像素薄膜晶体管TFT的第一电极电连接至液晶电容器Clc和存储电容器Cst。像素薄膜晶体管TFT的第二电极电连接至数据线DL。
级1070包括：缓冲部1110、充电部1120、驱动部1130、放电部1140、第一保持部1150、第二保持部1160、以及进位部1170。级1070基于前一级的进位信号或扫描开始信号输出选通信号(或扫描信号)至栅极线GL。
缓冲部1110包括缓冲晶体管Q1。缓冲晶体管Q1的栅电极电连接至缓冲晶体管Q1的第一电极和第一输入端子IN1。当该级是移位寄存器的第一级时，将扫描开始信号施加到第一输入端子IN1。当该级不是移位寄存器的第一级时，将前一级的进位信号施加到第一输入端子IN1。缓冲晶体管Q1的第二电极电连接至充电部1120、驱动部1130、放电部1140、以及保持部1160。在图8中，缓冲晶体管Q1可以包括具有氢化非晶硅的通道层(未示出)。
充电部1120包括充电电容器C1。前一级的进位信号或扫描开始信号储存在充电电容器C1中。充电电容器C1的第一存储电极电连接至缓冲晶体管Q1的第二电极和充电部140。充电电容器C1的第二存储电极电连接至当前级的输出端子OUT。
驱动部1130包括第一驱动晶体管Q2和第二驱动晶体管Q3。
第一驱动晶体管Q2的第一电极电连接至第一时钟端子CK1。将第一时钟信号施加到奇数级的第一时钟端子CK1，并且将第二时钟信号施加到偶数级的第一时钟端子CK1。第一驱动晶体管Q2的栅电极电连接至充电电容器C1的第一存储电极、缓冲晶体管Q1的第二电极、放电部1140、以及第二保持部1160。第一驱动晶体管Q2的第二电极电连接至充电电容器C1的第二电极和前一级的输出端子OUT。在图8中，第一驱动晶体管Q2可以包括具有氢化非晶硅的通道层(未示出)。
第二驱动晶体管Q3的栅电极电连接至第二输入端子IN2。将下一级的输出信号施加到第二输入端子IN2。第二驱动晶体管Q3的第一电极电连接至充电电容器C1的第二电极、第一驱动晶体管Q2的第二电极、以及输出端子OUT。第二驱动晶体管Q3的第二电极电连接至截止电压端子VOFF。在图8中，第二驱动晶体管Q3可以包括具有氢化非晶硅的通道层(未示出)。
放电部1140包括第一放电晶体管Q51、第二放电晶体管Q52以及辅助晶体管Q52a。放电部1140首先基于下一级的输出信号将储存在充电电容器C1中的电荷放电至截止电压端子VOFF。通过第二输入端子IN2将下一级的输出信号施加到放电部1140。同样，放电部1140其次基于末尾级的输出信号将储存在充电电容器C1中的电荷放电至截止电压端子VOFF。通过末尾扫描信号端子GOUT LAST将末尾级的输出信号施加到放电部1140。
第一放电晶体管Q51的栅电极电连接至第二输入端子IN2。第一放电晶体管Q51的第一电极电连接至充电电容器C1的第一存储电极。第一放电晶体管Q51的第二电极电连接至截止电压端子VOFF。在图8中，第一放电晶体管Q51可以包括具有氢化非晶硅的通道层(未示出)。
第二放电晶体管Q52的栅电极电连接至末尾扫描信号端子GOUT_LAST。第二放电晶体管Q52的第一电极电连接至辅助晶体管Q52a。第二放电晶体管Q52的第二电极电连接至截止电压端子VOFF。在图8中，第二放电晶体管Q52可以包括具有氢化非晶硅的通道层(未示出)。
辅助晶体管Q52a的栅电极电连接至末尾扫描信号端子GOUT_LAST。辅助晶体管Q52a的第一电极通过缓冲部1110电连接至充电电容器C1。辅助晶体管Q52a的第二电极电连接至第二放电晶体管Q52的第一电极。即，辅助晶体管Q52a串联地电连接至第二放电晶体管Q52。在图8中，辅助晶体管Q52a可以包括具有氢化非晶硅的通道层(未示出)。
第一保持部1150包括：第一保持晶体管Q31、第二保持晶体管Q32、第三保持晶体管Q33、第四保持晶体管Q34、第一保持电容器C2、以及第二保持电容器C3。
第一保持晶体管Q31的第一电极电连接至第一保持晶体管Q31的栅电极和第一时钟端子CK1。第一保持晶体管Q31的第二电极电连接至第二保持晶体管Q32的栅电极。第二保持晶体管Q32的栅电极通过第一保持电容器C2电连接至第二保持晶体管Q32的第一电极，并通过第二保持电容器C3电连接至第二保持晶体管Q32的第二电极。第二保持晶体管Q32的第一电极电连接至第一保持晶体管Q31的第一电极和第一时钟端子CK1。第二保持晶体管Q32的第二电极电连接至第二保持部1160。在图8中，第一保持晶体管Q31和第二保持晶体管Q32中的每个都可以包括具有氢化非晶硅的通道层(未示出)。
第三保持晶体管Q33的栅电极电连接至当前级的输出端子OUT、第二保持部1160、以及第四保持晶体管Q34的栅电极。第三保持晶体管Q33的第一电极电连接至第一保持晶体管Q31的第二电极和第二保持晶体管Q32的栅电极。第三保持晶体管Q33的第二电极电连接至截止电压端子VOFF。在图8中，第二保持晶体管Q32和第三保持晶体管Q33中的每个都可以包括具有氢化非晶硅的通道层(未示出)。
第四保持晶体管Q34的栅电极电连接至输出端子OUT、第二保持部1160、以及第三保持晶体管Q33的栅电极。第四保持晶体管Q34的第一电极电连接至第二保持晶体管Q32的第二电极和第二保持部1160。第四保持晶体管Q34的第二电极电连接至截止电压端子VOFF。在图8中，第四保持晶体管Q34可以包括具有氢化非晶硅的通道层(未示出)。
第二保持部1160包括第五保持晶体管Q53、第六保持晶体管Q54、第七保持晶体管Q55、以及第八保持晶体管Q56，以防止输出端子OUT浮动。
第五保持晶体管Q53的栅电极电连接至第二保持晶体管Q32的第二电极和第四保持晶体管Q34的第一电极。第五保持晶体管Q53的第一电极电连接至第一驱动晶体管Q2的第二电极、第二驱动晶体管Q3的第一电极、充电电容器C1的第二电极、第七保持晶体管Q55的第二电极、和第八保持晶体管Q56的第一电极。第五晶体管Q53的第二电极电连接至截止电压端子VOFF。
第六保持晶体管Q54的栅电极电连接至第二时钟端子CK2和第八保持晶体管Q56的栅电极。将第二时钟信号施加到奇数级的第二时钟端子CK2。将第一时钟信号施加到偶数级的第二时钟端子CK2。例如，施加到第二时钟端子CK2的信号具有与施加到第一时钟端子CK1的信号相反的相位。第六保持晶体管Q54的第一电极电连接至第一输入端子IN1、缓冲晶体管Q1的第一电极、以及辅助晶体管Q52a的第一电极。第六保持晶体管Q54的第二电极电连接至第七保持晶体管Q55的第一电极、缓冲晶体管Q1的第二电极、第一放电晶体管Q51的第一电极、充电电容器C1的第一电极、第一驱动晶体管Q2的栅电极、以及进位部1170。
第七保持晶体管Q55的栅电极电连接至第一时钟端子CK1。第七保持晶体管Q55的第一电极电连接至第六保持晶体管Q54的第二电极、缓冲晶体管Q1的第二电极、第一放电晶体管Q51的第一电极、充电电容器C1的第一电极、第一驱动晶体管Q2的栅电极、以及进位部1170。第七保持晶体管Q55的第二电极电连接至第八保持晶体管Q56的第一电极和当前级的输出端子OUT。
第八保持晶体管Q56的栅电极电连接至第六保持晶体管Q54的栅电极和第二时钟端子CK2。第八保持晶体管Q56的第二电极电连接至截止电压端子VOFF。
当施加到当前级的输出端子OUT的输出信号为高电平时，第二保持晶体管Q32和第四保持晶体管Q34使第五保持晶体管Q53的栅电极下降至施加到截止电压端子VOFF的截止电压。
当施加到当前级的输出端子OUT的输出信号为低电平时，通过第二保持晶体管Q32将施加于第一时钟端子CK1的信号施加到第五保持晶体管Q53的栅电极。在图8中，当输出信号不是高电平时，施加到第二保持晶体管Q32的栅电极的电压电平等于通过将施加到第一时钟端子CK1的信号的高电平减去第一保持晶体管Q31的阈值电压所得到的值。即，当输出信号不是高电平时，将与施加到第一时钟端子CK1的信号同步的信号施加到第五保持晶体管Q53的栅电极。
当施加到第二时钟端子CK2的信号为高电平时，通过第八保持晶体管Q56将施加到截止电压端子VOFF的截止电压施加到输出端子OUT。
进位部1170包括进位晶体管Q6。进位部1170基于储存在充电电容器C1中的电荷和施加到第一时钟端子CK1的信号输出当前级的进位信号。
进位晶体管Q6的栅电极电连接至缓冲晶体管Q1的第二电极。进位晶体管Q6的第一电极电连接至第一时钟端子CK1。进位晶体管Q6的第二电极输出进位信号。进位晶体管Q6的第二电极与输出端子OUT电绝缘，使得尽管输出信号失真，进位信号也能具有均匀亮度。
图9是示出具有图8所示的级的移位寄存器的平面图。
参照图9，移位寄存器包括第一级SRC1、第二级SRC2、...第N级SRCN。
将扫描开始信号STVP施加到第一级SRC1的第一输入端子IN1。将从前一级SRCp-1的进位信号CRp-1输出的进位信号施加到当前级SRCp的第一输入端子IN1，其中，‘p’为大于1且不大于N的自然数。将从当前级SRCp的输出端子OUT输出的输出信号Gp施加到前一级SRCp-1的第二输入端子IN2。将第一时钟信号CKV施加到奇数级SRC1、SRC3、...SRCN-1的第一时钟端子CK1和偶数级SRC2、SRC4、...SRCN的第二时钟端子CK2。将第二时钟信号CKVB施加到偶数级SRC2、SRC4、...SRCN的第一时钟端子CK1和奇数级SRC1、SRC3、...SRCN-1的第二时钟端子CK2。将截止电压VSS施加到级SRC1、SRC2、...SRCN中的每个的截止电压端子VOFF。将末尾级SRCN的输出信号施加到末尾扫描信号端子GOUT_LAST。在图9中，末尾级SRCN的输出信号GOUT_LAST是施加到第N级SRCN的输出信号GN。
在操作中，移位寄存器的级SRC1、SRC2、...SRCN基于扫描开始信号STVP、第一时钟信号CKV、第二时钟信号CKVB、截止电压VSS、第一进位信号CR1、第二进位信号CR2、...第(N-1)进位信号CRN-1、以及末尾级SRCN的输出信号GOUT_LAST，顺次将第一级SRC1、第二级SRC2、...第N级SRCN的输出信号G1、G2、...GN施加到第一、第二、...第N栅极线。
图10是示出图9所示的移位寄存器的信号的时序图。
参照图9和图10，第一时钟信号CKV具有与第二时钟信号CKVB大致相反的相位。扫描开始信号STV在每帧的最初级具有高电平。将第一、第二、第三、...第N选通信号G1、G2、G3、...GN顺次施加到第一、第二、...第N栅极线。
图11是示出具有图9所示的移位寄存器的显示装置的平面图。
参照图9和图11，显示装置1500包括：栅极驱动电路1102、显示面板1300、数据驱动电路1370、信号选择电路1372、以及柔性电路板1400。
显示面板1300包括第一基板1310、第二基板1320、以及液晶层(未示出)。第二基板1320对应于并面向第一基板1310。液晶层(未示出)置于第一基板1310和第二基板1320之间。
第一基板1310包括显示区DA、第一外围区PA1、以及第二外围区PA2。在显示区DA中显示图像。第一外围区PA1和第二外围区PA2靠近显示区DA。
第一基板1310在显示区DA中包括多条栅极线GL1、GL2、...GLN、多条数据线DL1、DL2、...DLM、多个像素薄膜晶体管TFT、以及多个液晶电容器Clc。
栅极线GL1、GL2、...GLN在第一方向D1上延伸。栅极线电连接至第一外围区PA1的栅极驱动电路1102的级的输出端子。数据线DL1、DL2、...DLM横穿栅极线GL1、GL2、...GLN，并且在大致垂直于第一方向D1的第二方向D2上延伸。数据线DL1、DL2、...DLM与栅极线GL1、GL2、...GLN电绝缘。数据线DL1、DL2、...DLM电连接至第二外围区PA2中的信号选择电路1372。栅极线GL1、GL2、...GLN和数据线DL1、DL2、...DLM限定了多个像素区域。像素区域排列成矩阵形。
每个像素薄膜晶体管TFT的栅电极电连接至栅极线GL1、GL2、...GLN中的一条。每个像素薄膜晶体管TFT的第二电极电连接至数据线DL1、DL2、...DLM中的一条。每个像素薄膜晶体管TFT的第一电极电连接至液晶电容器C1c的第一电极，使得通过像素薄膜晶体管TFT将数据信号施加到液晶电容器Clc的第二电极。
栅极驱动电路1102包括图9中示出的移位寄存器，并且设置在第一外围区PA1中。栅极驱动电路1102电连接至栅极线GL1、GL2、...GLN，以将第一、第二、...第N选通信号G1、G2、...GN顺次施加到栅极线GL1、GL2、...GLN。在图11中，栅极驱动电路1102形成在第一基板1310上，并且由与像素薄膜晶体管TFT大致相同的层形成。可选地，栅极驱动电路1102可以是直接形成在第一基板1310上的芯片。
数据驱动电路1370设置在第二外围区PA2中。数据驱动电路1370电连接至数据信号传输线DTL1、DTL2、...DTLK，以将主数据信号(primary data signal)施加到信号选择电路1372。例如，数据驱动电路1370可以是形成在第一基板1310上的芯片。可选地，数据驱动电路1370可以由与像素薄膜晶体管TFT大致相同的层形成。
信号选择电路1372形成在数据驱动电路1370和显示区域DA之间的第二外围区PA2上。信号选择电路1372电连接至数据线DL1、DL2、...DLM。信号选择电路1372将主数据信号划分成多个数据信号，并且将数据信号施加到数据线DL1、DL2、...DLM。在图11中，信号选择电路1372包括多个信号选择晶体管(未示出)。数据线DL1、DL2、...DLM的数量可以大约是数据信号传输线DTL1、DTL2、...DTLK的两倍。在图11中，信号选择电路1372形成在第一基板1310上，并且由与像素薄膜晶体管TFT大致相同的层形成。信号选择电路1372可以简化数据驱动电路1370的结构，以增加数据驱动电路1370的设计余量(design margin)。
柔性电路板1400附着到第二外围区PA2的一部分，使得外设单元(未示出)通过柔性电路板1400电连接至数据驱动电路1370。
根据图8至图11所示的显示装置，每个级SRC1、SRC2、...SRCN都包括辅助晶体管Q52a，使得即使在第二放电晶体管Q52发生故障时，放电部1140也能够正常工作。因此，减小了栅极驱动电路1102发生故障的机会，从而改善了显示装置的图像显示质量。此外，将施加到放电部1140的电功率划分到第二放电晶体管Q52和辅助晶体管Q52a中，以延长第二放电晶体管Q52的寿命并稳定放电部1140的操作。
图12是示出根据本发明示例性实施例的级的电路图。除了驱动部和放电部，图12的级与图8中的级相同。因此，将使用相同的参考标号来表示与图8中所述的相同或相似的部分，并且将省略与上述原件有关的任何进一步解释。在图12中，晶体管的第一电极和第二电极分别为源电极和漏电极。可选地，晶体管的第一电极和第二电极可以分别为漏电极和源电极。
参照图12，级1071通过栅极线GL电连接至像素1050。
级1071包括：缓冲部1110、充电部1120、驱动部1131、放电部1141、第一保持部1150、第二保持部1160、以及进位部1170。级1071基于前一级的扫描开始信号或进位信号输出选通信号(或扫描信号)至栅极线GL。
驱动部1131包括第一驱动晶体管Q2、第二驱动晶体管Q3、以及辅助晶体管Q3a。
第一驱动晶体管Q2的第一电极电连接至第一时钟端子CK1。将第一时钟信号施加到奇数级的第一时钟端子CK1，并且将第二时钟信号施加到偶数级的第一时钟端子CK1。第一驱动晶体管Q2的栅电极电连接至充电电容器C1的第一存储电极、缓冲晶体管Q1的第二电极、放电部1140、以及第二保持部1160。第一驱动晶体管Q2的第二电极电连接至充电电容器C1的第二电极和前一级的输出端子OUT。
第二驱动晶体管Q3的栅电极电连接至第二输入端子IN2。第二驱动晶体管Q3的第一电极电连接至辅助晶体管Q3a的第二电极。第二驱动晶体管Q3的第二电极电连接至截止电压端子VOFF。
辅助晶体管Q3a的栅电极电连接至第二输入端子IN2。辅助晶体管Q3a的第一电极电连接至充电电容器C1的第二存储电极、第一驱动晶体管Q2的第二电极、以及输出端子OUT。辅助晶体管Q3a的第二电极电连接至第二驱动晶体管Q3的第一电极。即，辅助晶体管Q3a串联地电连接至第二驱动晶体管Q3。
放电部1141包括第一放电晶体管Q51和第二放电晶体管Q52。放电部1141首先基于下一级的输出信号将储存在充电电容器C1中的电荷放电至截止电压端子VOFF。通过第二输入端子IN2将下一级的输出信号施加到放电部1141。同样，放电部1141其次基于末尾级的输出信号将储存在充电电容器C1中的电荷放电至截止电压端子VOFF。通过末尾扫描信号端子GOUT_LAST将末尾级的输出信号施加到放电部1141。
第一放电晶体管Q51的栅电极电连接至第二输入端子IN2。第一放电晶体管Q51的第一电极电连接至充电电容器C1的第一电极。第一放电晶体管Q51的第二电极电连接至截止电压端子VOFF。
第二放电晶体管Q52的栅电极电连接至末尾扫描信号端子GOUT_LAST。第二放电晶体管Q52的第一电极通过缓冲部1110电连接至充电电容器C1。第二放电晶体管Q52的第二电极电连接至截止电压端子VOFF。
根据图12中示出的级，级包括辅助晶体管Q32a，使得即使在第二驱动晶体管Q32发生故障时，驱动部1131也能够正常工作。此外，施加到放电部1141的电功率在第二驱动晶体管Q32和辅助晶体管Q32a之间被分开，以延长第二驱动晶体管Q32的寿命并稳定驱动部1131的操作。
在图1至图12中，辅助晶体管串联地电连接至放电晶体管或驱动晶体管。可选地，辅助晶体管可以电连接至各种晶体管。每个级都可以包括多个辅助晶体管。
根据本发明的示例性实施例，每个级都包括辅助晶体管，使得即使在电连接至辅助晶体管的开关晶体管发生故障的情况下，级也能正常工作。因此，减小了栅极驱动电路发生故障的机会，从而改善了显示装置的图像显示质量。此外，施加到开关晶体管的电功率在开关晶体管和辅助晶体管之间被分开，以延长开关晶体管的寿命并稳定级的操作。
已经参照示例性实施例描述了本发明。然而，以上的描述可以有许多可选的修改和改变，这对于本领域技术人员来说是显而易见的。因此，本发明包括落入权利要求的精神和范围内的所有这种可选的修改和改变。

Claims (20)

1.一种移位寄存器，包括用于顺次输出多个输出信号的多个级，所述多个级中的每个都包括：
驱动部，基于前一级的输出信号和开始信号中的一个以及时钟信号来输出选定级的输出信号，所述驱动部包括：
第一晶体管，连接至接收所述前一级的输出信号和所述开始信号中的一个的第一输入端；
第二晶体管，连接至时钟信号线和输出所述选定级的所述输出信号的输出端；以及
第三晶体管，连接至所述输出端、截止电压端和接收所述选定级的下一级的输出信号的第二输入端；以及放电部，将所述选定级的输出信号放电，所述放电部包括：
放电晶体管，具有用于将下一级的输出信号接收至所述选定级的栅电极；以及
辅助晶体管，具有用于接收所述下一级的所述输出信号的栅电极，其中，所述辅助晶体管串联地电连接至所述放电晶体管，
其中，所述第三晶体管的栅电极以及所述放电晶体管和所述辅助晶体管的所述栅电极均连接至所述第二输入端。
2.根据权利要求1所述的移位寄存器，其中，所述放电晶体管和所述辅助晶体管中的每个都包括薄膜晶体管，并且所述薄膜晶体管的通道层由非晶硅形成。
3.根据权利要求1所述的移位寄存器，其中，所述放电晶体管的栅电极电连接至所述辅助晶体管的栅电极。
4.根据权利要求3所述的移位寄存器，其中，所述放电晶体管的漏电极电连接至所述辅助晶体管的源电极。
5.根据权利要求3所述的移位寄存器，其中，所述放电晶体管的源电极电连接至所述辅助晶体管的漏电极。
6.根据权利要求1所述的移位寄存器，其中，所述放电晶体管进一步包括：通道层，形成在所述栅电极上；第一电极，形成在所述通道层上；以及第二电极，与形成在所述通道层上的所述第一电极隔开；其中
所述通道层置于所述第一电极和所述第二电极之间，具有大致I形。
7.根据权利要求1所述的移位寄存器，其中，所述放电晶体管和所述辅助晶体管靠近所述多个级中的每个的角。
8.一种移位寄存器，包括用于顺次输出多个输出信号的多个级，所述多个级中的每个都包括：
驱动部，基于前一级的输出信号和开始信号中的一个以及第一时钟信号和第二时钟信号中的一个来输出选定级的输出信号，其中，所述第二时钟信号具有与所述第一时钟信号大致相反的相位，所述驱动部包括：
第一晶体管，连接至接收所述前一级的输出信号和所述开始信号中的一个的第一输入端；
第二晶体管，连接至时钟信号线和输出所述选定级的所述输出信号的输出端；以及
第三晶体管，连接至所述输出端、截止电压端和接收所述选定级的下一级的输出信号的第二输入端；以及放电部，将所述选定级的所述输出信号放电，所述放电部包括：
放电晶体管，具有用于将下一级的输出信号接收至所述选定级的栅电极；以及
辅助晶体管，具有用于接收所述下一级的所述输出信号的栅电极，其中，所述辅助晶体管串联地电连接至所述放电晶体管，
其中，所述第三晶体管的栅电极以及所述放电晶体管和所述辅助晶体管的所述栅电极均连接至所述第二输入端。
9.根据权利要求8所述的移位寄存器，其中，所述放电晶体管和所述辅助晶体管中的每个都包括薄膜晶体管，并且所述薄膜晶体管的通道层由非晶硅形成。
10.根据权利要求8所述的移位寄存器，其中，
所述多个级中的每个还包括进位部，用于基于所述前一级的所述进位信号和所述开始信号中的一个来输出所述选定级的进位信号，并且
所述进位信号与所述选定级的所述输出信号电独立。
11.一种移位寄存器，包括用于顺次输出多个输出信号的多个级，所述多个级中的每个都包括：
驱动部，包括开关晶体管和串联地电连接至所述开关晶体管的辅助晶体管，以基于前一级的输出信号和开始信号中的一个以及第一时钟信号和第二时钟信号中的一个来输出选定级的输出信号，其中，所述第二时钟信号具有与所述第一时钟信号大致相反的相位；以及
放电部，基于到所述选定级的下一级的输出信号将所述选定级的所述输出信号放电，
其中，所述开关晶体管和所述辅助晶体管的每个栅电极均连接至向所述选定级输出下一级的输出信号的输出端。
12.根据权利要求11所述的移位寄存器，其中，所述开关晶体管和所述辅助晶体管中的每个都包括薄膜晶体管，并且所述薄膜晶体管的通道层由非晶硅形成。
13.根据权利要求11所述的移位寄存器，其中，所述开关晶体管的栅电极电连接至所述辅助晶体管的栅电极。
14.根据权利要求13所述的移位寄存器，其中，所述开关晶体管的漏电极电连接至所述辅助晶体管的源电极。
15.根据权利要求13所述的移位寄存器，其中，所述开关晶体管的源电极电连接至所述辅助晶体管的漏电极。
16.根据权利要求11所述的移位寄存器，其中，
所述多个级中的每个进一步包括进位部，用于基于所述前一级的所述进位信号和所述开始信号中的一个来输出所述选定级的进位信号，并且
所述进位信号与所述选定级的所述输出信号电独立。
17.一种显示装置，包括：
显示面板，包括多条栅极线、多条数据线、以及电连接至所述多条栅极线和所述多条数据线的多个像素；
栅极驱动电路，包括直接形成在所述显示面板上以将多个输出信号顺次输出至所述多条栅极线的多个级，所述多个级中的每个都包括：
驱动部，基于前一级的输出信号和开始信号中的一个以及时钟信号来输出选定级的输出信号，所述驱动部包括：
第一晶体管，连接至接收所述前一级的输出信号和所述开始信号中的一个的第一输入端；
第二晶体管，连接至时钟信号线和输出所述选定级的所述输出信号的输出端；以及
第三晶体管，连接至所述输出端、截止电压端和接收所述选定级的下一级的输出信号的第二输入端；以及
放电部，将所述选定级的所述输出信号放电，所述放电部包括：
放电晶体管，具有用于将下一级的输出信号接收至所述选定级的栅电极；以及
辅助晶体管，具有用于接收所述下一级的所述输出信号的栅电极，所述辅助晶体管串联地电连接至所述放电晶体管；以及
数据驱动电路，将多个数据信号施加到所述多条数据线，
其中，所述第三晶体管的栅电极以及所述放电晶体管和所述辅助晶体管的所述栅电极均连接至所述第二输入端。
18.根据权利要求17所述的显示装置，其中，所述数据驱动电路包括安装在所述显示面板上的芯片。
19.根据权利要求17所述的显示装置，进一步包括信号选择电路，所述信号选择电路连接在所述数据驱动电路和所述多条数据线之间，以基于来自所述数据驱动电路的主数据信号将所述多个数据信号施加到所述多条数据线。
20.根据权利要求19所述的显示装置，其中，所述信号选择电路直接形成在所述显示面板上。
CN200610104244XA 2005-08-08 2006-08-07 移位寄存器以及具有该移位寄存器的显示装置 Active CN1912965B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050072067 2005-08-08
KR10-2005-0072067 2005-08-08
KR1020050072067A KR20070017600A (ko) 2005-08-08 2005-08-08 쉬프트 레지스터 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
CN1912965A CN1912965A (zh) 2007-02-14
CN1912965B true CN1912965B (zh) 2010-05-26

Family

ID=37721884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610104244XA Active CN1912965B (zh) 2005-08-08 2006-08-07 移位寄存器以及具有该移位寄存器的显示装置

Country Status (3)

Country Link
US (1) US7724864B2 (zh)
KR (1) KR20070017600A (zh)
CN (1) CN1912965B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409528B (zh) * 2010-07-02 2013-09-21 Chunghwa Picture Tubes Ltd 顯示面板
CN106297726A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 采样保持电路、放电控制方法和显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320564B (en) * 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
JP4644087B2 (ja) * 2005-09-29 2011-03-02 株式会社 日立ディスプレイズ シフトレジスタ回路及びそれを用いた表示装置
KR101512338B1 (ko) * 2007-05-29 2015-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
TWI337735B (en) * 2007-05-18 2011-02-21 Au Optronics Corp Liquid crystal display and shift register with individual driving node
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20110274234A1 (en) * 2008-11-20 2011-11-10 Sharp Kabushiki Kaisha Shift register
KR101607510B1 (ko) 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
TWI628649B (zh) * 2009-01-16 2018-07-01 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010281993A (ja) * 2009-06-04 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5356208B2 (ja) * 2009-12-25 2013-12-04 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
CN101893798B (zh) * 2010-07-15 2012-02-29 华映视讯（吴江）有限公司 显示面板
CN102682699B (zh) * 2012-04-20 2014-12-17 京东方科技集团股份有限公司 栅极驱动电路及显示器
US8860652B2 (en) * 2012-08-23 2014-10-14 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
JP2014142457A (ja) * 2013-01-23 2014-08-07 Japan Display Inc 表示装置
US20140225817A1 (en) * 2013-02-13 2014-08-14 Apple Inc. Electronic Device with Variable Refresh Rate Display Driver Circuitry
CN103489423A (zh) * 2013-09-27 2014-01-01 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板及显示装置
KR20150115105A (ko) * 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
CN104282283B (zh) * 2014-10-21 2016-09-28 重庆京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR102386847B1 (ko) * 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR102330497B1 (ko) * 2015-06-02 2021-11-24 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN109599144B (zh) * 2018-11-29 2020-12-11 合肥鑫晟光电科技有限公司 移位寄存单元、栅极驱动电路、显示装置及驱动方法
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
KR102643142B1 (ko) * 2019-05-23 2024-03-06 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN111091791B (zh) * 2019-11-15 2021-08-24 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949271A (en) * 1996-10-07 1999-09-07 Nec Corporation Bootstrap circuit suitable for buffer circuit or shift register circuit
CN1523553A (zh) * 2002-12-17 2004-08-25 ���ǵ�����ʽ���� 驱动显示装置的装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
TW564429B (en) * 2002-08-08 2003-12-01 Au Optronics Corp Shift register circuit
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949271A (en) * 1996-10-07 1999-09-07 Nec Corporation Bootstrap circuit suitable for buffer circuit or shift register circuit
CN1523553A (zh) * 2002-12-17 2004-08-25 ���ǵ�����ʽ���� 驱动显示装置的装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409528B (zh) * 2010-07-02 2013-09-21 Chunghwa Picture Tubes Ltd 顯示面板
CN106297726A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 采样保持电路、放电控制方法和显示装置
CN106297726B (zh) * 2016-09-08 2018-10-23 京东方科技集团股份有限公司 采样保持电路、放电控制方法和显示装置

Also Published As

Publication number Publication date
US7724864B2 (en) 2010-05-25
KR20070017600A (ko) 2007-02-13
CN1912965A (zh) 2007-02-14
US20070040793A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1912965B (zh) 移位寄存器以及具有该移位寄存器的显示装置
US10115365B2 (en) Gate driving circuit and display apparatus having the same
CN101089939B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
US8174478B2 (en) Gate driving circuit and display apparatus having the same
US7369111B2 (en) Gate driving circuit and display apparatus having the same
US9293093B2 (en) Gate driver in which each stage thereof drives multiple gate lines and display apparatus having the same
JP5180029B2 (ja) 表示装置
CN110060645B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN102810303B (zh) 显示装置
US7932887B2 (en) Gate driving circuit and display apparatus having the same
US8284149B2 (en) Gate driving circuit and display device having the gate driving circuit
JP4876108B2 (ja) 電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置
CN1800926B (zh) 阵列基片和具有该阵列基片的显示装置
US20150029082A1 (en) Gate drive circuit and display apparatus having the same
KR100970269B1 (ko) 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치
US20060267912A1 (en) Shift register and display device having the same, and method thereof
TW556145B (en) Flat display apparatus having scan-line driving circuit and its driving method
CN110658658B (zh) 图像显示装置
CN103854621B (zh) 显示装置
CN102804280A (zh) 移位寄存器和显示装置
CN114078457B (zh) 栅极驱动电路以及显示装置
KR20080000205A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US9837036B2 (en) Gate driving circuit, driving method for gate driving circuit and display panel using the same
CN101303838B (zh) 用纵向移位寄存器产生非重叠输出信号以显示影像的系统
KR20070095585A (ko) 게이트 구동회로 및 이를 갖는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121220

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121220

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.