CN1980059B - 电流限制双向mosfet开关 - Google Patents

Abstract

一种基于开关来控制MOSFET的电路和方法，该MOSFET基开关包括两个背靠背FET，以便在OFF状态不考虑该开关两端的电压差的极性阻断电流。该MOSFET基开关进一步具有通过检测流过该两个MOSFET开关中的一个开关的电流实现的内置的电流限制功能。另外，该双向电流限制开关进一步包括控制共漏或共源结构的P型和N型FET所需的电路。

Description

电流限制双向MOSFET开关

技术领域

本文揭示的本发明总体涉及功率MOSFET基器件的电路设计和结构。更具体地，本发明涉及一种新颖的经改进的电路结构设计以及提供电流限制双向MOSFET开关的制造方法。

背景技术

用FET基晶体管实施的电流限制双向开关的常规技术和电路设计仍然受到开关电阻高和不能在要求更高的功率效率的器件中实施的技术难题的限制。如下文进一步具体的讨论所示，所采用的能够作为双向开关同时还能限制电流的电路的组合经常无意中增加了开关电阻。开关电阻的增加不可避免地导致浪费功率，损失效率和产生热量的不希望的效果。因此该技术难题限制了FET基双向开关应用到许多应用场合，同时也提高了提供有效和方便的集成FET基功率器件和功率开关的要求。

图1A和1B显示了用共源P-FET晶体管Q1和Q2实施的双向功率开关。该功率开关被用来将功率从功率源传递到连接在地电压和Vout之间并且电流I_load从中流过的负载。晶体管Q1是PMOS基开关，该开关在截止状态切断Vin和Vout两端之间的电流。在输入和输出电压之间并联连接到晶体管Q1的第二PMOS晶体管Q2在截止状态期间如图1B所示具有防止电流从Vout端流到Vin端的功能。实际上，在截止状态，两个背靠背的二极管保证电流不能在任何方向流动。为了保证如上所述的双向OFF操作的目的，施加到Q1和Q2的栅极的栅电压被选择为Vin和Vout之间的较高的电压。

图2A和2B显示了用NMOS晶体管实施的另一种双向开关。为了保证NMOS晶体管有足够的栅过驱动(Vgs-Vth)，必须要用电荷泵将栅电压提升到两倍的Vin或Vgs＝Vin。通常2×电荷泵已足够。但是取决于FET，有时可能也必须要3×或甚至4×Vin以提供充分的栅过驱动。

如图1A，1B和2A，2B所示，在双向功率开关中实施的两个MOSFET晶体管可以连接成共漏或共源的任何一种结构。在如图所示的任何一种双向开关中在OFF状态都能达到相同的阻断效果。虽然由于两倍于用单FET晶体管实施的开关的Rdson使这样的双向开关具有被减小的功率携带能力，但双向的远距离能力使其还是能被折衷地接受。

除了完全切断反向电流的要求以外还需要限制流过负载的电流。图3A显示了用P沟道功率MOSFET Q1实施的电流限制开关。当负载开始吸取过多的电流时，电流限制开关不考虑负载电阻而将负载电流稳定到预先设定的值并且长时期地将电流保持在该预设定值，或直至诸如热切断的其他保护电路被启动。主控制电路由传感电阻Rs和放大器A1组成。当负载电流低并且传感电阻两端的电压降小于Vlim时，A1的输出电压(Vdrv)被带动到地电位并且Q1开关完全导通。当Vs升高到Vlim时，放大器A1驱动A1的栅极，或升高到更高的Vdrv，将导致减小Q1的栅驱动并迫使该器件进入运行的饱和区域。由负载持续的拉低作用最后将Vout带动到接近地电位，但负载电流将处于由Vlim/Rs设定的值。一旦负载被去除，Vs减小到零，A1将Q1的栅极返回到地电位并回到完全ON的状态。

图3B显示了用N沟道功率晶体管实施的另一种电流限制开关。由于所要求的用于NMOS栅驱动的电荷泵经常具有高输出阻抗，当被集成到IC中去时，通常不可能直接从电荷泵向放大器A1提供电源。频繁使用的一种方法是通过用图3B所示的Ipd驱动器拉低输出来减小电荷泵输出(Vdrv)，或者，精确地进行与如图3A所示和说明的由PMOS开关执行的功能相同的电流调整功能。

常规的双向电流限制开关由如图1A，1B，2A和2B所示的双向开关与由图3A和3B所示的电流限制开关中实施的电流限制传感电阻的组合构成。图4A显示了这样的电流限制双向PMOS功率开关，图4B显示了基于NMOS功率晶体管构造的相似的开关。由图4A和4B中显示的这些双向电流限制开关进行的双向开关的操作和电流限制功能通过上文的叙述是不言而喻的。

即使如图4A和4B所示的双向电流限制开关的功能是在截止状态期间完全切断电流，其仍能将负载电流限制到预先设定的值。但是，由于开关用这样的电路组合构造时的高开关电阻，这样的开关还是有严重的技术难题。具体地，目前开关电阻被提高到2×Rdson+Rs的值。对于高功率应用，这样的双向开关经常呈现高功率消耗和低工作效率因此不能被接受。

因此在技术上仍存在提供经改进的器件结构和制造方法，以提供具有经减小的开关电阻的FET基双向电流限制开关的需要，使上述技术难题能得到解决。

发明内容

因此本发明的一个方面是提供具有经减小的开关电阻的FET基双向电流限制开关，使上述技术难题得到解决。开关电阻通过将两个背靠背的共漏或共源FET晶体管中的一个晶体管实施为线性电阻而减小，而且不再需要传感电阻。测量和限制其功能作为线性电阻的该两个背靠背FET晶体管中的一个晶体管两端的电压的电流限制电路被实施来限制通过该双向开关传导的电流。

具体地，本发明的一个方面是提供一种用于控制MOSFET基开关的经改进的电路和方法，其中包括(1)在OFF状态不考虑该开关两端的电压差的极性阻断电流的两个背靠背FET，(2)通过检测流过该两个MOSFET开关的电流实现的内置电流限制功能，以及(3)控制共漏或共源结构的P型和N型FET所需的电路。

简短地说，在优选实施例中本发明揭示了一种电流限制双向开关，该开关包括两个背靠背的场效应晶体管(FET)，该两个场效应晶体管用于在OFF状态下不考虑施加到该双向开关的电压极性切断电流，其中该两个背靠背FET晶体管中的一个晶体管进一步具有作为传感线性电阻的功能。该双向开关进一步包括用于检测和限制其功能作为传感线性电阻的该背靠背FET晶体管中的一个晶体管两端的电压的电流限制电路。在优选实施例中，该两个背靠背FET进一步具有Rdson的源漏电阻，并且该电流限制双向开关具有基本等于两倍的电阻Rdson的总电阻。在另一个优选实施例中，该两个背靠背FET进一步包括两个背靠背共源P-FET晶体管。在另一个优选实施例中，该两个背靠背FET进一步包括两个背靠背共漏P-FET晶体管。在另一个优选实施例中，该两个背靠背FET进一步包括两个背靠背共源N-FET晶体管。在另一个优选实施例中，该两个背靠背FET进一步包括两个背靠背共漏N-FET晶体管。在另一个优选实施例中，电流限制电路进一步包括具有限制电压Vlim的电流限制电压发生器，该限制电压Vlim用于将其与功能为传感线性电阻的两个背靠背晶体管中的一个晶体管两端的电压进行比较并限制该电压。在另一个优选实施例中，电流限制电压发生器进一步包括用于提供限制电压Vlim的带隙参考发生器，该限制电压Vlim用于将其与功能为传感线性电阻的两个背靠背晶体管中的一个晶体管两端的电压进行比较并限制该电压。在另一个优选实施例中，电流限制电路进一步包括比较器，该比较器用于将电流限制电压Vlim与功能为传感线性电阻的两个背靠背晶体管中的一个晶体管两端的电压进行比较。

在阅读下文结合各个附图对优选实施例的详尽叙述以后，本发明的上述的以及其他目的和优点将毫无疑问地对于本领域技术人员变得显而易见。

附图说明

图1A和1B是说明分别显示为ON和OFF状态的用共源P-FET晶体管实施的常规双向功率开关的电路图；

图2A和2B是说明分别显示为ON和OFF状态的用共漏N-FET晶体管实施的常规双向功率开关的电路图；

图3A和3B是说明分别用P沟道和N沟道功率开关实施的常规电流限制电路的电路图；

图4A和4B是说明分别用P沟道和N沟道功率开关实施的常规电流限制双向开关的电路图；

图5A和5B是说明分别用共源和共漏P-FET晶体管实施的经改进的电流限制双向开关的电路图；

图6A和6B是说明分别用共漏和共源N-FET晶体管实施的经改进的电流限制双向开关的电路图。

具体实施方式

参考图5A的用两个共源P-FET晶体管实施以克服上述技术难题的新颖的和经改进的电流限制双向开关的电路图。该电流限制双向功率开关100包括分别显示为Q1和Q2的两个共源P-FET晶体管110和120，图中有一个共源节点125。第二P-FET双向功能晶体管120具有传感电阻即图4A中所示的Rs的功能。P-FET晶体管120两端的电压降由显示为A1的放大器130检测。P-FET晶体管120两端的电压降由Iload×Rdson2的值表示，其中Iload是流过负载140的电流，Rdon2是第二P-FET晶体管120源漏之间的电阻。将P-FET晶体管120两端的电压降与电流限制电压Vlim150比较，该电流限制电压Vlim150实施的目的是防止电流超过Vlim/Rdson2的限度。电流限制电压Vlim150从参考电压发生器(未具体显示)获得。电路设计者众所周知的电压发生器的实例可以是带隙参考电压发生器。

第二P-FET晶体管120的栅极连接到另一个可开关的电压源160并由其独立驱动。可开关的电压源160在ON状态连接到地电压，或在OFF状态连接到具有都比较高的Vin或Vout的电压的电压源。通过在栅-源极两端施加全部电源电压使第二P-FET晶体管120的栅极在深“ON”状态下被恒定地有效驱动，保证器件连续提供作为线性电阻的功能。例如，如果电源为5V，意味着对于P-FET，Vgs＝-5V，而对于N-FET，Vgs＝+5V。由晶体管120提供的线性电阻行为不具有限制性。具体地，在晶体管120两端的电压降接近0.5V的情况下，也被显示为D2的体二极管115尤其在较高的温度下可能导通。这样将对传感电阻引入非线性。但是，对于大多数功率应用，电压降可能安全地处于0.5V之下。与常规的双向电流限制开关比较，如图5A所示的将第二P-FET晶体管120用作传感电阻的新颖的经改进的电流限制双向功率开关100由于不再需要采用如图4A和4B所示的分开的传感电阻Rs而具有经减小的总电阻。

图5B是用共漏P-FET晶体管实施的电流限制双向开关100’的另一个实施例。该共漏结构是MOSFET制造商中普遍采用的更流行的技术。电流限制双向功率开关100’包括分别被显示为Q1和Q2的两个共漏P-FET晶体管110’和120’，图中有一个共漏节点125’。第二P-FET双向功能晶体管120’具有传感电阻即图4A所示的Rs的功能。P-FET晶体管120’两端的电压降由被显示为A1的放大器130’检测。P-FET晶体管120’两端的电压降由Iload×Rdson2的值表示，其中Iload是流过负载140’的电流，Rdon2是第二P-FET晶体管120’源漏之间的电阻。将P-FET晶体管120’两端的电压降与电流限制电压Vlim150’比较，该电流限制电压Vlim150’实施的目的是防止电流超过Vlim/Rdson2的限度。

第二P-FET晶体管120’的栅极连接到另一个可开关的电压源160’并由其独立驱动。可开关的电压源160’在ON状态连接到地电位，或在OFF状态连接到具有都比较高的Vin或Vout的电压的电压源。第二P-FET晶体管120’的栅极在深“ON”状态下被恒定地有效驱动，保证器件连续提供作为线性电阻的功能。与图5A比较，本实施例的电路实施更符合需要。具体地，在如图5A所示的共源实施中，放大器130用Vin电源电位处或附近的共用模式输入范围实施，而在共漏实施例中，放大器130’在短路状况时必须具有宽的变化中的输入共用模式。在正常的工作中，开关电压接近于输入电压。在短路或负载电阻即Rload接近于零欧姆时，开关电压将被迫使接近于地电位。对于其他的小负载电阻，该开关电压可以处于电压的中间。因此，用于共漏实施例的放大器必须具有电位对电位共用模式输入能力。另一方面，对于共源极，传感FET总是处于输入电压水平并且电流传感放大器仅需要在正电位处的共用模式输入。

图6A显示了本发明的用共漏N-FET晶体管实施的电流限制双向开关的另一个实施例。电流限制双向功率开关200包括分别显示为Q1和Q2的两个共漏N-FET晶体管210和220，图中有一个共漏节点225。第二N-FET双向功能晶体管220具有传感电阻即图4B中所示的Rs的功能。N-FET晶体管220两端的电压降由显示为A1的放大器230检测。N-FET晶体管220两端的电压降由Iload×Rdson2的值表示，其中Iload是流过负载240的电流，Rdon2是第二N-FET晶体管220源漏之间的电阻。将N-FET晶体管220两端的电压降与电流限制电压Vlim250比较，该电流限制电压Vlim250实施的目的是防止电流超过Vlim/Rdson2的限度。第一N-FET晶体管210的栅极通过第一开关260连接到第一电荷泵265，第二N-FET晶体管220的栅极通过第二开关270连接到第二电荷泵275。第一和第二开关260和270在OFF状态下的地电位和ON状态下的2×电荷泵电压之间切换。第二电荷泵275被用来以大致2×Vin的电压向第二N-FET晶体管220提供电源而使其进入电阻区域，第一电荷泵265被用来控制具有通道FET功能的第一N-FET晶体管210的栅电压Vdvr。电流Ipd施加到N-FET，并且电流Ipd是由开关电流传感放大器控制的下拉电流源。在超电流的情况下，其数值将增加并逐渐下拉电荷泵输出。在进行该操作中，其减小对于N-FET可行的栅驱动并减小其漏电流，直至达到平衡，或Iout＝Vlim/Rdson2。对于P-FET开关，电流传感放大器除了其被实施为电压放大器并且其输出从地电位到Vin摆动以外精确地进行相同的操作。

参考图6B的用共源N-FET晶体管实施的电流限制双向开关的另一个实施例的电路图。电流限制双向功率开关200’包括分别显示为Q1和Q2的两个共源N-FET晶体管210’和220’，图中有一个共源节点225’。第二N-FET双向功能晶体管220’具有传感电阻即图4B中所示的Rs的功能。N-FET晶体管220’两端的电压降由显示为A1的放大器230’检测。N-FET晶体管220’两端的电压降由Iload×Rdson2的值表示，其中Iload是流过负载240’的电流，Rdon2是第二N-FET晶体管220’源漏之间的电阻。将N-FET晶体管220’两端的电压降与电流限制电压Vlim 250’比较，该电流限制电压Vlim250’实施的目的是防止电流超过Vlim/Rdson2的限度。第一N-FET晶体管210’的栅极通过第一开关260’连接到第一电荷泵265’，第二N-FET晶体管220’的栅极通过第二开关270’连接到第二电荷泵275’。第一和第二开关260’和270’在OFF状态下的地电位和ON状态下的2×电荷泵电压之间切换。第二电荷泵275’被用来以大致2×Vin的电压向第二N-FET晶体管220’提供电源使其进入电阻区域，第一电荷泵265’被用来控制具有通道FET功能的第一N-FET晶体管210’的栅电压Vdvr。或者，可用一个低阻抗的电荷泵替代如图所示使用两个独立的电荷泵。与图6A所示的共漏结构的更普遍的实施相比，图6B所示的共源结构更难以设计。具体地，共漏双向开关中的放大器230不需要电位对电位的能力，而共源结构的放大器230’要求电位对电位输入范围。

根据上文的叙述，对于如图5A，5B以及6A，6B所示的电流限制双向开关，总开关电阻被减小到2×Rdson的共用双向开关电阻。不再需要昂贵的传感电阻，而开关仍保持固有的电流限制能力。实际的电流限制由Vlim/Rdson设定。通过批量生产的成熟的调整技术，能够以高度的精确性设定该电流限制。从总成本的观点看，NMOS方案远比PMOS方案在成本上更有效。由于电子的迁移率两倍于空穴，NMOS的效率是PMOS的两倍。虽然在已提出的技术中可以需要另一个电荷泵，对于大多数集成电路中的DC负载开关该超额成本极其微小。在相对小的硅实际情况中可以实施高阻抗的2×电荷泵。

根据上文的叙述和附图，本发明进一步包括一种电流限制开关，该电流限制开关包括第一和第二场效应晶体管(FET)，其中第一FET具有开关的功能，第二FET具有传感电阻的功能。在优选实施例中，第一和第二场效应晶体管(FET)以背靠背的结构连接。在另一个优选实施例中，第一和第二场效应晶体管(FET)具有双向开关的功能。

虽然对本发明根据目前的优选实施例进行了叙述，但应该理解的是，这样的揭示不应被理解为限制。毫无疑问，在阅读了上文的揭示以后，各种替代和修改对于本领域的技术人员将是显而易见的。因此，附后的权利要求将被理解为涵盖落入本发明的精神和范围内的所有替代和修改。

Claims (28)

1.一种电流限制双向开关，其特征在于，该电流限制双向开关包括：

用于在OFF状态不考虑施加到所述双向开关的电压极性切断电流的两个背靠背的场效应晶体管，其中所述两个背靠背FET晶体管中的一个晶体管进一步被恒定地有效驱动，具有连续提供作为传感线性电阻的功能；和

用于检测和限制具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的电压的电流限制电路。

2.如权利要求1所述的电流限制双向开关，其特征在于，

所述两个背靠背FET进一步具有Rdson的源漏电阻，并且该电流限制双向开关具有基本等于两倍的电阻Rdson的总电阻。

3.如权利要求1所述的电流限制双向开关，其特征在于，所述两个背靠背FET进一步包括两个背靠背的共源P-FET晶体管。

4.如权利要求1所述的电流限制双向开关，其特征在于，所述两个背靠背FET进一步包括两个背靠背的共漏P-FET晶体管。

5.如权利要求1所述的电流限制双向开关，其特征在于，所述两个背靠背FET进一步包括两个背靠背的共源N-FET晶体管。

6.如权利要求1所述的电流限制双向开关，其特征在于，所述两个背靠背FET进一步包括两个背靠背的共漏N-FET晶体管。

7.如权利要求1所述的电流限制双向开关，其特征在于，所述电流限制电路进一步包括具有限制电压Vlim的电流限制电压发生器，该限制电压Vlim用于将其与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

8.如权利要求7所述的电流限制双向开关，其特征在于，所述电流限制电压发生器进一步包括用于提供所述限制电压Vlim的带隙参考发生器，该限制电压Vlim用于将其与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

9.如权利要求7所述的电流限制双向开关，其特征在于，所述电流限制电路进一步包括比较器，该比较器用于将所述电流限制电压Vlim与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较。

10.如权利要求1所述的电流限制双向开关，其特征在于，该电流限制双向开关进一步包括：

用于将所述电流限制双向开关切换到ON或OFF状态的可开关电压源。

11.如权利要求1所述的电流限制双向开关，其特征在于，

所述电流限制电路进一步包括用于检测功能为所述传感线性电阻的所述背靠背FET晶体管中的所述一个晶体管两端的电压的放大器。

12.如权利要求11所述的电流限制双向开关，其特征在于，

所述电流限制电路进一步包括具有限制电压Vlim的电流限制电压发生器，该限制电压Vlim用于输入到所述放大器以将其与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

13.如权利要求1所述的电流限制双向开关，其特征在于，

所述两个背靠背FET进一步包括两个背靠背P-FET晶体管；

所述电流限制双向开关进一步包括用于将所述电流限制双向开关切换到ON或OFF状态的可开关电压源；

所述可开关电压源进一步将全部电源电压施加到两个背靠背晶体管中的所述一个晶体管的栅极以使其连续具有所述传感线性电阻的功能。

14.如权利要求1所述的电流限制双向开关，其特征在于，其中：

所述两个背靠背FET进一步包括两个背靠背N-FET晶体管；

所述电流限制双向开关进一步包括用来向功能作为所述传感线性电阻的所述两个背靠背晶体管中的所述一个晶体管施加电压的第一电荷泵；以及

所述电流限制双向开关进一步包括控制具有通道FET功能的所述背靠背N-FET晶体管中的另一个晶体管的栅电压的第二电荷泵。

15.一种电流限制开关，其特征在于，该电流限制开关包括：

第一和第二场效应晶体管，所述第一和所述第二场效应晶体管以背靠背的结构连接，其中所述第一FET具有开关的功能，所述第二FET被恒定地有效驱动，具有连续提供作为传感电阻的功能。

16.如权利要求15所述的电流限制开关，其特征在于，所述第一和所述第二场效应晶体管具有双向开关的功能。

17.一种在OFF状态双向切断电流以及在ON状态传导经限制的电流的方法，其特征在于，该方法包括：

实施在OFF状态不考虑施加到所述双向开关的电压极性切断电流的两个背靠背FET晶体管，并且使所述两个背靠背FET晶体管中的一个晶体管被恒定地有效驱动，具有连续提供作为传感线性电阻的功能；和

检测和限制具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的在所述ON状态传导所述经限制的电流的电压。

18.如权利要求17所述的方法，其特征在于，

所述实施所述两个背靠背FET的步骤进一步包括实施两个具有Rdson的源漏电阻的背靠背FET以及构造具有基本等于两倍的电阻Rdson的总电阻的所述电流限制双向开关的步骤。

19.如权利要求17所述的方法，其特征在于，所述实施所述两个背靠背FET的步骤进一步包括实施带有两个背靠背的共源P-FET晶体管的所述两个背靠背FET的步骤。

20.如权利要求17所述的方法，其特征在于，所述实施所述两个背靠背FET的步骤进一步包括实施带有两个背靠背的共漏P-FET晶体管的所述两个背靠背FET的步骤。

21.如权利要求17所述的方法，其特征在于，所述实施所述两个背靠背FET的步骤进一步包括实施带有两个背靠背的共源N-FET晶体管的所述两个背靠背FET的步骤。

22.如权利要求17所述的方法，其特征在于，所述实施所述两个背靠背FET的步骤进一步包括实施带有两个背靠背的共漏N-FET晶体管的所述两个背靠背FET的步骤。

23.如权利要求17所述的方法，其特征在于，所述检测和限制具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的电压的步骤进一步包括应用具有限制电压Vlim的电流限制电压发生器的步骤，该限制电压Vlim用于将其与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

24.如权利要求23所述的方法，其特征在于，所述应用所述电流限制电压发生器的步骤进一步包括应用用于提供所述限制电压Vlim的带隙参考发生器的步骤，该限制电压Vlim用于将其与功能为传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

25.如权利要求23所述的方法，其特征在于，该方法进一步包括下列步骤：

应用比较器，该比较器用于将所述电流限制电压Vlim与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较。

26.如权利要求17所述的方法，其特征在于，该方法进一步包括下列步骤：

应用可开关电压源，该可开关电压源用于将所述电流限制双向开关切换到ON或OFF状态。

27.如权利要求17所述的方法，其特征在于，所述检测和限制具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的电压的步骤进一步包括实施用于检测具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的电压的放大器的步骤。

28.如权利要求17所述的方法，其特征在于，所述检测和限制具有所述传感线性电阻功能的所述背靠背FET晶体管中的所述一个晶体管两端的电压的步骤进一步包括实施具有限制电压Vlim的电流限制电压发生器的步骤，该限制电压Vlim用于输入到放大器以将其与功能为所述传感线性电阻的两个背靠背晶体管中的所述一个晶体管两端的所述电压进行比较并限制该电压。

Images