CN1945831B - 半导体集成电路 - Google Patents

Abstract

具有对抑制因布线电阻的工艺偏差引起的特性影响有效的电路结构的半导体集成电路。在位于电源电压供给端子(31)和接地电压供给端子(41)远端的电源电压节点(36)、接地电压节点(46)之间设偏压发生电路(1)，基准电压节点(56)、节点(66)从远端连到放大电路块。实际芯片布局中，放大电路块(2)在电源供给源的近侧，而偏压发生电路(1)在远侧。尽管放大电路块(2)和偏压发生电路(1)中因常时电流而发生电压下降，但偏压发生电路(1)基于该电压下降的电源在节点(56、66)发生基准电压。因而，放大电路块(2)的恒流源MOS晶体管的Vgs在靠近偏压发生电路(1)的放大电路(24)中为最小，以该放大电路(24)为基准来设计，其他放大电路(21至23)的响应速度不会有迟缓。

Description

半导体集成电路

技术领域

本发明涉及半导体集成电路，特别地涉及具有能有效抑制因布线电阻的工艺偏差造成的对特性的影响的电路结构的半导体集成电路。

背景技术

将芯片间的偏置电流的偏差降低，并将该芯片间的消耗电流的差和器件特性的差降低的半导体集成电路已为业界所知。例如，专利文献1公开：为了抑制不同的芯片间的消耗电流和特性差，从外部对各个芯片供给相同的偏置电流，基于上述电流来确定芯片内放大器的电流。也就是说，在芯片外部设置确定偏置电流的偏压发生电路，各个芯片从外部供给相同的偏置电流。

专利文献1：特开2000-310981号公报(段落编号0089)

发明内容

然而，如专利文献1所公开的那样，传统技术中将偏压发生电路设在芯片外部，而不是通过在同一芯片内配置放大电路和偏压发生电路，降低多个放大电路间的偏置电流的偏差，并降低消耗电流的差和器件特性的差。也就是说，如液晶TFT驱动器半导体集成电路装置那样，芯片成为长边，从电源和接地供给端子到内部电路的电源和接地布线变长，导致布线电阻变大，从而提供了可抑制因该布线电阻的工艺偏差造成对特性的影响有效的技术。

因而，本发明的目的在于提供不存在上述问题的半导体集成电路。

本发明首先是提供半导体集成电路，其中至少包括：具有第1恒定电位供给端子而供给第1恒定电位的第1恒定电位供给线；具有第2恒定电位供给端子而供给第2恒定电位的第2恒定电位供给线；与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并基于上述第1恒定电位和上述第2恒定电位发生第1基准电位和第2基准电位的第1偏压发生电路；与上述第1偏压发生电路电连接、并供给上述第1基准电位的第1基准电位线；与上述第1偏压发生电路电连接、并供给上述第2基准电位的第2基准电位线；以及与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并与上述第1基准电位线和上述第2基准电位线电连接、且配置在上述第1恒定电位供给端子及上述第2恒定电位供给端子与上述第1偏压发生电路之间的第1模拟电路。

根据本发明，第1偏压发生电路与第1恒定电位供给端子之间的第1恒定电位供给线的布线距离以及第1偏压发生电路与第2恒定电位供给端子之间的第2恒定电位供给线的布线距离，分别比第1模拟电路与第1恒定电位供给端子之间的第1恒定电位供给线的布线距离以及第1模拟电路与第2恒定电位供给端子之间的第2恒定电位供给线的布线距离长。布线电阻与布线距离成比例，因此第1偏压发生电路与第1恒定电位供给端子之间的第1恒定电位供给线的布线电阻以及第1偏压发生电路与第2恒定电位供给端子之间的第2恒定电位供给线的布线电阻，分别比第1模拟电路与第1恒定电位供给端子之间的第1恒定电位供给线的布线电阻以及第1模拟电路与第2恒定电位供给端子之间的第2恒定电位供给线的布线电阻大。

因此，即使第1模拟电路和第1偏压发生电路中因常时流动的电流而发生恒定电压下降，第1偏压发生电路也能基于该电压下降的恒定电压而发生第1及第2基准电压。因而，即使第1及第2恒定电位供给线的布线电阻因工艺偏差而有偏离设计值的值的变化，施加于第1偏压发生电路的电位差也能成为与其设计值大致相同，由第1偏压发生电路发生的第1及第2基准电位的电位差也能成为与设计值大致相同。因此，不会对第1模拟电路有恶劣影响。

附图说明

图1是表示本发明第1实施例的半导体集成电路的电路配置的等效电路图。

图2表示由图1的电路配置确定的电源电压和接地电压与基准偏置电压之间的关系。

图3是表示由本发明第2实施例的半导体集成电路的电路配置的等效电路图。

图4表示由图3的电路配置确定的电源电压和接地电压与基准偏置电压之间的关系。

图5是表示本发明第3实施例的半导体集成电路的电路配置的等效电路图。

图6表示由图5的电路配置确定的电源电压和接地电压与基准偏置电压之间的关系。

符号说明

1     偏压发生电路

2     放大电路块

3     放大电路块

11    输入端子

12    输入端子

13    输入端子

14    输入端子

21    放大电路

22    放大电路

23    放大电路

24    放大电路

30    电源电压供给端子

31    电源电压供给端子

31′  理想电源电压

32    节点

33    节点

34    节点

35    节点

36    电源电压节点

37    电源电压节点

40    接地电压供给端子

41    接地电压供给端子

41′  理想接地电位

42    节点

43    节点

44    节点

45    节点

46    接地电压节点

47    接地电压节点

52    节点

53    节点

54    节点

55    节点

56    基准电压节点

57    基准电压节点

62    节点

63    节点

64    节点

65    节点

66     节点

67     节点

71     布线电阻

72     布线电阻

73     布线电阻

74     布线电阻

101    布线电阻

102    布线电阻

103    布线电阻

104    布线电阻

105    布线电阻

106    布线电阻

112    布线电阻

113    布线电阻

114    布线电阻

115    布线电阻

122    布线电阻

123    布线电阻

124    布线电阻

125    布线电阻

131    布线电阻

132    布线电阻

133    布线电阻

134    布线电阻

135    布线电阻

136    布线电阻

201    输出端子

202    输出端子

203    输出端子

204    输出端子

211    偏压发生电路

311    布线电阻

312    布线电阻

313    布线电阻

314    布线电阻

511    电位差

511′  电位差

512    电位差

512′  电位差

531    电位差

531′  电位差

532    电位差

532′  电位差

541    电位差

541′  电位差

542    电位差

542′  电位差

551    电位差

551′  电位差

552    电位差

552′  电位差

具体实施方式

(1)第1实施例

本发明的第1实施例提供对于抑制布线电阻的偏差对特性的影响有效的半导体集成电路。图1是表示本发明第1实施例的半导体集成电路的电路配置等效电路图。图2是表示图1的电路配置位置导致的电源电压和接地电压与基准偏置电压之关系的示图。

(电路结构)

如图1所示，本发明第1实施例的半导体集成电路设在一个半导体芯片上。该半导体集成电路具有以下的电路结构。第1恒定电位供给线具有第1恒定电位供给端子，供给第1恒定电位。上述第1恒定电位供给线，具体而言，可由已知的电源电压供给线构成。上述第1恒定电位供给端子，具体而言，可由电源电压供给端子31构成。第2恒定电位供给线具有第2恒定电位供给端子，供给第2恒定电位。上述第2恒定电位与上述第1恒定电位不同。上述第2恒定电位供给线，具体而言，可由已知的接地电压供给线构成。第2恒定电位供给端子，具体而言，可由接地电压供给端子41构成。

第1偏压发生电路1与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并基于上述第1恒定电位和上述第2恒定电位发生第1基准电位和第2基准电位。第1偏压发生电路1，具体而言，与电源电压供给线的节点36和接地电压供给线的节点46电连接。从电源电压供给端子31和接地电压供给端子41看，电源电压供给线的节点36和接地电压供给线的节点46分别是远端节点。第1偏压发生电路1基于从电源电压供给端子31供给的电源电压和从接地电压供给端子41供给的接地电压，发生第1基准电位和第2基准电位。

第1基准电位线具有节点56，在该节点56上与上述第1偏压发生电路1电连接。上述第1基准电位线供给由上述第1偏压发生电路发生的上述第1基准电位。第2基准电位线具有节点66，在该节点66上与上述第1偏压发生电路1电连接。上述第2基准电位线供给由上述第1偏压发生电路发生的上述第2基准电位。

一个或多个模拟电路与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并与上述第1基准电位线和上述第2基准电位线电连接。上述一个或多个模拟电路配置在上述第1恒定电位供给端子及上述第2恒定电位供给端子与上述第1偏压发生电路1之间。这里，各模拟电路可由接受第1恒定电位供给、第2恒定电位供给、第1基准电位供给和第2基准电位供给而动作的已知的模拟电路(例如，放大电路)构成，但不必一定限于放大电路。具体而言，模拟电路可由放大电路21至24构成。上述一个或多个模拟电路配置在第1偏压发生电路1与电源电压供给端子31及接地电压供给端子41之间。具体而言，放大电路21至24配置在第1偏压发生电路1与电源电压供给端子31及接地电压供给端子41之间。

上述放大电路21与电源电压供给线的节点32和接地电压供给线的节点42电连接、并与第1基准电位供给线的节点52和第2基准电位供给线的节点62电连接。上述电源电压供给线的节点32与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101。上述接地电压供给线的节点42与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131。上述电源电压供给线的节点32与上述接地电压供给线的节点42之间存在上述放大电路21的电阻71。上述放大电路21包含+输入端子11、-输入端子和输出端子201，该-输入端子与输出端子201电连接。第1基准电位供给线的节点52与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻112、113、114、115。第2基准电位供给线的节点62与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻122、123、124、125。

上述放大电路22与电源电压供给线的节点33和接地电压供给线的节点43电连接、并与第1基准电位供给线的节点53和第2基准电位供给线的节点63电连接。上述电源电压供给线的节点33与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102。上述接地电压供给线的节点43与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132。上述电源电压供给线的节点33与上述接地电压供给线的节点43之间存在上述放大电路22的电阻72。上述放大电路22具有+输入端子12、-输入端子和输出端子202，该-输入端子与输出端子202电连接。第1基准电位供给线的节点53与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻113、114、115。第2基准电位供给线的节点63与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻123、124、125。

上述放大电路23与电源电压供给线的节点34和接地电压供给线的节点44电连接、并与第1基准电位供给线的节点54和第2基准电位供给线的节点64电连接。上述电源电压供给线的节点34与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103。上述接地电压供给线的节点44与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133。上述电源电压供给线的节点34与上述接地电压供给线的节点44之间存在上述放大电路23的电阻73。上述放大电路23具有+输入端子13、-输入端子和输出端子203，该-输入端子与输出端子203电连接。第1基准电位供给线的节点54与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻114、115。第2基准电位供给线的节点64与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻124、125。

上述放大电路24与电源电压供给线的节点35和接地电压供给线的节点45电连接、并与第1基准电位供给线的节点55和第2基准电位供给线的节点65电连接。上述电源电压供给线的节点35与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103、104。上述接地电压供给线的节点45与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133、134。上述电源电压供给线的节点35与上述接地电压供给线的节点45之间存在上述放大电路24的电阻74。上述放大电路24具有+输入端子14、-输入端子和输出端子204，该-输入端子与输出端子204电连接。第1基准电位供给线的节点55与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻115。第2基准电位供给线的节点65与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻125。

第1偏压发生电路1与电源电压供给线的节点36和接地电压供给线的节点46电连接、并与第1基准电位供给线的节点56和第2基准电位供给线的节点66电连接。上述电源电压供给线的节点36与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103、104、105。上述接地电压供给线的节点46与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133、134、135。

也就是说，上述放大电路21配置在电源电压供给端子31和接地电压供给端子41与上述放大电路22之间。上述放大电路22配置在上述放大电路21与上述放大电路23之间。上述放大电路23配置在上述放大电路22与上述放大电路24之间。上述放大电路24配置在上述放大电路23与上述第1偏压发生电路1之间。

换言之，第1偏压发生电路1配置在这样的位置，从电源电压供给端子31和接地电压供给端子41开始到该处的布线距离比放大电路21至24的距离更远。该布线距离就是上述第1恒定电位供给线和上述第2恒定电位供给线的距离。由于上述第1恒定电位供给线和上述第2恒定电位供给线具有布线电阻，从电源电压供给端子31和接地电压供给端子41起始的布线距离越长，电压降就越大。也就是说，上述第1偏压发生电路1分别与上述第1恒定电位供给线和上述第2恒定电位供给线连接的节点36及46到电源电压供给端子31和接地电压供给端子41的布线距离，比放大电路21至24与上述第1恒定电位供给线和上述第2恒定电位供给线连接的节点32及42、节点33及43、节点34及44、节点35及45到电源电压供给端子31和接地电压供给端子41的布线距离远。

也就是说，相对于电源电压供给端子31和接地电压供给端子41，在远端的电源电压节点36与接地电压节点46之间设偏压发生电路1，并将基准电压节点56、节点66从远端连接到放大电路块2。另外，实际的芯片布局中，也在离电源供给源的近侧设置放大电路块2，在其远侧设置偏压发生电路1。

放大电路块2内的放大电路21的电源电压与节点32连接，接地电压与节点42连接，基准电压与节点52和节点62连接。放大电路22的电源电压与节点33连接，接地电压与节点43连接，基准电压与节点53和节点63连接。放大电路23的电源电压与节点34连接，接地电压与节点44连接，基准电压与节点54和节点64连接。放大电路24的电源电压与节点35连接，接地电压与节点45连接，基准电压与节点55和节点65连接。

另外，分别在各放大电路21、22、23、24内图示的布线电阻71、72、73、74，是用以为后述的说明表现放大电路中流动的电流的图示。

接着，电源电压节点31和节点32经由布线电阻101相互连接，节点32和节点33经由布线电阻102相互连接，节点33和节点34经由布线电阻103相互连接，节点34和节点35经由布线电阻104相互连接，节点35和节点36经由布线电阻105相互连接。接地电压节点41和节点42经由布线电阻131相互连接，节点42和节点43经由布线电阻132相互连接，节点43和节点44经由布线电阻133相互连接，节点44和节点45经由布线电阻134相互连接，节点45和节点46经由布线电阻135相互连接。基准电压节点56和节点55经由布线电阻115相互连接，节点52和节点53经由布线电阻112相互连接，节点53和节点54经由布线电阻113相互连接，节点54和节点55经由布线电阻114相互连接。基准电压节点66和节点65经由布线电阻125相互连接，节点62和节点63经由布线电阻122相互连接，节点63和节点64经由布线电阻123相互连接，节点64和节点65经由布线电阻124相互连接。上述的布线电阻101、102、103、104、105、112、113、114、115、122、123、124、125、131、132、133、134、135是表示金属布线的布线电阻。另外，节点52、节点53、节点54、节点55与各放大电路21至24内的恒流源PMOS晶体管的栅极连接，节点62、节点63、节点64、节点65与各放大电路21至24内的恒流源NMOS晶体管的栅极连接。

前述的布线和电路元件集成在一个半导体芯片上。第1偏压发生电路1可用已知的电路结构实现。而且，放大电路21至24可各自用已知的电路结构实现。

(电路动作)

参照图1说明的半导体集成电路，如图2所示，其基本动作是将对各放大电路的输入端子11、12、13、14的模拟电压电平分别以模拟电压电平输出到输出端子201、202、203、204。

接着，就基于配置位置的电源电压·接地电压和偏置电压的关系进行说明。偏压发生电路1配置在电源电压节点36与接地电压节点46之间，因此基准电压节点56、节点66以电源电压节点36和接地电压节点46为基准而确定。而且，由于各放大电路21至24上常时流过电流，各放大电路21至24上产生电压降(以虚线图示)，从而在电源电压节点32至36、接地电压节点42至46上产生电位差。特别地，离电源供给侧即电源电压供给端子31和接地电压供给端子41更远的节点36和节点46处的电压降就更大。图中，将无电压降时的理想电源电压31′和理想接地电位41′用实线图示。

另外，由于从偏压发生电路1起始的基准电压布线是高阻抗状态，不产生电压降，节点52至节点56的电平相同，而且节点62至节点66的电平也成为相同。

(效果)

如以上说明，依据本发明的第1实施例，即使有放大电路21至24和偏压发生电路1上常时流过的电流导致的电源电压下降的情况发生，由于将偏压发生电路1的电源电压节点36和接地电压节点46设置在离电源电压供给节点31和接地电压供给节点41的最远端，偏压发生电路1也能基于该电压下降了的电源在基准电压节点56、66上产生基准电压。因而，放大电路21至24的恒流源MOS晶体管的Vgs在离偏压发生电路1最近的放大电路24上成为最小，若以上述放大电路24为基准进行设计，另外的放大电路21至23的响应速度不会变迟缓。

另外，即使电源布线电阻因工艺偏差而造成布线电阻完工值改变，电源电压节点36与基准电压节点56之间的电位差，也就是说，图2中的布线电阻值高时的电位差511和低时的电位差511′成为大致相同，且接地电压节点46与基准电压节点66之间的电位差，也就是说，图2中的布线电阻值高时的电位差512和低时的电位差512′大致成为相同，因此，恒流源MOS晶体管的Vgs，即图2中的电位差531、531’、532、532′比放大电路24的恒流源MOS晶体管的Vgs大，因此响应速度不会变迟缓。

而且，若考虑布线电阻值加工成较大的情况进行设计，则布线电阻值变得较小时，电源供给侧的电源电压供给端子31和接地电压供给端子41的近端，即偏压发生电路1的远端的恒流源MOS晶体管的Vgs变小，因此消耗电流减少。

(2)第2实施例

本发明的第2实施例提供对抑制布线电阻的偏差对特性的影响有效的半导体集成电路。图3是表示本发明的第1实施例的半导体集成电路的电路配置的等效电路图。图4表示由图3的电路配置位置产生的电源电压和接地电压与基准偏置电压之关系。

(电路结构)

如图3所示，本发明第2实施例的半导体集成电路设在一个半导体芯片上。该半导体集成电路具有以下的电路结构。第1恒定电位供给线具有第1恒定电位供给端子，供给第1恒定电位。上述第1恒定电位供给线，具体而言，可由已知的电源电压供给线构成。上述第1恒定电位供给端子，具体而言，可由电源电压供给端子31构成。第2恒定电位供给线具有第2恒定电位供给端子，供给第2恒定电位。上述第2恒定电位与上述第1恒定电位不同。上述第2恒定电位供给线，具体而言，可由已知的接地电压供给线构成。第2恒定电位供给端子，具体而言，可由接地电压供给端子41构成。

第1偏压发生电路1与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并基于上述第1恒定电位和上述第2恒定电位而产生第1基准电位和第2基准电位。第1偏压发生电路1，具体而言，与电源电压供给线的节点36和接地电压供给线的节点46电连接。从电源电压供给端子31和接地电压供给端子41看，电源电压供给线的节点36和接地电压供给线的节点46分别是远端节点。第1偏压发生电路1基于电源电压供给端子31供给的电源电压和接地电压供给端子41供给的接地电压而产生第1基准电位和第2基准电位。

第1基准电位线具有节点56，在该节点56上与上述第1偏压发生电路1电连接。上述第1基准电位线供给由上述第1偏压发生电路产生的上述第1基准电位。第2基准电位线具有节点66，在该节点66上与上述第1偏压发生电路1电连接。上述第2基准电位线供给上述第1偏压发生电路产生的上述第2基准电位。

第2偏压发生电路211与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并基于上述第1恒定电位和上述第2恒定电位而产生第1基准电位和第2基准电位。第2偏压发生电路211，具体而言，与电源电压供给线的节点37和接地电压供给线的节点47电连接。从电源电压供给端子31和接地电压供给端子41看，电源电压供给线的节点37和接地电压供给线的节点47分别是中距离的节点。第2偏压发生电路211基于电源电压供给端子31供给的电源电压和接地电压供给端子41供给的接地电压而产生第3基准电位和第4基准电位。

第1模拟电路块2配置在上述第2偏压发生电路211与上述电源电压供给端子31及接地电压供给端子41之间。上述第1模拟电路块2经由电源电压供给线的节点37和接地电压供给线的节点47与第2偏压发生电路211电连接。上述第1模拟电路块2包含一个或多个模拟电路。上述一个或多个模拟电路与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并与上述第3基准电位线和上述第4基准电位线电连接。上述一个或多个模拟电路配置在上述第1恒定电位供给端子及上述第2恒定电位供给端子与上述第2偏压发生电路211之间。这里，各模拟电路是，由接受第1恒定电位供给、第2恒定电位供给、第3基准电位供给和第4基准电位供给而动作的已知的模拟电路(例如，放大电路)构成，但是不必一定限于放大电路。具体而言，模拟电路可由放大电路21和22构成。上述一个或多个模拟电路配置在第2偏压发生电路211与电源电压供给端子31及接地电压供给端子41之间。具体而言，放大电路21和22配置在第2偏压发生电路211与电源电压供给端子31及接地电压供给端子41之间。

上述放大电路21与电源电压供给线的节点32和接地电压供给线的节点42电连接、并与第3基准电位供给线的节点52和第4基准电位供给线的节点62电连接。上述电源电压供给线的节点32与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101。上述接地电压供给线的节点42与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131。上述电源电压供给线的节点32与上述接地电压供给线的节点42之间存在上述放大电路21的电阻71。上述放大电路21具有+输入端子11、-输入端子和输出端子201，该-输入端子与输出端子201电连接。第3基准电位供给线的节点52与第2偏压发生电路211之间存在第3基准电位供给线的布线电阻112、113。第4基准电位供给线的节点62与第2偏压发生电路211之间存在第4基准电位供给线的布线电阻122、123。

上述放大电路22与电源电压供给线的节点33和接地电压供给线的节点43电连接、并与第3基准电位供给线的节点53和第4基准电位供给线的节点63电连接。上述电源电压供给线的节点33与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102。上述接地电压供给线的节点43与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132。上述电源电压供给线的节点33与上述接地电压供给线的节点43之间存在上述放大电路22的电阻72。上述放大电路22具有+输入端子12、-输入端子和输出端子202，该-输入端子与输出端子202电连接。第3基准电位供给线的节点53与第2偏压发生电路211之间存在第3基准电位供给线的布线电阻113。第4基准电位供给线的节点63与第2偏压发生电路211之间存在第4基准电位供给线的布线电阻123。

第2模拟电路块3配置在上述第1偏压发生电路1与上述第2偏压发生电路211之间。也就是说，上述第2偏压发生电路211配置在上述第1模拟电路块2与上述第2模拟电路块3之间。上述第2模拟电路块3经由电源电压供给线的节点36和接地电压供给线的节点46与第1偏压发生电路1电连接。上述第2模拟电路块3包含一个或多个模拟电路。上述一个或多个模拟电路又与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并与上述第1基准电位线和上述第2基准电位线电连接。上述一个或多个模拟电路配置在上述第1偏压发生电路1与上述第2偏压发生电路211之间。这里，各模拟电路可由接受第1恒定电位供给、第2恒定电位供给、第1基准电位供给和第2基准电位供给而动作的已知的模拟电路(例如，放大电路)构成，但是不必一定限于放大电路。具体而言，模拟电路可由放大电路23及24构成。上述一个或多个模拟电路配置在第1偏压发生电路1与第2偏压发生电路211之间。具体而言，放大电路23及24配置在第2偏压发生电路211与第1偏压发生电路1之间。

上述放大电路23与电源电压供给线的节点34和接地电压供给线的节点44电连接、并与第1基准电位供给线的节点54和第2基准电位供给线的节点64电连接。上述电源电压供给线的节点34与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103。上述接地电压供给线的节点44与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133。上述电源电压供给线的节点34与上述接地电压供给线的节点44之间存在上述放大电路23的电阻73。上述放大电路23具有+输入端子13、-输入端子和输出端子203，该-输入端子与输出端子203电连接。第1基准电位供给线的节点54与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻114、115。第2基准电位供给线的节点64与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻124、125。

上述放大电路24与电源电压供给线的节点35和接地电压供给线的节点45电连接、并与第1基准电位供给线的节点55和第2基准电位供给线的节点65电连接。上述电源电压供给线的节点35与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103、104。上述接地电压供给线的节点45与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133、134。上述电源电压供给线的节点35与上述接地电压供给线的节点45之间存在上述放大电路24的电阻74。上述放大电路24具有+输入端子14、-输入端子和输出端子204，该-输入端子与输出端子204电连接。第1基准电位供给线的节点55与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻115。第2基准电位供给线的节点65与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻125。

第1偏压发生电路1与电源电压供给线的节点36和接地电压供给线的节点46电连接、并与第1基准电位供给线的节点56和第2基准电位供给线的节点66电连接。上述电源电压供给线的节点36与电源电压供给端子31之间存在上述电源电压供给线的布线电阻101、102、103、104、105。上述接地电压供给线的节点46与接地电压供给端子41之间存在上述接地电压供给线的布线电阻131、132、133、134、135。

也就是说，上述放大电路21配置在电源电压供给端子31及接地电压供给端子41与上述放大电路22之间。上述放大电路22配置在上述放大电路21与上述第2偏压发生电路211之间。上述第2偏压发生电路211配置在上述放大电路22与上述放大电路23之间。上述放大电路23配置在上述第2偏压发生电路211与上述放大电路24之间。上述放大电路24配置在上述放大电路23与上述第1偏压发生电路1之间。

换言之，第1偏压发生电路1配置在其从电源电压供给端子31和接地电压供给端子41起始的布线距离比放大电路23及24的相应距离更远的位置上。该布线距离就是上述第1恒定电位供给线和上述第2恒定电位供给线的距离。由于上述第1恒定电位供给线和上述第2恒定电位供给线具有布线电阻，从电源电压供给端子31和接地电压供给端子41起始的布线距离越长，电压降就越大。也就是说，就从电源电压供给端子31和接地电压供给端子41起始的布线距离而言，上述第1偏压发生电路1与上述第1恒定电位供给线和上述第2恒定电位供给线相连接的节点36及46，要比放大电路23及24与上述第1恒定电位供给线和上述第2恒定电位供给线相连接的节点34及64、节点35及65远。

就从电源电压供给端子31和接地电压供给端子41起始的布线距离而言，第2偏压发生电路211配置在比放大电路21和22更远的位置。该布线距离就是上述第1恒定电位供给线和上述第2恒定电位供给线的距离。由于上述第1恒定电位供给线和上述第2恒定电位供给线具有布线电阻，从电源电压供给端子31和接地电压供给端子41起始的布线距离越长，电压降就越大。也就是说，就从电源电压供给端子31和接地电压供给端子41起始的布线距离而言，上述第2偏压发生电路211与上述第1恒定电位供给线和上述第2恒定电位供给线分别连接的节点37和47比放大电路21和22与上述第1恒定电位供给线和上述第2恒定电位供给线连接的节点32及42、节点33及43远。

也就是说，相对于电源电压供给端子31、接地电压供给端子41，偏压发生电路1设在远端的电源电压节点36与接地电压节点46之间，基准电压节点56、节点66从远端连接到放大电路块3。位于其中间的电源电压节点37、接地电压节点47之间存在偏压发生电路211，基准电压节点57、节点67从中央连接到放大电路块2。另外，实际的芯片布局中，放大电路块2配置在电源供给源的近侧，偏压发生电路211配置在中央，放大电路块3配置得更远，而偏压发生电路1配置在远端。

放大电路块2内的放大电路21的电源电压连接于节点32，接地电压连接于节点42，基准电压连接于节点52和节点62。放大电路22的电源电压连接于节点33，接地电压连接于节点43，基准电压连接于节点53和节点63。放大电路23的电源电压连接于节点34，接地电压连接于节点44，基准电压连接于节点54和节点64。放大电路24的电源电压连接于节点35，接地电压连接于节点45，基准电压连接于节点55和节点65。

另外，各放大电路内图示的布线电阻71、72、73、74，用以为后述的说明表示放大电路中流动的电流。

接着，电源电压节点31和节点32经由布线电阻101相互连接，节点32和节点33经由布线电阻102相互连接，节点33和节点37经由布线电阻103相互连接，节点37和节点34经由布线电阻106相互连接，节点34和节点35经由布线电阻104相互连接，节点35和节点36经由布线电阻105相互连接。接地电压节点41和节点42经由布线电阻131相互连接，节点42和节点43经由布线电阻132相互连接，节点43和节点47经由布线电阻133相互连接，节点47和节点44经由布线电阻136相互连接，节点44和节点45经由布线电阻134相互连接，节点45和节点46经由布线电阻135相互连接。基准电压节点56和节点55经由布线电阻115相互连接，节点52和节点53经由布线电阻112相互连接，节点53和节点57经由布线电阻113相互连接，节点54和节点55经由布线电阻114相互连接。基准电压节点66和节点65经由布线电阻125相互连接，节点62和节点63经由布线电阻122相互连接，节点63和节点67经由布线电阻123相互连接，节点64和节点65经由布线电阻124相互连接。

上述的布线电阻101、102、103、104、105、106、112、113、114、115、122、123、124、125、131、132、133、134、135、136表示金属布线的布线电阻。另外，节点52、节点53、节点54、节点55与各放大电路21至24内的恒流源PMOS晶体管的栅极连接，节点62、节点63、节点64、节点65与各放大电路21至24内的恒流源NMOS晶体管的栅极连接。

另外，上述的半导体集成电路集成在一个半导体芯片上。偏压发生电路1和偏压发生电路211是具有相同特性的电路。而且，第1及第2偏压发生电路1、211能够以已知的电路结构实现。而且，各放大电路21至24能够以已知的电路结构实现。

(电路动作)

参照图3说明的半导体集成电路，如图4所示，其基本动作是将对各放大电路的输入端子11、12、13、14的模拟电压电平分别以模拟电压电平输出到输出端子201、202、203、204。

接着，就由配置位置产生的电源电压·接地电压与偏置电压的关系进行说明。偏压发生电路1配置在电源电压节点36与接地电压节点46之间，因此，基准电压节点56、节点66以电源电压节点36和接地电压节点46为基准加以确定。

偏压发生电路211配置在电源电压节点37与接地电压节点47之间，因此，基准电压节点57、节点67以电源电压节点37和接地电压节点47为基准加以确定。

而且，由于各放大电路21至24中常时流过电流，各放大电路21至24中产生电压降(以虚线图示)，电源电压节点32至36、接地电压节点42至46上发生电位差。特别地，在距离电源供给侧的电源电压供给端子31和接地电压供给端子41远的节点36和节点46上电压降更为显著。这里，图示了无电压降时的理想电源电压31′和理想接地电位41′。另外，与电源电压节点36和接地电压节点46相比，电源电压节点37和接地电压节点47更接近电源供给侧的电源电压供给端子31和接地电压供给端子41，因此电压降的影响小些。

另外，由于从偏压发生电路1和偏压发生电路211起始的基准电压的布线是高阻抗状态，不产生电压降，因此分别有：节点52、53、57的电压电平成为相同，节点62、63、67的电压电平成为相同，节点54、55、56的电压电平成为相同，节点64、65、66的电压电平成为相同。

(效果)

如以上说明，依据本发明的第2实施例，即使放大电路21至24和偏压发生电路1、211上发生因常时流过的电流导致的电源电压下降，通过将偏压发生电路1的电源电压节点36和接地电压节点46配置在距离电源电压供给节点31和接地电压供给节点41的最远端，偏压发生电路1也可基于电压下降了的电源在基准电压节点56、66上产生基准电压。因而，就放大电路23、24的恒流源MOS晶体管的Vgs而言，接近于偏压发生电路1的放大电路24成为最小，若以该放大电路24为基准进行设计，另一放大电路23的响应速度就不会变迟缓。

同样地，通过将偏压发生电路211的电源电压节点37和接地电压节点47配置在从电源电压供给节点31和接地电压供给节点41到最远端之间的中间位置附近，偏压发生电路211基于该中间电平的电压降的电源在基准电压节点56、66上产生基准电压。因而，就放大电路21、22的恒流源MOS晶体管的Vgs而言，接近偏压发生电路211的放大电路22成为最小，若以上述放大电路22为基准进行设计，则另一放大电路21的响应速度不会变迟缓。

然后，通过在电源供给侧的电源电压供给端子31和接地电压供给端子41与从该处起始的最远端之间的中间位置附近设置偏压发生电路211，能够比在离电源供给侧的电源电压供给端子31和接地电压供给端子41的最远端产生基准电压更有效地减少放大电路21、22处的消耗电流。

另外，即使电源布线电阻因工艺偏差而使其布线电阻完工值改变，电源电压节点36与基准电压节点56之间的电位差，也就是说，图4中的布线电阻值高时的电位差511和低时的电位差511′大致成为相同，而且，接地电压节点46与基准电压节点66之间的电位差，也就是说，图4中的布线电阻值高时的电位差512和低时的电位差512′大致成为相同。因而，就放大电路23内的恒流源MOS晶体管的Vgs而言，也就是说，图4中的电位差551、551’、552、552′比放大电路24内的恒流源MOS晶体管的Vgs大，因此响应速度不会变迟缓。

同样地，基准电压节点57的电位差，即如图4所示的布线电阻值高时的电位差541、低时的电位差541′，基准电压节点67的电位差，即图4所示的布线电阻值高时的电位差542、低时的电位差542′也分别大致相同，因此就放大电路21内的恒流源MOS晶体管的Vgs而言，即图4中的电位差531、531’、532、532′比放大电路22内的恒流源MOS晶体管的Vgs大，因此响应速度不会变迟缓。

而且，若考虑布线电阻值加工成较大的情况进行设计，则由于即使布线电阻值变得较小时，电源供给侧的电源电压供给端子31和接地电压供给端子41的近端，即从偏压发生电路1、211起始的远端的恒流源MOS晶体管的Vgs也变小，因此消耗电流减少。

(3)第3实施例

本发明的第3实施例提供对于抑制布线电阻的偏差对特性的影响有效的半导体集成电路。图5是表示本发明第3实施例的半导体集成电路的电路配置的等效电路图。图6表示因图5的电路配置位置而产生的电源电压和接地电压与基准偏置电压之关系。

(电路结构)

如图5所示，本发明第3实施例的半导体集成电路具有以下的电路结构。第1恒定电位供给线具有第1恒定电位供给端子，供给第1恒定电位。上述第1恒定电位供给线，具体而言，可由已知的电源电压供给线构成。上述第1恒定电位供给端子，具体而言，可由电源电压供给端子30构成。第2恒定电位供给线具有第2恒定电位供给端子，供给第2恒定电位。上述第2恒定电位与上述第1恒定电位不同。上述第2恒定电位供给线，具体而言，可由已知的接地电压供给线构成。第2恒定电位供给端子，具体而言，可由接地电压供给端子40构成。

第1偏压发生电路1与上述第1恒定电位供给线和上述第2恒定电位供给线电连接，并基于上述第1恒定电位和上述第2恒定电位而发生第1基准电位和第2基准电位。第1偏压发生电路1，具体而言，与电源电压供给线的节点37和接地电压供给线的节点47电连接。从电源电压供给端子30和接地电压供给端子40看，电源电压供给线的节点37和接地电压供给线的节点47分别是远端的节点。第1偏压发生电路1基于电源电压供给端子30供给的电源电压和接地电压供给端子40供给的接地电压而发生第1基准电位和第2基准电位。

第1基准电位线具有节点57，在该节点57上与上述第1偏压发生电路1电连接。上述第1基准电位线供给上述第1偏压发生电路1发生的上述第1基准电位。第2基准电位线具有节点67，在该节点676上与上述第1偏压发生电路1电连接。上述第2基准电位线供给上述第1偏压发生电路1发生的上述第2基准电位。

第1模拟电路块2配置在上述第1偏压发生电路1与上述电源电压供给端子30及接地电压供给端子40之间。上述第1模拟电路块2经由电源电压供给线的节点37和接地电压供给线的节点47与第1偏压发生电路1电连接。上述第1模拟电路块2经由电源电压供给线的节点31和接地电压供给线的节点41与电源电压供给端子30和接地电压供给端子40电连接。在电源电压供给线的节点31与电源电压供给端子30之间存在电源电压供给线的布线电阻312。在接地电压供给线的节点41与接地电压供给端子40之间存在接地电压供给线的布线电阻311。上述第1模拟电路块2包含一个或多个模拟电路。上述一个或多个模拟电路与上述第1恒定电位供给线和上述第2恒定电位供给线电连接、并与上述第1基准电位线和上述第2基准电位线电连接。上述一个或多个模拟电路配置在上述第1恒定电位供给端子及上述第2恒定电位供给端子与上述第1偏压发生电路1之间。这里，各模拟电路可由接受第1恒定电位供给、第2恒定电位供给、第1基准电位供给和第2基准电位供给而动作的已知的模拟电路(例如，放大电路)构成，但是不必一定限于放大电路。具体而言，模拟电路可由放大电路21和22构成。上述一个或多个模拟电路设置在第1偏压发生电路1与节点31、41之间。具体而言，放大电路21和22设置在第1偏压发生电路1与节点31、41之间。

上述放大电路21与电源电压供给线的节点32和接地电压供给线的节点42电连接，并与第1基准电位供给线的节点52和第2基准电位供给线的节点62电连接。上述电源电压供给线的节点32与电源电压供给端子30之间存在上述电源电压供给线的布线电阻101、312。上述接地电压供给线的节点42与接地电压供给端子40之间存在上述接地电压供给线的布线电阻131、311。上述电源电压供给线的节点32与上述接地电压供给线的节点42之间存在上述放大电路21的电阻71。上述放大电路21具有+输入端子11、-输入端子和输出端子201，该-输入端子与输出端子201电连接。第1基准电位供给线的节点52和第1偏压发生电路1之间存在第1基准电位供给线的布线电阻112、113。第2基准电位供给线的节点62和第1偏压发生电路1之间存在第2基准电位供给线的布线电阻122、123。

上述放大电路22与电源电压供给线的节点33和接地电压供给线的节点43电连接，并与第1基准电位供给线的节点53和第2基准电位供给线的节点63电连接。上述电源电压供给线的节点33与电源电压供给端子30之间存在上述电源电压供给线的布线电阻101、102、312。上述接地电压供给线的节点43与接地电压供给端子40之间存在上述接地电压供给线的布线电阻131、132、311。上述电源电压供给线的节点33与上述接地电压供给线的节点43之间存在上述放大电路22的电阻72。上述放大电路22具有+输入端子12、-输入端子和输出端子202，该-输入端子与输出端子202电连接。第1基准电位供给线的节点53与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻113。第2基准电位供给线的节点63与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻123。

第2模拟电路块3配置在上述第1偏压发生电路1与上述电源电压供给端子30及接地电压供给端子40之间。换言之，上述第1偏压发生电路1配置在上述第1模拟电路块2与上述第2模拟电路块3之间。上述第2模拟电路块3经由电源电压供给线的节点37和接地电压供给线的节点47与第1偏压发生电路1电连接。上述第2模拟电路块3经由电源电压供给线的节点36和接地电压供给线的节点46与电源电压供给端子30和接地电压供给端子40电连接。电源电压供给线的节点36与电源电压供给端子30之间存在电源电压供给线的布线电阻314。接地电压供给线的节点46与接地电压供给端子40之间存在接地电压供给线的布线电阻313。上述第2模拟电路块3包含一个或多个模拟电路。上述一个或多个模拟电路与上述第1恒定电位供给线和上述第2恒定电位供给线电连接，并与上述第1基准电位线和上述第2基准电位线电连接。上述一个或多个模拟电路配置在上述第1恒定电位供给端子及上述第2恒定电位供给端子与上述第1偏压发生电路1之间。这里，各模拟电路可由接受第1恒定电位供给、第2恒定电位供给、第1基准电位供给和第2基准电位供给而动作的已知的模拟电路(例如，放大电路)构成，但是不必一定限于放大电路。具体而言，模拟电路可由放大电路23及24构成。上述一个或多个模拟电路配置在第1偏压发生电路1与节点36、46之间。具体而言，放大电路23及24配置在第1偏压发生电路1与节点36、46之间。

上述放大电路23与电源电压供给线的节点34和接地电压供给线的节点44电连接，并与第1基准电位供给线的节点54和第2基准电位供给线的节点64电连接。上述电源电压供给线的节点34与电源电压供给端子30之间存在上述电源电压供给线的布线电阻104、105、314。上述接地电压供给线的节点44与接地电压供给端子40之间存在上述接地电压供给线的布线电阻134、135、313。上述电源电压供给线的节点34与上述接地电压供给线的节点44之间存在上述放大电路23的电阻73。上述放大电路23具有+输入端子13、-输入端子和输出端子203，该-输入端子与输出端子203电连接。第1基准电位供给线的节点54与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻116。第2基准电位供给线的节点64与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻126。

上述放大电路24与电源电压供给线的节点35和接地电压供给线的节点45电连接，并与第1基准电位供给线的节点55和第2基准电位供给线的节点65电连接。上述电源电压供给线的节点35与电源电压供给端子30之间存在上述电源电压供给线的布线电阻105、314。上述接地电压供给线的节点45与接地电压供给端子40之间存在上述接地电压供给线的布线电阻135、313。上述电源电压供给线的节点35与上述接地电压供给线的节点45之间存在上述放大电路24的电阻74。上述放大电路24具有+输入端子14、-输入端子和输出端子204，该-输入端子与输出端子204电连接。第1基准电位供给线的节点55与第1偏压发生电路1之间存在第1基准电位供给线的布线电阻114、116。第2基准电位供给线的节点65与第1偏压发生电路1之间存在第2基准电位供给线的布线电阻124、126。

第1偏压发生电路1与电源电压供给线的节点37和接地电压供给线的节点47电连接，并与第1基准电位供给线的节点57和第2基准电位供给线的节点67电连接。上述电源电压供给线的节点37与节点31之间存在上述电源电压供给线的布线电阻101、102、103。上述电源电压供给线的节点37与节点36之间存在上述电源电压供给线的布线电阻104、105、106。上述接地电压供给线的节点47与节点41之间存在上述接地电压供给线的布线电阻131、132、133。上述接地电压供给线的节点47与节点46之间存在上述接地电压供给线的布线电阻134、135、136。

也就是说，上述放大电路21配置在电源电压供给端子30和接地电压供给端子40与上述放大电路22之间。上述放大电路22配置在上述放大电路21与上述第1偏压发生电路1之间。上述放大电路23配置在上述第1偏压发生电路1与上述放大电路24之间。上述放大电路24配置在上述放大电路23与上述电源电压供给端子30及接地电压供给端子40之间。

换言之，就从电源电压供给端子30和接地电压供给端子40起始的布线距离而言，第1偏压发生电路1配置在比放大电路21至24远的位置上。该布线距离就是上述第1恒定电位供给线和上述第2恒定电位供给线的距离。由于上述第1恒定电位供给线和上述第2恒定电位供给线具有布线电阻，从电源电压供给端子30和接地电压供给端子40起始的布线距离越长，电压降就越大。也就是说，就从电源电压供给端子30和接地电压供给端子40起始的布线距离而言，上述第1偏压发生电路1分别与上述第1恒定电位供给线和上述第2恒定电位供给线连接的节点37和47，比放大电路21至24与上述第1恒定电位供给线和上述第2恒定电位供给线连接的节点32及42、节点33及43、节点34及44、节点35及45远。

也就是说，设有放大电路块2、偏压发生电路1和放大电路块3，相对于电源电压供给端子30、接地电压供给端子40，放大电路块2的电源电压节点31经由布线电阻312与电源电压供给端子30连接，接地电压节点41经由布线电阻311与接地电压供给端子40连接，放大电路块3的电源电压节点36经由布线电阻314与电源电压供给端子30连接，接地电压节点46经由布线电阻313与接地供给端子40连接。

放大电路块2内的放大电路21的电源电压连接于节点32，接地电压连接于节点42，基准电压连接于节点52、节点62。放大电路22的电源电压连接于节点33，接地电压连接于节点43，基准电压连接于节点53、节点63。放大电路23的电源电压连接于节点34，接地电压连接于节点44，基准电压连接于节点54、节点64。放大电路24的电源电压连接于节点35，接地电压连接于节点45，基准电压连接于节点55、节点65。

另外，各放大电路21至24内图示的布线电阻71、72、73、74为后述的说明表示放大电路中流动的电流。

接着电源电压节点31和节点32经由布线电阻101相互连接，节点32和节点33经由布线电阻102相互连接，节点33和节点37经由布线电阻103相互连接，节点37和节点34经由布线电阻106相互连接，节点34和节点35经由布线电阻104相互连接，节点35和节点36经由布线电阻105相互连接。接地电压节点41和节点42经由布线电阻131相互连接，节点42和节点43经由布线电阻132相互连接，节点43和节点47经由布线电阻133相互连接，节点47和节点44经由布线电阻136相互连接，节点44和节点45经由布线电阻134相互连接，节点45和节点46经由布线电阻135相互连接。基准电压节点52和节点53经由布线电阻112相互连接，节点53和节点57经由布线电阻113相互连接，节点57和节点54经由布线电阻116相互连接，节点54和节点55经由布线电阻114相互连接。基准电压节点62和节点63经由布线电阻122相互连接，节点63和节点67经由布线电阻123相互连接，节点67和节点64经由布线电阻126相互连接，节点64和节点65经由布线电阻124相互连接。

上述的布线电阻101、102、103、104、105、106、112、113、114、122、123、124、126、131、132、133、134、135、136、311、312、313、314表示金属布线的布线电阻。另外，节点52、节点53、节点54、节点55与各放大电路21至24内的恒流源PMOS晶体管的栅极连接，节点62、节点63、节点64、节点65与各放大电路21至24内的恒流源NMOS晶体管的栅极连接。

另外，依据实际的芯片布局，偏压发生电路1配置在放大电路块2与放大电路块3之间，从电源电压供给端子30经节点31、节点32、节点33到节点37的布线电阻总和，被设为等于从电源电压供给端子30经节点36、节点35、节点34到节点37的布线电阻的总和。同样地，从接地电压供给端子40经节点41、节点42、节点43到节点47的布线电阻的总和，被设为等于从接地电压供给端子40经节点46、节点45、节点44到节点47的布线电阻的总和。为此，偏压发生电路1的配置位置，位于相对于电源电压供给端子30和接地电压供给端子40的最远端。

再有，上述的半导体集成电路集成在一个半导体芯片上。第1偏压发生电路1能够以已知的电路结构实现。而且，各放大电路21至24能够以已知的电路结构实现。

(电路动作)

参照图5说明的半导体集成电路，如图6所示，其基本动作是分别以模拟电压电平将对各放大电路的输入端子11、12、13、14的模拟电压电平输出到输出端子201、202、203、204。

接着，就因配置位置产生的电源电压·接地电压和偏置电压的关系进行说明。由于偏压发生电路1配置在电源电压节点37与接地电压节点47之间，基准电压节点56、节点66以电源电压节点37和接地电压节点47为基准加以确定。

而且，由于各放大电路21至24中常时有电流流过，各放大电路21至24上产生电压降(以虚线图示)，电源电压节点32、33、34、35、36、37、接地电压节点42、43、44、45、46、47上有电位差发生。特别是离电源供给侧即电源电压供给端子30和接地电压供给端子40远的节点37和节点47处的电压降更为显著。图中，示出了无电压降时的理想电源电压31′和理想接地电位41′。

另外，由于从偏压发生电路1起始的基准电压的布线是高阻抗状态，不产生电压降，节点52、53、57、54、55的电压电平的电压电平成为相同，节点62、63、67、64、65的电压电平也相同。

(效果)

如以上说明，依据本发明的第3实施例，即使放大电路21至24和偏压发生电路1中有因常时电流流动而发生的电源电压下降，通过将偏压发生电路1的电源电压节点37和接地电压节点47配置在离电源电压供给节点30和接地电压供给节点40最远端，偏压发生电路1也能够基于电压下降的电源而在基准电压节点57、67发生基准电压。因而，就放大电路21至24的恒流源MOS晶体管的Vgs而言，靠近偏压发生电路1的放大电路22、23成为最小，若以该放大电路22、23为基准进行设计，其他放大电路21、24的响应速度就不会变迟缓。

0088

而且，放大电路块2和放大电路块3共用的偏压发生电路1位于上述放大电路块2与放大电路块3之间，且通过由上述放大电路块2和放大电路块3与电源电压供给节点30和接地电压供给节点40隔开，放大电路21至24上的响应速度相对于偏压发生电路1大致成为对称。也就是，放大电路21和放大电路24的响应速度成为大致相同，放大电路22和放大电路23的响应速度成为大致相同。

0089

另外，即使因工艺偏差导致布线电阻完工值改变，电源电压节点37与基准电压节点57之间的电位差，即图6中的布线电阻值高时的电位差551和低时的电位差551′也大致相同，且接地电压节点47与基准电压节点67之间的电位差，即图6中的布线电阻值高时的电位差552和低时的电位差552′也大致相同，从而，对于放大电路21内的恒流源MOS晶体管而言，由于图6中的电位差531、531′、532、532′大于放大电路22的恒流源MOS晶体管的Vgs，其响应速度不会变迟缓。同样地，对于放大电路24内的恒流源MOS晶体管而言，图6中的电位差511、511′、512、512′大于放大电路23的恒流源MOS晶体管的Vgs，其响应速度不会变迟缓。

0090

而且，若考虑了布线电阻值完工后变大的情况进行设计，则即使布线电阻值变小的场合，在相对于电源供给侧即电源电压供给端子30和接地电压供给端子40的近端即从偏压发生电路1起始的远端处的恒流源MOS晶体管的Vgs也变小，因此消耗电流减少。

0091

(应用例)

前述的第1至第3实施例中，最多设置2个偏压发生电路，但是若采用在电源电压供给端子及接地电压供给端子与偏压发生电路之间配置使用上述偏压发生电路发生的基准电压的放大电路的电路结构，则不需要对偏压发生电路的数量加以限定。

0092

而且，前述的第3实施例中，电源电压供给端子和接地电压供给端子分别设于1处，从该处分支而向2个放大电路块2、3供给电源电压和接地电压，但是也可以分别设置针对2个放大电路块2、3的专用端子来进行电源供给。这时，要使来自LSI外部的电源和接地的分支点的布线电阻在2个放大电路块2、3中相同。

前述的第1至第3实施例中，示出了将偏压发生电路发生的基准电压提供给放大电路的半导体集成电路的结构，但本发明也适用于将偏压发生电路发生的基准电压供给其他模拟电路的半导体集成电路。

而且，前述的第1至第3实施例中，偏压发生电路是基于电源电位和接地电位发生基准电压的结构，但是，偏压发生电路也可具有基于相互不同的第1及第2恒定电位来发生相互不同的第1及第2基准电位的结构，并不特别限于实施例中例示的电位。

0095

而且，前述的第1至第3实施例中，利用布线电阻来引起电压降，但也可以在上述布线电阻以外还利用元件电阻或者用元件电阻取代布线电阻来引起电压降。

Claims (37)

1.一种半导体集成电路，至少包括：

具有第1恒定电位供给端子的供给第1恒定电位的第1恒定电位供给线；

具有第2恒定电位供给端子的供给第2恒定电位的第2恒定电位供给线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、并基于所述第1恒定电位和所述第2恒定电位而发生第1基准电位和第2基准电位的第1偏压发生电路；

与所述第1偏压发生电路电连接并供给所述第1基准电位的第1基准电位线；

与所述第1偏压发生电路电连接并供给所述第2基准电位的第2基准电位线；以及

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第1基准电位线和所述第2基准电位线电连接的、且配置在所述第1恒定电位供给端子及所述第2恒定电位供给端子与所述第1偏压发生电路之间的第1模拟电路，

所述半导体集成电路配置成：

与所述第1恒定电位供给线的连接于所述第1模拟电路的节点(32、33、34、35)相比，所述第1偏压发生电路(1)的电源电压节点(36)成为离所述第1恒定电位供给端子(31)的最远端，

与所述第2恒定电位供给线的连接于所述第1模拟电路的节点(42、43、44、45)相比，所述第1偏压发生电路(1)的接地电压节点(46)成为离所述第2恒定电位供给端子(41)的最远端，

所述第1偏压发生电路具有与所述第1恒定电位供给端子之间的第1电阻，并具有与所述第2恒定电位供给端子之间的第2电阻，

所述第1模拟电路具有比所述第1电阻低的与所述第1恒定电位供给端子之间的第3电阻，并具有比所述第2电阻低的与所述第2恒定电位供给端子之间的第4电阻。

2.如权利要求1所述的半导体集成电路，其中：所述第1电阻、所述第2电阻、所述第3电阻和所述第4电阻由布线电阻构成。

3.如权利要求1或2所述的半导体集成电路，还包括与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第1基准电位线和所述第2基准电位线电连接的、且配置在所述第1模拟电路与所述第1偏压发生电路之间的第2模拟电路。

4.如权利要求1或2所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第1电阻而高于所述第3电阻的与所述第1恒定电位供给端子之间的第5电阻并具有低于所述第2电阻而高于所述第4电阻的与所述第2恒定电位供给端子之间的第6电阻、且与所述第1基准电位线和所述第2基准电位线电连接的第2模拟电路。

5.如权利要求4所述的半导体集成电路，所述第5电阻和所述第6电阻由布线电阻构成。

6.如权利要求3所述的半导体集成电路，其中：所述第2模拟电路，在比所述第1模拟电路与所述第1恒定电位供给线连接的第1节点更靠近所述第1偏压发生电路的第2节点处与所述第1恒定电位供给线连接，在比所述第1模拟电路与所述第2恒定电位供给线连接的第3节点更靠近所述第1偏压发生电路的第4节点处与所述第2恒定电位供给线连接，在比所述第1模拟电路与所述第1基准电位线连接的第5节点更靠近所述第1偏压发生电路的第6节点处与所述第1基准电位线连接，在比所述第1模拟电路与所述第2基准电位线连接的第7节点更靠近所述第1偏压发生电路的第8节点处与所述第2基准电位线连接。

7.如权利要求3所述的半导体集成电路，所述第1模拟电路和所述第2模拟电路分别由放大电路构成。

8.如权利要求3所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路和所述第2模拟电路集成在同一芯片内。

9.权利要求1或2所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

10.如权利要求9所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

11.权利要求3所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

12.如权利要求11所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

13.权利要求4所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

14.如权利要求13所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

15.权利要求5所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

16.如权利要求15所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

17.权利要求6所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

18.如权利要求17所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

19.权利要求7所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

20.如权利要求19所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

21.权利要求8所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的、且配置在所述第1模拟电路与所述第1及第2恒定电位供给端子之间的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第2偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第3基准电位线和所述第4基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

22.如权利要求21所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

23.如权利要求1或2所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第1基准电位线和所述第2基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第1偏压发生电路之间的第3模拟电路；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第1基准电位线和所述第2基准电位线电连接的、且配置在所述第1及第2恒定电位供给端子与所述第3模拟电路之间的第4模拟电路。

24.如权利要求23所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第3模拟电路、所述第4模拟电路集成在同一芯片内。

25.一种半导体集成电路，至少包括：

具有第1恒定电位供给端子并供给第1恒定电位的第1恒定电位供给线；

具有第2恒定电位供给端子并供给第2恒定电位的第2恒定电位供给线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有与所述第1恒定电位供给端子之间的第1电阻并具有与所述第2恒定电位供给端子之间的第2电阻的、且基于所述第1恒定电位和所述第2恒定电位而发生第1基准电位和第2基准电位的第1偏压发生电路；

与所述第1偏压发生电路电连接并供给所述第1基准电位的第1基准电位线；

与所述第1偏压发生电路电连接并供给所述第2基准电位的第2基准电位线；以及

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第1电阻的与所述第1恒定电位供给端子之间的第3电阻并具有低于所述第2电阻的与所述第2恒定电位供给端子之间的第4电阻的、且与所述第1基准电位线和所述第2基准电位线电连接的第1模拟电路。

26.如权利要求25所述的半导体集成电路，其中：所述第1电阻、所述第2电阻、所述第3电阻和所述第4电阻由布线电阻构成。

27.如权利要求25或26所述的半导体集成电路，其中：所述第1模拟电路配置在所述第1恒定电位供给端子及所述第2恒定电位供给端子与所述第1偏压发生电路之间。

28.如权利要求25或26所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第1电阻而高于所述第3电阻的与所述第1恒定电位供给端子之间的第5电阻并具有低于所述第2电阻而高于所述第4电阻的与所述第2恒定电位供给端子之间的第6电阻的、且与所述第1基准电位线和所述第2基准电位线电连接的第2模拟电路。

29.如权利要求28所述的半导体集成电路，其中：所述第5电阻和所述第6电阻由布线电阻构成。

30.如权利要求25或26所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接并与所述第1基准电位线和所述第2基准电位线电连接的、且配置在所述第1模拟电路与所述第1偏压发生电路之间的第2模拟电路。

31.如权利要求28所述的半导体集成电路，其中：所述第2模拟电路，在比所述第1模拟电路与所述第1恒定电位供给线连接的第1节点更靠近所述第1偏压发生电路的第2节点处与所述第1恒定电位供给线连接，在比所述第1模拟电路与所述第2恒定电位供给线连接的第3节点更靠近所述第1偏压发生电路的第4节点处与所述第2恒定电位供给线连接，在比所述第1模拟电路与所述第1基准电位线连接的第5节点更靠近所述第1偏压发生电路的第6节点处与所述第1基准电位线连接，在比所述第1模拟电路与所述第2基准电位线连接的第7节点更靠近所述第1偏压发生电路的第8节点处与所述第2基准电位线连接。

32.如权利要求28所述的半导体集成电路，其中：所述第1模拟电路和所述第2模拟电路分别由放大电路构成。

33.如权利要求28所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路和所述第2模拟电路集成在同一芯片内。

34.如权利要求25或26所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第3电阻的与所述第1恒定电位供给端子之间的第7电阻并具有低于所述第4电阻的与所述第2恒定电位供给端子之间的第8电阻的、基于所述第1恒定电位和所述第2恒定电位而发生第3基准电位和第4基准电位的第2偏压发生电路；

与所述第2偏压发生电路电连接并供给所述第3基准电位的第3基准电位线；

与所述第2偏压发生电路电连接并供给所述第4基准电位的第4基准电位线；

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第7电阻的与所述第1恒定电位供给端子之间的第9电阻并具有低于所述第8电阻的与所述第2恒定电位供给端子之间的第10电阻的、与所述第3基准电位线和所述第4基准电位线电连接的第3模拟电路；以及

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第9电阻的与所述第1恒定电位供给端子之间的第11电阻并具有低于所述第10电阻的与所述第2恒定电位供给端子之间的第12电阻的、与所述第3基准电位线和所述第4基准电位线电连接的第4模拟电路。

35.如权利要求34所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第2偏压发生电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

36.如权利要求25或26所述的半导体集成电路，还包括：

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第1电阻的与所述第1恒定电位供给端子之间的第13电阻并具有低于所述第2电阻的与所述第2恒定电位供给端子之间的第14电阻的、且与所述第1基准电位线和所述第2基准电位线电连接的第3模拟电路；以及

与所述第1恒定电位供给线和所述第2恒定电位供给线电连接的、具有低于所述第13电阻的与所述第1恒定电位供给端子之间的第15电阻并具有低于所述第14电阻的与所述第2恒定电位供给端子之间的第16电阻的、且与所述第1基准电位线和所述第2基准电位线电连接的第4模拟电路。

37.如权利要求36所述的半导体集成电路，其中：所述第1偏压发生电路、所述第1模拟电路、所述第3模拟电路和所述第4模拟电路集成在同一芯片内。

Images