[go: up one dir, main page]

CN1943035A - GaN系半导体装置 - Google Patents

GaN系半导体装置 Download PDF

Info

Publication number
CN1943035A
CN1943035A CNA2005800109465A CN200580010946A CN1943035A CN 1943035 A CN1943035 A CN 1943035A CN A2005800109465 A CNA2005800109465 A CN A2005800109465A CN 200580010946 A CN200580010946 A CN 200580010946A CN 1943035 A CN1943035 A CN 1943035A
Authority
CN
China
Prior art keywords
anode electrode
layer
gan
nitride semiconductor
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800109465A
Other languages
English (en)
Other versions
CN1943035B (zh
Inventor
池田成明
李江
吉田清辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN1943035A publication Critical patent/CN1943035A/zh
Application granted granted Critical
Publication of CN1943035B publication Critical patent/CN1943035B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种GaN系半导体装置，其通态电阻低、反偏压的电压外加时的漏电流非常小，而且耐压特性非常优异，其结构具备：III－V族氮化物半导体层，其至少包含1个带隙能量不同的III－V族氮化物半导体的异质结结构；第一阳极电极，其以肖特基结合配置在所述III－V族氮化物半导体层的表面；第二阳极电极，其以肖特基结合配置在所述III－V族氮化物半导体层的表面并与所述第一阳极电极电连接，并且形成比所述第一阳极电极形成的肖特基势垒更高的肖特基势垒；及绝缘保护膜，其与所述第二阳极电极接触，并配置在所述III－V族氮化物半导体层的表面。

Description

GaN系半导体装置
技术领域
本发明涉及GaN系半导体装置，尤其涉及耐压高、通态电阻低、并且反方向的电压外加时的漏电流小的GaN系半导体装置。
背景技术
由半导体装置构成的电子器件是公知的，例如，已知有由高耐压的双极性晶体管构成的电力变换装置用开关元件。对于如此的大电力用开关元件，除谋求高的耐压之外，还谋求低的通态电阻。因此，近年来，作为开关元件，代替双极性晶体管使用通态电阻低的功率MOSFET(Metal OxideSemiconductor FET)或将双极性晶体管和MOSFET复合的IGBT(InsulatedGate Bipolar Transistor；绝缘栅极型的双极性晶体管)(例如，日本公开特许公报，特开平10-242165号公报)。
另外，近年来，采用以GaN为代表的氮化物系化合物半导体制作的电子器件，有望成为可在高温下工作、耐压高、且还能够高速工作的器件，因而正进展着对它的开发。特别是，正在研究作为高耐压且可大电流工作的电子器件的应用。
例如，在特开2004-31896号公报中提出了采用耐压高、通态电阻低的GaN半导体的肖特基二极管。
发明内容
本发明的目的在于提供一种GaN系半导体装置，其通态电阻低、而且反偏压的电压外加时的漏电流小，并且还抑制在阳极电极和阴极电极间产生电场集中，在外加高电压时不引起大气放电，显示出优异的耐压特性。
为了达到所述的目的，本发明提供一种GaN系半导体装置，其具备：III-V族氮化物半导体层；第一阳极电极，其以肖特基结合配置在所述III-V族氮化物半导体层的表面；第二阳极电极，其以肖特基结合配置在所述III-V族氮化物半导体层的表面并与所述第一阳极电极电连接，并且形成比所述第一阳极电极形成的肖特基势垒更高的肖特基势垒；以及绝缘保护膜，其与所述第二阳极电极接触，并配置在所述III-V族氮化物半导体层的表面。
在该GaN系半导体装置中，所述III-V族氮化物半导体层优选至少包含1个由带隙能量不同的III-V族氮化物半导体构成的异质结结构，且所述异质结结构优选由下层和上层形成，其中，所述下层由第一III-V族氮化物半导体构成，所述上层由带隙能量比所述第一III-V族氮化物半导体大的第二III-V族氮化物半导体构成。
此外，在该GaN系半导体装置中，优选所述第一阳极电极的宽度比所述第二阳极电极窄，并且形成有由所述第二阳极电极覆盖所述第一阳极电极而成的复合阳极电极。
此外，优选：阴极电极配置在所述III-V族氮化物半导体层的表面、在俯视平面上与所述第二阳极电极隔离；由所述绝缘保护膜至少覆盖位于所述第二阳极电极和所述阴极电极之间的所述III-V族氮化物半导体层的表面。
在此种情况下，优选所述第二阳极电极的端部或所述阴极电极的端部中的任何一方或双方，与所述绝缘保护膜的端部叠层，尤其优选所述第二阳极电极的端部或/及所述阴极电极的端部中的任何一方或双方，叠层在所述绝缘保护膜的端部上。
另外，在该GaN系半导体装置中，优选：所述第一阳极电极及所述第二阳极电极的配置处的所述III-V族氮化物半导体层的厚度比非配置处的厚度薄，在此种情况下，形成所述异质结结构的所述上层和所述下层中的所述上层的厚度薄。
此外，优选在所述第一阳极电极和由所述第二III-V族氮化物半导体构成的上层的之间，夹插有带隙能量比所述上层呈现的带隙能量小的III-V族氮化物半导体层。
此外，优选在形成所述异质结结构的所述上层和所述下层的之间，夹插有由带隙能量比所述上层的III-V族氮化物半导体的带隙能量大的III-V族氮化物半导体构成的中间层。
此外，优选配置所述阴极电极的所述III-V族氮化物半导体层，至少与形成所述异质结结构的所述下层接触。
而且，优选：形成所述异质结结构的所述上层的半导体材料，具有由下式：
AlxInyGa1-x-yN1-l-kAslPk
(0≤x≤1、0≤y≤1、0≤l≤1、0≤k≤1)表示的组成；
形成所述异质结结构的所述下层的半导体材料，具有由下式：
InyGa1-yN(0≤y≤0.5)表示的组成。
附图说明
图1是表示本发明的GaN系半导体装置C1的剖面图。
图2是表示GaN系半导体装置的第二阳极电极、绝缘保护膜和阴极电极的相互配置状态的局部剖面图。
图3是表示本发明的GaN系半导体装置C2的剖面图。
图4是表示本发明的GaN系半导体装置C3的剖面图。
图5是表示本发明的GaN系半导体装置C4的剖面图。
图6是表示本发明的GaN系半导体装置C5的剖面图。
图7是表示本发明的GaN系半导体装置C6的剖面图。
具体实施方式
图1表示作为第一实施方式的本发明装置的1例C1。
装置C1，是具有在蓝宝石衬底这样的绝缘性或半绝缘性的衬底10上，依次叠层规定厚度的缓冲层12、和后述的III-V族氮化物半导体层13的结构的二极管。
作为缓冲层12的半导体材料，通常采用GaN、AlN、AlGaN等，有时也使用这些材料的多层结构、或AlN/GaN的超点阵结构等。
而且，在III-V族氮化物半导体层13的两侧形成后述的接触层14，该接触层14和半导体层13形成连续的上表面，在其表面上配置有阴极电极15。
此处，半导体层13具有叠层由具有某带隙能量的第一III-V族氮化物半导体形成的下层13A、和由具有比构成该下层13A的半导体材料的带隙能量大的带隙能量的第二III-V族氮化物半导体形成的上层13B而成的异质结结构。
因此，下层13A和上层13B的界面13C成为异质结界面，在位于该界面13C正下方的下层13A的表层部，通过压电效应产生呈层状的2维电子气。
作为构成下层13A的第一III-V族氮化物半导体(将其设为A)和构成上层13B的第二III-V族氮化物半导体(将其设为B)的组合(其由B/A表示)，例如，可列举AlGaN/GaN、AlInGaN/GaN、AlInGaN/InGaN、AlGaN/InGaN等。此外，当在上层13B和下层13A的之间，插入具有比上层13B更大的带隙能量的中间层的情况下，作为上层/中间层/下层，可列举AlGaN/AlN/GaN等构成。
在按规定的宽度D形成的所述的上层13B的表面大致中心位置上，通过与上层13B肖特基结合配置具有比宽度D窄的宽度d的第一阳极电极17A。通常，D为6～200μm，d按不超过D的范围设定在2～200μm。
以覆盖该第一阳极电极17A的状态，形成宽度比第一阳极电极17A宽的第二阳极电极17B。因此，第一阳极电极17A和第二阳极电极17B电连接，作为整体构成复合阳极电极17。
而且，第二阳极电极17B的下部部分，也与第一阳极电极17A的情况同样，与上层13B肖特基结合。在此种情况下，由第二阳极电极17B和上层13B形成的肖特基势垒的高度，高于由第一阳极电极17A和上层13B形成的肖特基势垒的高度。第二阳极电极17B与上层13B接合的部分的宽度为2～10μm。
例如，在由n型GaN形成有上层13B的情况下，作为第一阳极电极17A的材料，例如，可使用Ti、W、Ag、Al、Ta等。
作为第二阳极电极17B的材料，例如，可列举Pt、Ni、Pd、Au、Cu等。
此外，优选：第一阳极电极17A的厚度设定在0.02～0.5μm，第二阳极电极17B的厚度设定在0.02～0.5μm左右。
绝缘保护膜18覆盖在在第二阳极电极17B的端部17b和阴极电极15的端部15a的之间露出的上层13B的表面，与端部17b和端部15a呈接触的状态。
作为该绝缘保护膜18的构成材料，优选使用具有高电容率的材料。例如，可列举SiNx、SiO2、Al2O3、Ta2O3、SiO1-xNx等。
该绝缘保护膜18，是为了当在复合阳极电极17和阴极电极15间外加高电压时，抑制两极间的大气放电的发生，防止损坏装置而配置的。此外，同时是为了缓和在两极的端部产生电场集中，提高装置整体的耐压而配置的。
作为配置的方式，如图1所示，以绝缘保护膜18的端部与第二阳极电极17B的端部17b和阴极电极15的端部15a的任一都接触的方式配置。具体是，配置成与端部17b、端部15a的端面接触。
此外，如图2所示，也可以以分别由第二阳极电极17B的端部17b和阴极电极15的端部15a覆盖绝缘保护膜18的两端部，相互叠层的方式配置。
在此种情况下，由于第二阳极电极17B的端部17b和绝缘保护膜18的端部的之间的接触面积，及阴极电极15的端部15a和绝缘保护膜18的端部的之间的接触面积，与单一的端面相互接触状态时相比增大，所以大幅度缓和两极的端部间的电场集中的产生，装置C1的耐压提高，也不易引起大气放电。
在该装置C1中，在对复合阳极电极17进行正偏压的电压外加时形成的电流路径，是在复合阳极电极17→上层13B→下层13A的表层部产生的2维电子气16→阴极电极15的路径。
由于2维电子气16是具备高电子迁移率的层，所以其电阻非常小。因此，由于该装置C1在电流路径含有具有如此特性的2维电子气，所以与不含2维电子气的装置相比，通态电阻大幅度降低。
而且，在装置C1的情况下，由于在位于电流路径的III-V族氮化物半导体层13和阴极电极15的之间夹装有接触层14，所以能够更有效地降低通态电阻。
具体是，在该装置C1的情况下成为如下的结构：蚀刻除去半导体层13的两侧，在此处，例如形成由掺杂了n型杂质的GaN或InGaN等半导体材料构成的接触层14，在该接触层14的表面直接配置以欧姆接合的阴极电极15。
在此种情况下，优选以其内侧的侧面14a与在下层13A的表层部产生的2维电子气16的端部接触的厚度，即包含异质结界面13C的厚度形成接触层14。
此外，如特开2002-184972号公报所公开，也优选，在蚀刻除去半导体层13的两侧时，通过与上层13B相比，增加位于异质结界面13C的下方的下层13A的向水平方向的蚀刻量，在两侧部形成下切部，以与此处接触的状态形成接触层14。因为在下层13A产生的2维电子气16和接触层14的电连接变得更可靠。
在该装置C1中，如果对复合阳极电极17进行正偏压的电压外加，则肖特基势垒的高度相对低的第一阳极电极16A立即工作，然后，在外加电压升高的过程中第二阳极电极16B工作。
因此，由于顺方向的电流升高加快，所以通态电阻低，并且能够使通态电压接近0。
另一方面，如果进行反偏压的电压外加，则在位于第二阳极电极17B的下部部分的正下方的上层13B扩展耗尽层，夹断电流路径，遮断电流。
此外，即使外加电压成为高电压，由于在第二阳极电极17B的端部17b和阴极电极15的端部15a之间配置有覆盖上层13B的表面的绝缘保护膜18，因此能够缓和电极的端部的电场集中，也不易引起大气放电，从而装置的高耐压特性提高。
图3表示本发明装置的第二实施方式。
该装置C2，除了具有使在图1的装置C1中配置有复合阳极电极17的部位的上层13B的厚度比未配置复合阳极电极17的部位薄这一结构以外，采用与装置C1相同的构成。
在该装置C2的情况下，由于减薄复合阳极电极17的正下方的上层13B的厚度，所以如果进行反偏压的电压外加，则即使外加微小的电压，在第二阳极电极17B的下部部分的正下方扩展的耗尽层，也越过异质结界面16，扩展到下层13A。因此，通过耗尽层消灭发生在下层13A的表层部产生的2维电子气13C。
所以，在该装置C2的情况下，即使假设在从复合阳极电极17到阴极电极15的电流路径的一部分含有2维电子气13C，在反偏压的电压外加时，也能够可靠地遮断该电流路径。
即，该装置C2能够抑制反偏压的电压外加时的漏电流的产生。
而且，由于在第二阳极电极17B和阴极电极15之间配置有绝缘保护膜18，所以具备高耐压特性。
另外，不是如装置C2那样仅仅减薄复合阳极电极17的配置处的上层13B的厚度，而是，例如遍及整层地减薄上层13B的厚度，也能够达到所述的效果。从能够省略减薄上层的一部分这一作业的观点上，遍及整层地减薄上层反而合适。
图4表示本发明装置的第三实施方式C3。
该装置C3，除了在图1的装置C1中，由具有比构成上层13B的III-V族氮化物半导体的带隙能量小的带隙能量的III-V族氮化物半导体构成的层19，与第一阳极电极17A接触地形成在上层13B内以外，采用与装置C1相同的构成。
在该装置C3的情况下，第二阳极电极17B和层19形成的肖特基势垒的高度，低于第一阳极电极17A和上层13B形成的肖特基势垒的高度。
而且，通过作为在形成该层19之际使用的III-V族氮化物半导体，采用带隙能量更小的材料，能够更加降低第一阳极电极17A和层19形成的肖特基势垒的高度。
其结果是，在对复合阳极电极17进行正偏压的电压外加时，第一阳极电极17A迅速发挥功能，即使与装置C1相比，也能够进一步降低通态电压。此外，通过绝缘保护膜18的作用具备高耐压特性。
图5是表示在装置C2中在上层13B形成所述层19的结构的装置C4。
该装置C4，具备已经说明的装置C2的特性，即在反偏压的电压外加时抑制漏电流的产生的特性，并且具备所述的装置C3的特性，即在正偏压的电压外加时更加降低通态电压的特性、高耐压特性。
图6表示本发明装置的第四实施方式C5。
该装置C5，除了在上层13B和下层13A的之间，夹插有由具有比构成上层13B的III-V族氮化物半导体的带隙能量大的带隙能量的III-V族氮化物半导体构成的中间层20以外，采用与装置C1相同的构成。
在该装置C5的情况下，下层13A和中间层20的带隙能量的差比装置C1的情况大。
因此，与装置C1相比，在该中间层20和下层13A的界面，更有效地发挥压电效果，在下层13A的表层部产生的2维电子气16变为高浓度。
因此，对复合阳极电极17外加正偏压的电压时的通态电阻更加降低。
图7表示在装置C2中，在III-V族氮化物半导体层13夹插有所述中间层20的结构的装置C6。
该装置C6，除了具备装置C2的特性之外，还具备在正偏压的电压外加时通态电阻更加降低的特性。
在以上说明的装置中，作为构成III-V族氮化物半导体的层的半导体材料，例如，优选由下式：
AlxInyGa1-x-yN1-l-kAslPk(其中，0≤x≤1、0≤y≤1、0≤l≤1、0≤k≤1)表示的材料。
该材料具有氮化物系的化合物半导体本质上具备的特性，作为以高温工作、高耐压、高速工作为目标的GaN系半导体装置的材料，是优选的。
尤其作为接触层15、装置C3或装置C4的层19的材料，优选高浓度掺杂了n型杂质的InyGa1-yN(在上式中x＝0，l＝0、k＝0时)。
在作为接触层15的材料采用该掺杂了n型杂质的InyGa1-yN的情况下，由于该InyGa1-yN的带隙能量小，所以如果在此处欧姆接合阴极电极15，则电阻降低。而且，如果再提高n型杂质的掺杂浓度，则能够更加降低所述的电阻。
此外，如果由掺杂了上述的n型杂质的InyGa1-yN构成上层13B，则由于能够更加降低在与第一阳极电极17A之间形成的肖特基势垒的高度，因此能够更加降低正偏压的电压外加时的通态电压。而且，如果5×1017cm-3以上掺杂n型杂质，则在第一阳极电极17A工作时，电流容易在装置内流动，从而是优选的。
此外，在由上层13B和下层13A构成的III-V族氮化物半导体层13中，优选在下层13A掺杂Mg、Zn、C中的一种或2种以上的p型杂质。
下层13A的本征度变高，在对复合阳极电极17进行反偏压的电压外加时，耗尽层容易扩展到下层13A，是因在下层13A的表层部产生的2维电子气16消失，抑制漏电流的产生的效果提高之故。
此外，在装置C2、C4、C6中，优选复合阳极电极17的配置处的上层13B的厚度设定在10nm以下。这是因为，在对复合阳极电极17进行反偏压的电压外加时，在第二阳极电极17B的正下方扩展的空气层容易到达下层13A，因而能够高效地抑制漏电流的产生。
此外，优选装置C3、C4中的中间层20的厚度设定在5nm以下。这是因为，由于构成该中间层20的材料的带隙能量非常大，对电子起到障碍作用，因此如果该厚度过厚，则电阻增加。
另外，作为该中间层20的构成材料，首先可列举AlN。该材料在所述的组成式的材料中，是带隙能量最大的材料。
在由该材料形成中间层20的情况下，为了提高AlN层20和上层13B的界面的结晶性，也可以在两层间夹装由带隙能量的大小位于两材料的中间的材料，例如AlxGa1-xN构成的层。此外，只要满足带隙能量大于上层13B的条件，作为中间层20的材料就可使用AlxGa1-xN。
实施例
实施例1
采用MOCVD(Metal Organic Chemical Deposition)装置，作为衬底11采用蓝宝石衬底，如下制造如图1所示的GaN系半导体装置C1。
将蓝宝石衬底11导入MOCVD装置，在由涡轮泵将装置内的真空度抽真空到1×10-6hPa以下后，将真空度定在100hPa，将蓝宝石衬底11升温·加热到1100℃。
在温度稳定的时点，以900rpm使衬底11旋转，向装置内以100cm3/min的流量导入三甲基镓(TMG)4分钟，以12L/min的流量导入氨4分钟，在衬底11的表面成膜由GaN构成的厚度50nm左右的缓冲层12。
接着，向装置内以100cm3/min导入TMG、以12L/min导入氨、以10cm3/min导入CCl4，进行1000sec的晶体生长，在缓冲层12上，成膜由GaN构成的厚度2000nm的下层13A。
另外，CCl4是用于提高晶体生长层(下层)的本征度的掺杂剂即C的原料。
接着，向装置内以50cm3/min的流量导入三甲基铝(TMA)，以100cm3/min的流量导入TMG，以12L/min的流量导入氨，进行60sec的晶体生长，在下层13A上成膜由i-Al0.2Ga0.8N构成的厚度30nm的上层13B。
接着，在上层13B的整面成膜SiO2膜，除去需要配置阴极电极15的部位的SiO2膜，采用以Cl2气体为蚀刻剂主体的蚀刻装置来蚀刻上层13B，刻设深度50nm左右的槽。该深度比上层和下层的异质结界面13C低20nm左右，位于在下层13A产生的2维电子气16的位置的充分下方。
接着，再次采用MOCVD装置，采用流量50cm3/min的三甲基铟(TMI)、流量100cm3/min的TMG、流量12L/min的氨、流量10cm3/min的SiH4(n型杂质用)，以生长温度1050℃进行5分钟的晶体生长，向形成的槽内填充n-In0.2Ga0.8N(载流子浓度1×1019cm3)，形成接触层14。
然后，利用通常的EB蒸镀法和抗蚀剂剥离法(lift-off)，在上层13B的表面，成膜由Ti/Al构成的宽度(d)10μm的第一阳极电极17A、和宽度20μm的由Pt/Au构成的第二阳极电极17B，配置复合阳极电极17。
接着，在接触层14上配置具有在TaSi叠层了Au的结构的阴极电极15。
最后，利用等离子CVD法，在除去了阳极电极及阴极电极的部位叠层厚度0.3μm的SiN，接着，叠层厚度0.5～1μm的SiO2，配置具有SiN/SiO2的结构的绝缘保护膜18。
对该装置C1测定漏电流及耐压。得到漏电流为100μA，通态电阻为50m□左右，耐压为300V左右。
实施例2
在实施例1的制造工序中，在形成了接触层14后再次在整面成膜SiO2膜，在该SiO2膜中除去需要配置复合阳极电极的部位，形成开口，由采用了氯系、氯化物系或甲烷系的蚀刻气体的干法蚀刻装置进行蚀刻处理，在上层13B形成宽度10μm、深度20nm的槽。
接着，与实施例1同样地，在槽中配置复合阳极电极、阴极电极、及绝缘保护膜，制造如图3所示的结构的装置C2。
测定该装置C2的漏电流及耐压。得到漏电流为1μA以下，通态电阻为50m□左右，耐压为500V左右。
实施例3
在实施例1的制造工序中，在形成了接触层14后再次在整面成膜SiO2膜，在该SiO2膜中除去需要形成如图4所示的层19的部位，形成开口，由采用了氯系、氯化物系或甲烷系的蚀刻气体的干法蚀刻装置进行蚀刻处理，在上层13B形成宽度10μm、深度20nm的槽。
接着，再次采用MOCVD装置，采用流量25cm3/min的TMA、流量50cm3/min的TMG、流量12L/min的氨，进行晶体生长，由Al0.1Ga0.9N填充槽。
然后，与实施例1同样地，形成复合阳极电极、阴极电极、及绝缘保护膜，制造如图4所示的结构的装置C3。
该装置C3的漏电流为1μA以下，通态电阻为40m□左右，耐压为500V左右。
实施例4
在实施例1的制造工序中，在成膜了下层13A后，将气源切换到流量50cm3/min的TMA和流量12L/min的氨，进行晶体生长，成膜由AlN构成的厚度2nm的中间层20。
然后，与实施例1的情况同样地，制造如图6所示的装置C5。
该装置C5的漏电流为1μA以下，通态电阻为30m□左右，耐压为500V左右。
(工业上的可利用性)
该GaN系半导体装置的任一个，通态电阻都较低，为30m□左右，此外还能够进行100A左右的大电流工作。
此外，反偏压的电压外加时的漏电流在1μA以下，是比以往的GaN系半导体装置低3位数左右的值。
而且，由于通过绝缘保护膜的作用，缓和在第二阳极电极的端部和阴极电极的端部的电场集中，因此，即使外加高电压也不引起大气放电等，耐压特性非常优异。
因此，该装置作为DC-DC转换器(converter)或逆变器(inverter)等电源用电子器件是有用的。

Claims (18)

1.一种GaN系半导体装置，其特征是，具备：
III-V族氮化物半导体层；
第一阳极电极，其以肖特基结合配置在所述III-V族氮化物半导体层的表面；
第二阳极电极，其以肖特基结合配置在所述III-V族氮化物半导体层的表面并与所述第一阳极电极电连接，并且形成比所述第一阳极电极形成的肖特基势垒更高的肖特基势垒；以及
绝缘保护膜，其与所述第二阳极电极接触，并配置在所述III-V族氮化物半导体层的表面。
2.如权利要求1所述的GaN系半导体装置，其特征是，具备：
III-V族氮化物半导体层，其至少包含1个由带隙能量不同的III-V族氮化物半导体构成的异质结结构；
第一阳极电极，其配置成在所述III-V族氮化物半导体层的表面肖特基结合；
第二阳极电极，其配置成在所述III-V族氮化物半导体层的表面肖特基结合并与所述第一阳极电极电连接，并且形成比所述第一阳极电极形成的肖特基势垒更高的肖特基势垒；以及
绝缘保护膜，其与所述第二阳极电极接触，并配置在所述III-V族氮化物半导体层的表面。
3.如权利要求2所述的GaN系半导体装置，其特征是：
所述异质结结构由下层和上层形成，其中，所述下层由第一III-V族氮化物半导体构成，所述上层由带隙能量比所述第一III-V族氮化物半导体大的第二III-V族氮化物半导体构成。
4.如权利要求1～3中的任意一项所述的GaN系半导体装置，其特征是：
所述第一阳极电极的宽度比所述第二阳极电极窄，并且具有由所述第二阳极电极覆盖所述第一阳极电极而成的复合阳极电极。
5.如权利要求1～4中的任意一项所述的GaN系半导体装置，其特征是：
阴极电极配置在所述III-V族氮化物半导体层的表面、在俯视平面上与所述第二阳极电极隔离；
由所述绝缘保护膜至少覆盖位于所述第二阳极电极和所述阴极电极之间的所述III-V族氮化物半导体层的表面。
6.如权利要求5所述的GaN系半导体装置，其特征是：
所述第二阳极电极的端部或所述阴极电极的端部中的任何一方或双方，与所述绝缘保护膜的端部叠层。
7.如权利要求6所述的GaN系半导体装置，其特征是：
所述第二阳极电极的端部或所述阴极电极的端部中的任何一方或双方，叠层在所述绝缘保护膜的端部上。
8.如权利要求1～4中的任意一项所述的GaN系半导体装置，其特征是：
所述第一阳极电极及所述第二阳极电极的配置处的所述III-V族氮化物半导体层的厚度比非配置处的厚度薄。
9.如权利要求3所述的GaN系半导体装置，其特征是：
所述第一阳极电极及所述第二阳极电极的配置处的所述上层的厚度比非配置处的厚度薄。
10.如权利要求3所述的GaN系半导体装置，其特征是：
在所述第一阳极电极和由所述第二III-V族氮化物半导体构成的上层之间，夹插有带隙能量比所述上层呈现的带隙能量小的III-V族氮化物半导体层。
11.如权利要求3所述的GaN系半导体装置，其特征是：
在形成所述异质结结构的所述上层和所述下层的之间，夹插有由带隙能量比所述上层呈现的带隙能量大的III-V族氮化物半导体构成的中间层。
12.如权利要求3所述的GaN系半导体装置，其特征是：
配置阴极电极的所述III-V族氮化物半导体层，至少与形成所述异质结结构的所述下层接触。
13.如权利要求3所述的GaN系半导体装置，其特征是：
形成所述异质结结构的所述上层的半导体材料，具有由下式：
    AlxInyGa1-x-yN1-e-kAsePk
(0≤x≤1、0≤y≤1、0≤1≤1、0≤k≤1)表示的组成。
14.如权利要求3所述的GaN系半导体装置，其特征是：
形成所述异质结结构的所述下层的半导体材料，具有由下式：
    InyGa1-yN(0≤y≤0.5)表示的组成。
15.如权利要求13所述的GaN系半导体装置，其特征是：
形成所述异质结结构的所述上层的n型杂质的掺杂浓度是5×1017cm-3以上。
16.如权利要求13所述的GaN系半导体装置，其特征是：
形成所述异质结结构的所述上层的厚度是10nm以下。
17.如权利要求11所述的GaN系半导体装置，其特征是：
所述中间层的厚度是5nm以下。
18.如权利要求14所述的GaN系半导体装置，其特征是：
在形成所述异质结结构的所述下层掺杂了Mg、Zn、C中的1种或2种以上的p型杂质。
CN2005800109465A 2004-04-30 2005-05-02 GaN系半导体装置 Expired - Lifetime CN1943035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004135648A JP4398780B2 (ja) 2004-04-30 2004-04-30 ＧａＮ系半導体装置
JP135648/2004 2004-04-30
PCT/JP2005/008293 WO2005106959A1 (ja) 2004-04-30 2005-05-02 ＧａＮ系半導体装置

Publications (2)

Publication Number Publication Date
CN1943035A true CN1943035A (zh) 2007-04-04
CN1943035B CN1943035B (zh) 2011-02-09

Family

ID=35241936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800109465A Expired - Lifetime CN1943035B (zh) 2004-04-30 2005-05-02 GaN系半导体装置

Country Status (6)

Country Link
US (1) US8183597B2 (zh)
EP (1) EP1744371A1 (zh)
JP (1) JP4398780B2 (zh)
KR (1) KR20070001095A (zh)
CN (1) CN1943035B (zh)
WO (1) WO2005106959A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325845A (zh) * 2012-03-22 2013-09-25 立锜科技股份有限公司 肖特基位障二极管及其制造方法
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
WO2021003806A1 (zh) * 2019-07-11 2021-01-14 瑞能半导体科技股份有限公司 半导体器件及其制造方法
CN114242762A (zh) * 2020-09-09 2022-03-25 珠海格力电器股份有限公司 碳化硅肖特基半导体器件及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7431216B2 (en) 2005-11-16 2008-10-07 Sony Ericsson Mobile Communications Ab Methods for presenting parameter status information and related portable electronic devices and parameters
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5036233B2 (ja) 2006-07-06 2012-09-26 シャープ株式会社 半導体スイッチング素子および半導体回路装置
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7939853B2 (en) 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP5671100B2 (ja) * 2008-02-13 2015-02-18 株式会社東芝 半導体装置
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
JP5530682B2 (ja) 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
US8269259B2 (en) * 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
JP5645304B2 (ja) 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
JP5209018B2 (ja) * 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
JP5596495B2 (ja) * 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
JP5364760B2 (ja) * 2011-07-25 2013-12-11 パナソニック株式会社 半導体装置
TWI422030B (zh) * 2011-07-29 2014-01-01 Formosa Microsemi Co Ltd 具備蕭特基能障（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ）之定電流半導體元件
US8742533B2 (en) * 2011-08-29 2014-06-03 Formosa Microsemi Co., Ltd Constant current semiconductor device having a schottky barrier
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
JP2013235873A (ja) * 2012-05-02 2013-11-21 Renesas Electronics Corp 半導体装置およびその製造方法
EP2667415B1 (en) * 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
KR101963227B1 (ko) * 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP6146104B2 (ja) * 2013-04-17 2017-06-14 三菱電機株式会社 ショットキーバリアダイオードおよびそれを用いた電子装置
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US20190252509A1 (en) * 2018-02-09 2019-08-15 Semiconductor Components Industries, Llc Electronic device including a conductive layer including a ta-si compound and a process of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415674A (en) * 1974-01-09 1979-02-05 Hitachi Ltd Semiconductor device containing schottky barrier
JPS59110173A (ja) * 1982-12-15 1984-06-26 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ド
JPS63161677A (ja) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPS63211770A (ja) * 1987-02-27 1988-09-02 Mitsubishi Electric Corp 電界効果トランジスタ
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP3534624B2 (ja) * 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
US6768149B1 (en) * 2000-10-05 2004-07-27 Ess Technology, Inc. Tapered threshold reset FET for CMOS imagers
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
CN100359638C (zh) * 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US6768146B2 (en) 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 ＧａＮ系半導体装置
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325845A (zh) * 2012-03-22 2013-09-25 立锜科技股份有限公司 肖特基位障二极管及其制造方法
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
WO2021003806A1 (zh) * 2019-07-11 2021-01-14 瑞能半导体科技股份有限公司 半导体器件及其制造方法
US11264450B2 (en) 2019-07-11 2022-03-01 Ween Semiconductors Technology Co., Ltd. Semiconductor device and manufacturing method
CN114242762A (zh) * 2020-09-09 2022-03-25 珠海格力电器股份有限公司 碳化硅肖特基半导体器件及其制造方法

Also Published As

Publication number Publication date
CN1943035B (zh) 2011-02-09
JP2005317843A (ja) 2005-11-10
US8183597B2 (en) 2012-05-22
US20070210335A1 (en) 2007-09-13
JP4398780B2 (ja) 2010-01-13
WO2005106959A1 (ja) 2005-11-10
KR20070001095A (ko) 2007-01-03
EP1744371A1 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
CN1943035A (zh) GaN系半导体装置
CN1639875A (zh) 功率半导体器件
CN102034860B (zh) Iii族氮化物半导体器件及其制造方法以及功率转换器
CN1240137C (zh) 半导体器件
JP4737471B2 (ja) 半導体装置およびその製造方法
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
CN1722465A (zh) 氮化物半导体器件
JP4691060B2 (ja) ＧａＮ系半導体素子
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
JP5431667B2 (ja) 窒化ガリウム半導体装置
CN1921148A (zh) 氮化物半导体元件
CN1372327A (zh) 半导体器件及其制备方法
US8330187B2 (en) GaN-based field effect transistor
CN1750273A (zh) 半导体器件及其制造方法
CN1921147A (zh) 氮化物半导体元件
CN1675775A (zh) 具有肖特基结电极的半导体装置
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
CN1957474A (zh) Ⅲ－氮电流控制装置及其制造方法
CN1767224A (zh) 半导体装置及其制造方法
CN1846310A (zh) 氮化物半导体元件及其制造方法
KR20140012507A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US20150263155A1 (en) Semiconductor device
WO2012160757A1 (ja) ショットキーダイオード
CN103681884A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110209