CN1819499B - 一种主备低阶指针处理电路同步的方法 - Google Patents
一种主备低阶指针处理电路同步的方法 Download PDFInfo
- Publication number
- CN1819499B CN1819499B CN 200610000174 CN200610000174A CN1819499B CN 1819499 B CN1819499 B CN 1819499B CN 200610000174 CN200610000174 CN 200610000174 CN 200610000174 A CN200610000174 A CN 200610000174A CN 1819499 B CN1819499 B CN 1819499B
- Authority
- CN
- China
- Prior art keywords
- low
- frame
- processing module
- order pointer
- payload buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 63
- 238000003672 processing method Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000872 buffer Substances 0.000 claims description 118
- 102100034542 Acyl-CoA (8-3)-desaturase Human genes 0.000 claims description 54
- 101000848239 Homo sapiens Acyl-CoA (8-3)-desaturase Proteins 0.000 claims description 54
- 238000012546 transfer Methods 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 7
- 238000009432 framing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
本发明提供了一种同步数字系列系统中主备低阶指针处理电路同步的方法,包括步骤:工作在主用工作状态的低阶指针处理模块进行模4复帧计数,当复帧计数值和期望复帧计数值一致时送出复帧计数指示;备用工作状态的低阶指针处理模块用送来的复帧计数指示信号来同步其内的复帧计数;然后对主备低阶指针处理模块的读写地址的低位进行同步,本发明解决了在现有技术中主备低阶指针处理电路切换不能保证无误码产生的问题。
Description
技术领域
本发明涉及在同步数字系列系统中对主备低阶指针处理电路同步的方法,该方法同样涉及存在主备相同功能模块需要同步的其他系统。
背景技术
在同步数字系列系统(SDH)中,对关键的功能模块设计为1+1的冗余备份,例如高阶交叉连接模块、低阶指针处理模块、低阶交叉连接模块等。其中,备用高阶交叉连接模块、低阶指针处理模块、低阶交叉连接模块始终处于热备份状态。从原理上讲,一旦主用高阶交叉连接模块、低阶指针处理模块、低阶交叉连接模块中的某一模块出现故障,系统应能够自动无误码地切换到备用模块上。
对同步数字系列系统(SDH)中日益增长的业务需求而言,要求在主备高阶交叉连接模块、低阶指针处理模块、低阶交叉连接模块切换的情况下无误码发生。在现有的技术条件下,送给主备高阶交叉连接模块的时钟、数据和帧定位信号完全一致是可以实现主备高阶交叉连接模块主备切换时无误码发生,但不能够实现低阶指针处理模块主备切换无误码发生。因此在实际工程维护中,目前的设计在发生主备低阶指针处理模块切换时有可能会有低阶误码产生。
出现上述问题主要原因是低阶指针处理模块的保护机制上不够健全。目前的同步数字系列系统(SDH)中主备低阶指针处理电路分布在主备单盘上,相对独立,低阶指针处理模块在外部条件完全一致的情况下,由于主备单盘在实际的工程应用中上电的顺序是随机的,可以是在有故障的情况下更换或者主备切换,也可以是在功能升级的情况下重新上电等,导致主备单盘中的低阶指针处理电路模块中的指针调整事件发生的时间不一致,从而导致低阶部分的指针值不一定相同;在同步数字系列系统(SDH)由于故障需要切换低阶指针处理模块时,由于主备低阶指针处理模块送出的指针值不一定相同,因此可能会有低阶误码产生。
没有在主备低阶指针处理模块之间相互传送低阶指针调整事件的控制信息是导致切换主备低阶指针处理模块不能保证无误码产生的原因。因此目前的设计是没有办法保证低阶指针处理模块切换无误码产生。
发明内容
本发明的目的在于提供一种同步数字系列系统中主备低阶指针处理电路同步的方法。
本发明提供的一种同步数字系列系统中主备低阶指针处理电路同步的方法包括步骤:工作在主用工作状态的低阶指针处理模块将经过低阶指针解释模块送出的数据送入净荷缓存器进行缓存,指针产生模块同时从净荷缓存器取出数据,并同时进行模4复帧计数和复帧内的以复帧为起点的模4帧计数,当复帧计数值和期望复帧计数值一致时送出复帧计数指示;备用工作状态的低阶指针处理模块用送来的复帧计数指示信号来同步其内的复帧计数;在奇数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的写地址和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷时隙的写地址一致,其中时分复用信号是将复帧计数指示信号、净荷缓存器写地址位置指示信号、净荷缓存器读地址位置指示信号时分复用后的信号;在偶数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的读地址和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷时隙的读地址一致。
本发明解决了在现有技术中主备低阶指针处理电路切换不能保证无误码产生的问题。
附图说明
图1为主备工作状态指示信号电平识别的实现流程示意图;
图2是主用状态复帧计数同步工作流程图;
图3是备用状态复帧计数同步工作流程图;
图4为主用状态低阶指针处理净荷缓存器同步的流程图;
图5为备用状态低阶指针处理净荷缓存器同步的流程图。
具体实施方式
现有的同步数字系列系统(SDH)中主备低阶指针处理模块相互独立,在外部条件完全一致的情况下,由于主备低阶指针处理模块上电时间不能保证完全一致,主备低阶指针处理模块之间没有相互传送低阶指针调整事件的控制信息,不能保证主备低阶指针处理模块输出的指针调整事件完全一致,在系统由于故障需要切换低阶指针处理模块时,由于主备低阶指针处理模块送出的指针值不一定相同,可能会有低阶误码产生。
本方法能够让主备低阶指针处理模块在系统由于故障需要切换低阶指针处理模块时不产生低阶误码,让同步数字系列系统(SDH)真正做到低阶指针处理模块切换无任何误码。
同步数字系列系统(SDH)中关系到系统的稳定运行时钟、交叉等模块一般都采用主备工作方式,在系统运行中只有一个时钟、交叉等模块工作,另外一个时钟、交叉等模块处于备份状态。主备交叉、时钟模块都送出一个相应的指示信号给和交叉、时钟模块相关的其他模块,如线路接口,主备低阶指针处理模块等,指示交叉、时钟模块是工作在主用状态还是工作在备用状态。当主用时钟、交叉模块由于系统故障需要切换到备用时钟、交叉模块时,备用的时钟、交叉模块进入主用工作状态,同时主用的时钟、交叉模块进入备用工作状态,主备交叉、时钟模块的工作状态指示信号发生翻转。
主备交叉、时钟模块送给主备低阶指针处理模块的数据和时钟完全一致,主备交叉、时钟模块送出的工作状态指示信号分别同时送给了主备低阶指针处理模块,主备低阶指针处理模块根据主备交叉、时钟模块的工作状态指示线决定主备低阶指针处理模块的工作状态。同时主备低阶指针处理模块的主备状态根据主备交叉、时钟模块送出的工作状态指示信号进行主备状态的切换。主用和备用交叉、时钟模块送给相关模块的工作状态指示信号是互斥的,一般情况下工作在主用状态的交叉、时钟模块送出的工作状态指示信号为低电平,工作在备用状态的交叉、时钟模块送出的工作状态指示信号为高电平。在主备交叉、时钟模块的工作状态发生翻转时其相对应的主备交叉、时钟模块的工作状态指示信号发生翻转,即原来主用交叉、时钟模块变为了备用的交叉、时钟模块,同时送出的主备工作状态指示信号由低电平变为高电平,原来备用交叉、时钟模块变为了主用的交叉、时钟模块,同时送出的主备工作状态指示信号由高电平变为低电平。
通过主备交叉、时钟模块送出的工作状态指示信号来控制主备低阶指针处理模块的工作状态或者通过相关的软件处理方式来控制低阶指针处理模块的工作状态。通过相应的寄存器配置可以将主备低阶指针处理模块配置为独立工作模式和主备相互关联模式。主备相互关联模式可以通过寄存器配置来选择主备工作状态指示信号的电平是高电平还是低电平。
工作在主用工作状态的低阶指针处理模块将经过低阶指针解释模块送出的数据送入净荷缓存器进行缓存,指针产生模块同时从净荷缓存器取出数据,在进行净荷缓存器写入和读出的同时检测净荷缓存器的状态,当检测到写入和读出地址差异在某个范围之内时进行相应的指针调整,同时进行模4复帧计数、帧计数,当复帧计数值和期望复帧计数值一致时送出复帧计数指示;在奇数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当写地址为设计期望值时送出净荷缓存器写地址位置指示信号;在偶数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当读地址为设计期望值时送出净荷缓存器读地址位置指示信号;通过时分复用将复帧计数指示、净荷缓存器写地址位置指示信号、净荷缓存器读地址位置指示信号复用后送出低阶指针处理模块。
工作在备用工作状态的低阶指针处理模块将经过低阶指针解释模块送出的数据送入净荷缓存器进行缓存,指针产生模块同时从净荷缓存器取出数据,在进行净荷缓存器写入和读出的同时检测净荷缓存器的状态,当检测到写入和读出地址差异在某个范围之内时进行相应的指针调整,同时接收工作在主用工作状态的低阶指针处理模块送来的通过时分复用的信号,首先将时分复用信号上的复帧计数指示信号解复用出来,同时用复帧计数指示信号来同步备用工作状态的低阶指针处理模块内的复帧计数,使得备用工作状态的低阶指针处理模块的复帧计数和主用工作状态的低阶指针处理模块的复帧计数完全一致;帧计数按照主备低阶指针处理模块各自的复帧定位信号位置指示进行计数就可以实现模4帧计数完全一致。在复帧计数、帧计数和主用低阶指针处理模块完全一致后,在奇数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的写地址值和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷时隙的写地址值一致;在偶数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的读地址值和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷时隙的读地址值一致;在复帧计数、帧计数、对应TU12支路单元或者TU3支路单元净荷时隙净荷缓存器的读写地址值完全一致的情况下,由于系统上电稳定后送给主备低阶指针处理模块的时钟、数据完全一致,因此主备低阶指针处理模块的指针调整事件完全一致。
当同步数字系列系统由于故障需要切换低阶指针处理模块时,工作在主用的低阶指针处理模块切换为备用工作状态,按照备用低阶指针处理模块部分的方式工作,同时工作在备用的低阶指针处理模块切换为主用工作状态,按照主用低阶指针处理模块部分的方式工作。每发生一次切换,低阶指针处理模块的工作状态发生一次改变。利用本发明的方法,可以在出现故障时实现切换低阶无任何误码,并且可以增加设备的稳定性和切换的可靠性。
下面结合附图,详细解释本发明方法的具体实施方式。
主备低阶指针处理模块在切换时产生误码的原因是主备低阶指针处理模块的净荷缓存器动作不一致,使得指针处理模块从净荷缓存器读出TU净荷并且组帧后,主备低阶指针处理模块的数据流不一致。本发明的实现方式是由主用低阶指针处理模块输出同步控制信号控制备用低阶指针处理模块中的净荷缓存器的读写使能信号和读写地址值,使得主备低阶指针处理模块中的净荷缓存器的读写使能信号和读写地址值完全一致;备用低阶指针处理模块只接收主用低阶指针处理模块的同步控制信息。
低阶指针处理模块在系统上电后默认按照主用交叉、时钟模块工作状态指示信号为低电平,备用交叉、时钟模块工作状态指示信号为高电平的方式识别低阶指针处理模块的工作状态。低阶指针处理模块同时提供主用交叉、时钟模块工作状态指示信号为高电平,备用交叉、时钟模块工作状态指示信号为低电平的方式,以此方式来识别低阶指针处理模块的工作状态。具体的处理方式如图1所示。同时提供寄存器直接配置主备低阶指针处理模块的工作状态,可以将低阶指针处理模块直接配置为主用工作状态、备用工作状态或者互相独立(主备低阶指针处理模块的控制信号无效)。
由于主备低阶指针处理模块的上电时间是随机的,首先需要将主备低阶指针处理模块的系统的复帧定位信号进行模4计数同步。系统复帧定位信号同步采用2比特计数器,当主用低阶指针处理模块的复帧计数为零时输出一个复帧定位信号计数指示,备用低阶指针处理模块根据复帧定位信号计数指示来预置系统复帧定位信号2比特计数器,从而使得主备低阶指针处理模块模4复帧计数完全一致。帧计数按照主备低阶指针处理模块各自的复帧定位信号位置指示进行计数就可以实现模4帧计数完全一致。具体流程如图2、3所示。
低阶指针处理模块中净荷缓存器的信号包括写使能信号、写地址、TU净荷、读使能信号和读地址,其中写地址和读地址是采用时分复用的方式产生的。对于TU12净荷来说,读写地址共12比特,高8比特表示252个TU12支路单元的序列号,低4比特表示每路TU12净荷缓存器的深度。对于TU3净荷来说,读写地址共11比特,高4比特表示12个TU3支路单元的序列号,低7比特表示每路TU3净荷缓存器的深度。TU净荷缓存器的写使能和TU序列号都是根据高阶指针处理模块的定位信号产生的,与系统上电时间无关;同样净荷缓存器的读地址的高位是根据系统定位信号产生的,也与系统上电时间无关。而净荷缓存器读写地址的低位是由内部电路中的计数器产生的。另外,TU净荷经过TU指针解释送到净荷缓存器时只是相位发生了变化,同样与系统上电时间无关。而TU净荷缓存器的读使能信号是净荷的有效标识信号,它包括了由净荷缓存器产生的正负调整信息。净荷缓存器中有一个判断读写地址的电路,在读写低位地址的差值满足一定的条件时将会产生正负调整信号。从以上描叙来看,主备低阶指针处理模块中净荷缓存器的读写使能信号、读写地址的高位以及TU净荷的源都是同步的,只需要对主备低阶指针处理模块的读写地址的低位进行同步就可以实现主备低阶指针处理模块的净荷缓冲器的状态完全一致,从而使得主备低阶指针处理模块的指针调整事件一致。
在复帧同步计数器和帧同步计数器的控制下,分别对四个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块进行同步,从而实现对传送速率为2488.320Mbit/s的同步传送模块的低阶指针处理模块进行同步。低阶指针处理模块处理的净荷包括TU12和TU3两种,在每一个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块中在一个复帧内的四帧时间内,第一帧同步252个TU12支路单元净荷缓存器的写地址低位,第二帧同步252个TU12支路单元净荷缓存器的读地址低位,第三帧同步12个TU3支路单元净荷缓存器的写地址低位,第四帧同步12个TU3支路单元净荷缓存器的读地址低位就可以实现主备低阶指针处理模块指针调整事件一致。
对于低阶指针处理模块的TU12支路单元净荷缓存器来说,读写地址低四位的范围是0~15,任取这16个值中的某两个差值为8的两个值W1、W2(W2=W1+8)。在一个复帧内的第一帧,当主用低阶指针处理模块TU12支路单元净荷缓存器中某路TU12的写地址的低四位达到W1值时,输出一个脉冲宽度的同步使能控制信息,也就是说净荷缓存器同步使能置1。当下一个时钟到来时,备用低阶指针处理模块对应路TU12支路单元净荷缓存器接收到这个同步使能控制,把对应路TU12支路单元净荷缓存器的写地址的低四位置为W1。在一个复帧内的第二帧,当主用低阶指针处理模块TU12支路单元净荷缓存器中某路TU12的读地址的低四位达到W2值时,输出一个脉冲宽度的同步使能控制信息,也就是说净荷缓存器同步使能置1。当下一个时钟到来时,备用低阶指针处理模块对应路TU12支路单元净荷缓存器接收到这个同步使能控制,把对应路TU12支路单元净荷缓存器的读地址的低四位置为W2。对于低阶指针处理模块的TU3净荷缓存器来说,读写地址低七位的范围是0~127,任取这128个值中的某二个差值64的两个值W3、W4(W4=W3+64)。在一个复帧内的第三帧,当主用低阶指针处理模块TU3支路单元净荷缓存器中某路TU3的写地址的低七位达到W3值时,输出一个脉冲宽度的同步使能控制信息,也就是说净荷缓存器同步使能置1。当下一个时钟到来时,备用低阶指针处理模块对应路TU3支路单元净荷缓存器接收到这个同步使能控制,把对应路TU3支路单元净荷缓存器的写地址的低七位置为W3。在一个复帧内的第四帧,当主用低阶指针处理模块TU3支路单元净荷缓存器中某路TU3的读地址的低七位达到W4值时,输出一个脉冲宽度的同步使能控制信息,也就是说净荷缓存器同步使能置1。当下一个时钟到来时,备用低阶指针处理模块对应路TU3支路单元净荷缓存器接收到这个同步使能控制,把对应路TU3支路单元净荷缓存器的读地址的低七位置为W4。具体流程如图4、5所示。
上面提到的同步使能控制信号是根据系统帧定位信号和复帧定位信号产生的,同步读写地址的时间控制信号有效长度都是一帧的时间。由于每一帧的净荷是由每路TU12支路单元的35个净荷或者每路TU3支路单元的765个净荷组成,而每个TU12支路单元净荷缓存器的深度16,每个TU3支路单元净荷缓存器的深度是128。所以产生TU12支路单元净荷缓存器低四位的计数器0~15中任意一个值在一帧的时间内肯定能出现,同样产生TU3支路单元净荷缓存器低7位的计数器0~127中任意一个值在一帧时间内也肯定能出现。因此选择一帧的时间能够保证每路TU12和TU3都能完成同步。
为了减少主备低阶指针处理模块间连接的信号数,对传送速率为2488.320Mbit/s的同步传送模块的低阶指针处理模块的TU12支路单元净荷缓存器控制信息和TU3支路单元净荷缓存器控制信息采用时分复用的方式,即主用低阶指针处理模块输出的一个同步控制信号包括了四个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块中所有的TU12支路单元净荷缓存器和TU3支路单元净荷缓存器的同步信息和系统复帧计数器同步信息。
为了避免发生冲突,同步净荷缓存器的计数器的时间控制信号由一帧的时间变为一帧的时间减去6个连续的时钟脉冲。这6个脉冲时间用来传送实现同步4个复帧计数的2比特计数器控制信息。
当主备交叉、时钟模块工作状态指示信号发生翻转时,对应的低阶指针处理模块的工作状态同时发生主备翻转,对应的低阶指针处理电路中的同步电路的工作状态也发生翻转,即原来工作在主用状态送出同步信息的低阶指针处理模块的工作状态翻转为备用状态,同时接收原来工作在备用状态现在工作在主用状态的低阶指针处理模块送出的同步信息;原来工作在备用状态的低阶指针处理模块现在工作在主用状态送出同步控制信息。
上述具体实施方式的描叙仅仅以解释本发明的工作原理为目的,并不构成对本发明保护范围的限制。本发明的保护范围由所附带的权利要求书限定。
Claims (9)
1.一种同步数字系列系统中主备低阶指针处理电路同步的方法,包括步骤:
1)工作在主用工作状态的低阶指针处理模块将经过低阶指针解释模块送出的数据送入净荷缓存器进行缓存,指针产生模块同时从净荷缓存器取出数据,并同时进行模4复帧计数,当复帧计数值和期望复帧计数值一致时送出复帧计数指示;
2)备用工作状态的低阶指针处理模块用送来的复帧计数指示来同步其内的复帧计数;3)在奇数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的写地址值和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷缓存器的写地址值一致,其中时分复用信号是将复帧计数指示信号、净荷缓存器写地址位置指示信号、净荷缓存器读地址位置指示信号时分复用后的信号,净荷缓存器写地址位置指示信号是在奇数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当写地址为设计期望值时送出的;净荷缓存器读地址位置指示信号是在偶数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当读地址为设计期望值时送出的;
4)在偶数帧内对应TU12支路单元或者TU3支路单元净荷时隙内当时分复用信号为高电平时使得对应的净荷缓存器的读地址值和主用工作状态低阶指针处理模块对应TU12支路单元或者TU3支路单元净荷缓存器的读地址值一致。
2.如权利要求1所述的方法,其特征在于:使对应TU12支路单元或者TU3支路单元净荷缓存器的读写地址一致只需在复帧同步计数器和帧同步计数器的控制下,分别对四个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块的净荷缓存器读写地址低位进行同步,所述低位表示净荷缓存器的深度。
3.根据权利要求2所述的方法,其特征在于:在每一个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块中,在一个复帧内的四帧时间内,第一帧同步252个TU12支路单元净荷缓存器的写地址低位,第二帧同步252个TU12支路单元净荷缓存器的读地址低位,第三帧同步12个TU3支路单元净荷缓存器的写地址低位,第四帧同步12个TU3支路单元净荷缓存器的读地址低位。
4.如权利要求3所述的方法,其特征在于:任取读写地址低四位范围0~15中差值为8的两个值W1、W2,W2=W1+8,其中所述第一帧同步252个TU12支路单元净荷缓存器的写地址低位具体包括步骤:对于低阶指针处理模块的TU12支路单元净荷缓存器来说,在一个复帧内的第一帧,当主用低阶指针处理模块TU12净荷缓存器中某路TU12净荷缓存器的写地址的低四位达到W1值时,输出一个脉冲宽度的同步使能控制信息,当下一个时钟到来时,备用低阶指针处理模块对应路TU12净荷缓存器接收到这个同步使能控制信息,把对应路TU12净荷缓存器的写地址的低四位置为W1,其中所述第二帧同步252个TU12支路单元净荷缓存器的读地址低位具体包括步骤:在一个复帧内的第二帧,当主用低阶指针处理模块TU12净荷缓存器中某路TU12的净荷缓存器读地址的低四位达到W2值时,输出一个脉冲宽度的同步使能控制信息,当下一个时钟到来时,备用低阶指针处理模块对应路TU12净荷缓存器接收到这个同步使能控制信息,把对应路TU12净荷缓存器的读地址的低四位置为W2。
5.如权利要求3所述的方法,其特征在于:任取读写地址低七位范围0~127中差值为64的两个值W3、W4,W4=W3+64,其中所述第三帧同步12个TU3支路单元净荷缓存器的写地址低位具体包括步骤:对于低阶指针处理模块的TU3支路单元净荷缓存器来说,在一个复帧内的第三帧,当主用低阶指针处理模块TU3净荷缓存器中某路TU3净荷缓存器的写地址的低七位达到W3值时,输出一个脉冲宽度的同步使能控制信息,当下一个时钟到来时,备用低阶指针处理模块对应路TU3净荷缓存器接收到这个同步使能控制信息,把对应路TU3净荷缓存器的写地址的低七位置为W3,其中所述第四帧同步12个TU3支路单元净荷缓存器的读地址低位具体包括步骤:在一个复帧内的第四帧,当主用低阶指针处理模块TU3净荷缓存器中某路TU3净荷缓存器的读地址的低七位达到W4值时,输出一个脉冲宽度的同步使能控制信息,当下一个时钟到来时,备用低阶指针处理模块对应路TU3净荷缓存器接收到这个同步使能控制信息,把对应路TU3净荷缓存器的读地址的低七位置为W4。
6.如权利要求1所述的方法,其特征在于步骤1)、2)复帧计数同步具体包括步骤:系统复帧定位信号同步采用2比特计数器,当主用低阶指针处理模块的复帧计数为零时输出一个复帧计数指示,备用低阶指针处理模块根据复帧计数指示来预置系统复帧定位信号2比特计数器,从而使得主备低阶指针处理模块模4复帧计数完全一致。
7.如权利要求1所述的方法,其特征在于:帧计数按照主备低阶指针处理模块各自的复帧定位信号位置指示进行计数就可以实现模4帧计数完全一致。
8.如权利要求1所述的方法,其特征在于:同步净荷缓存器的计数器的时间控制信号由一帧的时间变为一帧的时间减去6个连续的时钟脉冲,这6个脉冲时间用来传送实现同步模4复帧计数的2比特计数器控制信息。
9.如权利要求1所述的方法,其特征在于:为了减少主备低阶指针处理模块间连接的信号数,对传送速率为2488.320Mbit/s的同步传送模块的低阶指针处理模块的TU12支路单元净荷缓存器控制信息和TU3支路单元净荷缓存器控制信息采用时分复用的方式,即主用低阶指针处理模块输出的一个同步控制信号包括了四个传送速率为622.080Mbit/s的同步传送模块的低阶指针处理模块中所有的TU12支路单元净荷缓存器和TU3支路单元净荷缓存器的同步信息和系统复帧计数器同步信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610000174 CN1819499B (zh) | 2006-01-06 | 2006-01-06 | 一种主备低阶指针处理电路同步的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610000174 CN1819499B (zh) | 2006-01-06 | 2006-01-06 | 一种主备低阶指针处理电路同步的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1819499A CN1819499A (zh) | 2006-08-16 |
| CN1819499B true CN1819499B (zh) | 2011-12-14 |
Family
ID=36919211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610000174 Expired - Fee Related CN1819499B (zh) | 2006-01-06 | 2006-01-06 | 一种主备低阶指针处理电路同步的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1819499B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074283A1 (en) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Sdh transmitter and method for switching frame timing in sdh transmitter |
| CN1555168A (zh) * | 2003-12-24 | 2004-12-15 | 烽火通信科技股份有限公司 | 一种主备同步数字系列设备定时源的无损切换方法 |
-
2006
- 2006-01-06 CN CN 200610000174 patent/CN1819499B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074283A1 (en) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Sdh transmitter and method for switching frame timing in sdh transmitter |
| CN1555168A (zh) * | 2003-12-24 | 2004-12-15 | 烽火通信科技股份有限公司 | 一种主备同步数字系列设备定时源的无损切换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1819499A (zh) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3519750A (en) | Synchronous digital multiplex communication system including switchover | |
| EP0830757B1 (en) | Encoding system for distribution of synchronization | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| CN1921326B (zh) | 一种主备倒换的控制方法、装置及系统 | |
| US6917584B2 (en) | Channel reassignment method and circuit for implementing the same | |
| WO2021139692A1 (zh) | 一种时钟端口属性恢复方法, 设备及系统 | |
| JP3235730B2 (ja) | 同期データ通信網の同期方法および該同期データ通信網で用いられる通信装置 | |
| CN1819499B (zh) | 一种主备低阶指针处理电路同步的方法 | |
| ITTO20001117A1 (it) | Interfaccia perfezionata per reti di telecomunicazione a gerarchia sincrona. | |
| US7778160B2 (en) | Device for synchronizing between an active unit and a standby unit | |
| US5325354A (en) | Synchronous terminal station receiving system | |
| EP0944279B1 (en) | Time slot assignment circuit | |
| JP4699913B2 (ja) | 無瞬断切り替え装置 | |
| EP0776104B1 (en) | Method and network node for resynchronizing frames in a synchronous digital transmission system | |
| JPH08223130A (ja) | 無瞬断切替方式 | |
| US20070263646A1 (en) | Plug-in card for optical transmission apparatus | |
| JP2004289326A (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| KR100283998B1 (ko) | 광가입자 전송장치에서의 계위단위그룹 데이터에 대한 계위단위포인터 정렬장치 | |
| JP4679090B2 (ja) | 送端切替方法およびセット予備端局装置 | |
| JP3030783B2 (ja) | 受信データ同期回路 | |
| JPH11177635A (ja) | 外部システムにタイミングを提供する装置および方法 | |
| JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 | |
| KR0171765B1 (ko) | 동기식 전송장치에 있어서 저속 다중화기의 보드절체 방법 | |
| KR100289574B1 (ko) | 동기식 전송장치에서 ds-3 신호와 관리단위신호 사이의 다중화 및 역다중화장치 | |
| JPH0774756A (ja) | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111214 Termination date: 20200106 |