[go: up one dir, main page]

CN1818700A - 用于jtag测试的器件和方法 - Google Patents

用于jtag测试的器件和方法 Download PDF

Info

Publication number
CN1818700A
CN1818700A CNA200510084033XA CN200510084033A CN1818700A CN 1818700 A CN1818700 A CN 1818700A CN A200510084033X A CNA200510084033X A CN A200510084033XA CN 200510084033 A CN200510084033 A CN 200510084033A CN 1818700 A CN1818700 A CN 1818700A
Authority
CN
China
Prior art keywords
data
terminal
jtag
input
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510084033XA
Other languages
English (en)
Other versions
CN100554986C (zh
Inventor
石川胜哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1818700A publication Critical patent/CN1818700A/zh
Application granted granted Critical
Publication of CN100554986C publication Critical patent/CN100554986C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

为了实现对包括在其内部具有不支持JTAG测试的输入/输出端子的半导体器件在内的印刷电路板的JTAG测试，一个器件在逻辑上被分为诸如支持JTAG测试的器件和不支持JTAG测试的器件这样的两个器件，边界扫描FF被插入到这两个器件之间，以与用相同方式配置的另一器件组合起来，并且两个器件的不支持JTAG测试的部分被等同地组合，从而被当作一个不支持JTAG测试的器件。然后，该器件被夹到支持JTAG测试的器件之间，并且进行JTAG测试。

Description

用于JTAG测试的器件和方法
技术领域
本发明涉及用于JTAG测试的器件和方法，具体地说，涉及用于对在其一部分中具有不支持JTAG测试的端子的半导体器件进行JTAG测试的器件和方法。
背景技术
JTAG(联合测试行动组)测试是一种顺序扫描半导体器件(集成电路)的所有外部输入/输出管脚，输入/输出测试数据并对半导体器件的内部功能以及所实现的印刷电路板进行测试的方法。因此，这种测试已经变为一种标准规范。在“Fundamentals and Applications of JTAG Test”(JTAG测试的原理和应用)(Kazumi Sakamaki，CQ出版公司)中描述了JTAG测试的详细解释。
近来，支持JTAG测试的半导体器件的数量逐步增加，以便在半导体器件被安装在印刷电路板上时执行连接测试、印刷电路板的调试、可写ROM的程序等等。然而，还有一些半导体器件中用于输入/输出高速信号的端子不支持JTAG测试。
图1A示出了这样一种传统示例。在图1A中，省略了电源和GND端子，并且边界扫描触发器(FF)2被插入到除了高速信号端子3之外的所有信号端子1中。用于控制JTAG测试的测试接入端口(TAP)控制器40被安装在器件100上。
图1B示出了测试接入端口(TAP)，其被安装在支持JTAG的半导体器件上，并且通过从外部访问半导体器件中的电路模块来执行JTAG测试。数据寄存器42对应于图1A中所述的边界扫描FF。图1A中所述的TAP控制器40包括图1B中所有部件中除了数据寄存器42之外的TAP控制单元41、旁路寄存器43、命令寄存器44、复用器45和46。端子包括测试数据输入TDI、测试数据输出TDO以及作为控制端子的测试复位TRST、测试模式选择TMS和测试时钟TCK。
器件100的端子的AC特性是关于在制造中彼此不相关的器件之间的数据传输的标准。因为在时钟周期相同的情况下，设置(setup)等变得比在器件中的更加困难，所以存在这样的问题：如果边界扫描FF被插入到端子3中，则高速信号端子3不能满足端子3的AC定时。
因此，边界扫描FF被插入到除了用于输入/输出高速信号的端子之外的端子中，以构成一个链。例如，用于输入/输出高速信号的端子包括使用SSTL 2(这是高速I/O端子)等的存储器端子、用于串行输入/输出数据的端子等。如果数据被串行输入/输出，则数据应当以比内部逻辑更快的速率被输入/输出。
在“Fundamentals and Applications of JTAG Test”中，描述了在印刷电路板上包括不支持JTAG测试的器件的情形中的JTAG测试方法。图2中解释了该方法。
虽然在印刷电路板上出现了不支持JTAG测试的器件300，但是如果该器件的内部逻辑被指定，则通过将不支持JTAG测试的器件300夹在支持JTAG测试的器件210和220之间，可以进行JTAG测试。
发明内容
考虑到上述问题，做出了本发明。要解决的一个问题是使得能够对包括在其一部分中具有不支持JTAG测试的输入/输出端子的半导体器件在内的印刷电路板进行JTAG测试。为了达到上述目的，在涉及本发明的半导体器件中包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；和用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路，在内部电路和高速输入/输出电路之间提供了边界扫描触发器。
为了达到上述目的，在涉及本发明的半导体器件中包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；和用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路，在内部电路和高速输入/输出电路之间插入了边界扫描触发器。另外，由支持JTAG测试的外部端子的边界扫描触发器和插入的边界扫描触发器来形成用于边界扫描的链是适当的。
为了达到上述目的，在涉及本发明的半导体器件中包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；和用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路，
第一控制器，其包括：内部电路和高速输入/输出电路之间插入的边界扫描触发器；用于支持JTAG测试的外部端子的边界扫描触发器以及用于从外部输入数据的数据输入端子，和
第二控制器，其包括：用于所插入的边界扫描触发器以及用于从外部输入数据的数据输入端子；和用于将数据输出到外部实体的数据输出端子。另外，第一控制器的数据输出端子和第二控制器的数据输入端子被连接在一起或者第一控制器的数据输入端子和第二控制器的数据输出端子被连接在一起是适当的。
为了达到上述目的，在涉及本发明的印刷电路板的测试方法中，电路板安装有：
第一半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和被插入到内部电路和高速输入/输出电路之间的边界扫描触发器，在第一半导体器件中，利用支持JTAG测试的外部端子的边界扫描触发器和所插入的边界扫描触发器来形成一个用于边界扫描的链，和
第二半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和被插入到内部电路和高速输入/输出电路之间的边界扫描触发器，其中，利用支持JTAG测试的外部端子的边界扫描触发器和所插入的边界扫描触发器形成用于边界扫描的链。在对电路板上第一半导体器件的用于高速接口的外部端子与第二半导体器件的用于高速接口的外部端子经由信号传输线连接在一起的电路板进行测试的方法中，通过将第一半导体器件的内部电路和第二半导体器件的内部电路假设为虚拟的支持JTAG测试的器件，并将第一半导体器件的高速输入/输出电路和用于高速接口的外部端子、第二半导体器件的高速输入/输出电路和用于高速接口的外部端子、以及包括信号传输线在内的部分假设为虚拟的不支持JTAG测试的器件，来进行JTAG测试。
为了达到上述目的，在涉及本发明的印刷电路板的测试方法中，电路板安装有：
第一半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；被插入到内部电路和高速输入/输出电路之间的边界扫描触发器；和选择器，
在第一半导体器件中，选择器能够选择是利用支持JTAG测试的外部端子的边界扫描触发器和所插入的边界扫描触发器还是仅仅利用支持JTAG测试的外部端子的边界扫描触发器来形成用于边界扫描的链；和
第二半导体器件，包括：经由信号传输线与第一半导体器件的用于高速接口的外部端子相连接的用于高速接口的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和支持JTAG测试的外部端子。在该测试方法中，如果在第二半导体器件的内部电路和高速输入/输出电路之间插入了边界扫描触发器，则在第一半导体器件中，选择器选择利用支持JTAG测试的外部端子的边界扫描触发器和所插入的边界扫描触发器来准备用于边界扫描的链；或者如果在第二半导体器件的内部电路和高速输入/输出电路之间没有插入边界扫描触发器，则在第一半导体器件中，选择器选择仅仅利用支持JTAG测试的外部端子的边界扫描触发器来形成用于边界扫描的链，通过上述方式来进行JTAG测试。
为了达到上述目的，在涉及本发明的印刷电路板的测试方法中，电路板安装有：
第一半导体器件，包括：
第一控制器，其具有：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；被插入到内部电路和高速输入/输出电路之间的边界扫描触发器；用于支持JTAG测试的外部端子的边界扫描触发器用于从外部输入数据的数据输入端子；用于将数据输出到外部实体的数据输出端子；用于在数据输入端子和数据输出端子之间短路的旁路寄存器；以及选择单元；和
第二控制器，包括：被用于所插入的边界扫描触发器并且从外部输入数据的数据输入端子；用于将数据输出到外部实体的数据输出端子；用于在数据输入端子和数据输出端子之间短路的旁路寄存器；以及选择单元，
在第一半导体器件中，第一控制器的数据输出端子和第二控制器的数据输入端子连接在一起，或者第一控制器的数据输入端子和第二控制器的数据输出端子连接在一起，第一和第二控制器将从各自的数据输入端子顺序输入的数据发送到各自的边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入输入的数据，并使用选择单元来将绕各自边界触发器的链循环了一圈的数据或在旁路寄存器中写入的数据中的任何一个输出到各自的数据输出端子；和
第二半导体器件，包括：经由信号传输线与第一半导体器件的用于高速接口的不支持JTAG测试的外部端子相连接的用于高速接口的不支持JTAG测试的外部端子；用于在用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和支持JTAG测试的外部端子。如果在第二半导体器件的内部电路和高速输入/输出电路之间插入了边界扫描触发器，则第一控制器的选择单元和第二控制器的选择单元都选择绕各自的边界触发器的链循环了一圈的数据，并将该数据输出到各自的数据输出端子。如果在第二半导体器件的内部电路和高速输入/输出电路之间没有插入边界扫描触发器，则第一控制器的选择单元选择绕各自边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，而第二控制器的选择单元选择在旁路寄存器中写入的数据，并将所选择的数据输出到数据输出端子，由此进行JTAG测试。
为了达到上述目的，在涉及本发明的半导体器件的存储电路中写入数据的数据写入方法中，该半导体器件包括：
第一控制器，其具有：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；被插入到内部电路和高速输入/输出电路之间的边界扫描触发器；用于支持JTAG测试的外部端子的边界扫描触发器并用于从外部输入数据的数据输入端子；用于将数据输出到外部实体的数据输出端子；用于在数据输入端子和数据输出端子之间短路的旁路寄存器；以及选择单元；和
第二控制器，其具有：被用于所插入的边界扫描触发器并且从外部输入数据的数据输入端子；用于将数据输出到外部实体的数据输出端子；用于在数据输入端子和数据输出端子之间短路的旁路寄存器；以及选择单元。在该半导体器件中，第一控制器的数据输出端子和第二控制器的数据输入端子连接在一起，或者第一控制器的数据输入端子和第二控制器的数据输出端子连接在一起，第一和第二控制器将从各自的数据输入端子顺序输入的数据发送到各自的边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入输入的数据，并使用选择单元来将绕各自边界触发器的链循环了一圈的数据或旁路寄存器中写入的数据中任何一个输出到各自的数据输出端子。在内部电路中具有与用于高速接口的外部端子相连接的存储电路的半导体器件的存储电路中写入数据的方法中，第一控制器的选择单元选择在旁路寄存器中写入的数据，并将所选择的数据输出到数据输出端子，而第二控制器的选择单元选择绕边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，从而使用被插入在第二控制器、内部电路和高速输入/输出电路之间的边界扫描触发器将数据写入存储电路中。
附图说明
图1A示出了其中高速信号端子不支持JTAG测试的传统示例；
图1B示出了测试接入端口(TAP)的方框图；
图2示出了安装在印刷电路板上的不支持JTAG测试的器件的测试方法；
图3示出了本发明的原理和第一优选实施例；
图4示出了第一优选实施例的JTAG测试时的配置；
图5示出了第一优选实施例的JTAG测试时的工作波形；
图6示出了第二优选实施例；
图7示出了第三优选实施例；
图8示出了第四优选实施例以及根据该实施例的JTAG测试时的配置；
图9示出了根据第四优选实施例的JTAG测试时的工作波形；
图10示出了其中器件经由总线连接在一起的示例；以及
图11示出了其中器件经由差分信号连接在一起的示例。
具体实施方式
一个器件在逻辑上被分为两个器件，例如支持JTAG测试的器件和不支持JTAG测试的器件，并且边界扫描FF被插入到这两个器件之间。以同样方式配置的另一器件被准备来与上述器件组合起来，因此，这两个器件的不支持JTAG的部分被等同地组合起来。该组合部分被当作一个不支持JTAG测试的器件，并且该器件被夹在支持JTAG的器件之间，从而可以进行JTAG测试。
如上所述，根据本发明，可以对包括在其内部配备有不支持JTAG测试的输入/输出端子的半导体器件的印刷电路板进行JTAG测试。
本发明通过在其一部分中与物理器件边界相独立地设置逻辑器件边界，采用了逻辑上等同于图2所示的配置，从而扩展了JTAG测试的可应用范围。在本发明中，不支持JTAG测试的部分是FF或用于对准数据定时的缓冲器，并且可以容易地指定逻辑。存在这样一种情形：插入了选择器，但是可以与上述情形一样容易地指定逻辑。
图3示出了在针对一个器件时本发明的原理，并且还示出了第一优选实施例。图4示出了对不支持JTAG测试的部分进行测试时的配置。在图3所示的器件10中，如图所示，触发器7被插入在内部逻辑5和高速输入/输出电路6之间，并且通过与边界扫描FF 2一起构成一个链，这些触发器变为内部逻辑5的边界扫描FF。
在图4中，被虚线包围的部分代表虚拟的不支持JTAG测试的器件30。如上所述，就该虚拟器件30而言，可以容易地指定输入和输出的逻辑。
下面使用图4和图5所示的第一优选实施例来解释本发明的工作示例。
图5示出了在图4所示的器件之间进行连接测试期间器件1的高速输入/输出电路61和器件2的高速输入/输出电路62以与JTAG测试的相同时钟工作并且每个延迟都是一个时钟时的工作波形。
因为C点处的数据变为DATA_C(n)＝DATA_A(n-3)，所以来自器件1的边界扫描FF 71的数据在JTAG测试的时钟后三个时钟时到达器件2的边界扫描FF 72。因此，如果在器件上出现不好的连接，可以在器件2一侧检测到这一情况。
在器件之间进行连接测试期间，器件1的高速输入/输出电路61和器件2的高速输入/输出电路62的时钟比JTAG测试的时钟快得多。即，如果时钟如此之快以致在从JTAG测试时钟的一个前沿到下一前沿之间A的数据被传输到了C，则由高速输入/输出电路导致的延迟可以忽略。这种情形中，数据在器件1和器件2之间与JTAG测试时钟相独立地传输。然而，数据在预定的时间段内被发送，并且相同的数据被重复发送，直至在数据到达后来自发送侧的数据改变，从而在器件之间进行连接测试时不会出现不便。
另外，通过将分别包括器件1和2的高速输入/输出电路61和62以及信号传输线11在内的电路板上的传输路径看作一个逻辑器件，可以执行JTAG测试。
图6示出了第二优选实施例。图6的配置的特征是在边界扫描链中包括选择器8。该选择器被用来选择是否使用本发明的配置。如果与应用了本发明的器件的高速I/O端子3相连接的另一器件的相应端子既不支持JTAG测试，又没有向该端子应用本发明的配置，则该选择器使在高速输入/输出电路6和另一内部逻辑5之间插入的边界扫描FF 7不被使用。是否使用本发明的配置由外部提供的信号SEL控制。如果可能的话，可以向JTAG加入一个命令，以代替信号SEL。
图7示出了第三优选实施例。图7示出了提供两个TAP控制器91和92的情形，并且内部逻辑5和外部端子之间插入的边界扫描FF 2以及内部逻辑5和高速输入/输出电路6之间插入的边界扫描FF 7被准备为单独的链。因为TAP控制器91的测试数据输出TDO和TAP控制器92的测试数据输入TDI被连接在一起，所以不必使用图6所示情形中的选择器或额外端子，就可以选择是否使用本发明的配置。
即，通过基于旁路命令来选择TAP控制器92的旁路寄存器的输出，就可以选择不使用本发明的配置。
另外，当使用TAP控制器91的旁路寄存器时，内部逻辑5和外部端子1之间包括的边界扫描FF 2可以被绕过。因此，如果内部逻辑5的可编程ROM等与高速I/O端子3连接在一起，则可以即刻执行使用JTAG测试的ROM等的程序。
图8示出了第四优选实施例，同时图9示出了其工作波形。图8示出了数据在器件之间串行传输情形中的优选实施例。这种情形中，高速输入/输出电路变为串行输入/输出电路63和64，并且器件之间信号线的数目少于与内部电路相连接的连接信号线的数目。串行输入/输出电路63和64执行并行/串行转换、码转换和串行/并行转换。如果电路具有纠错功能，则当出现不好的连接时，就将该连接检测为不能修复的错误。存在这样的情形：器件之间的数据传输具有比JTAG测试时钟长一个时钟的等待时间，然而可以准备考虑到具有最多时钟延迟的测试程序。这种情形中，优选地计算出较长的延迟，而不是实际延迟。与第一优选实施例中一样，在数据被正确地发送后还发送相同的数据，从而可以进行连接测试。这种情形中，即使在JTAG测试期间，串行输入/输出电路和用于串行输入/输出的时钟发生电路也必须与普通工作时一样运行。
图10示出了器件经由总线相连接的示例。在图10中，要被发送的信号仅包括1比特的数据信号和时钟，但是如果必需的话，可以增加在发送信号中所包括的项数。如果总线端子支持JTAG测试，则可以在一个端子中插入两个边界扫描FF。在本发明的配置中，内部逻辑和高速输入/输出电路之间的空间被划分为用于输入的线和用于输出的线，使得关于数据的边界扫描FF的数目保持不变。图10示出的示例中没有在时钟中插入边界扫描FF，但是也可以插入FF。用于传输的时钟示出了即使在JTAG测试期间器件输出的时钟也不同于JTAG测试时钟的示例，但是该时钟也可以与JTAG时钟相同，或者可以从外部输入。
图11示出了使用差分信号来发送数据的示例。在图11中，输入和输出中每一个的数据都被设置为一比特，但是如果必需的话，也可以增加比特数。插入的边界扫描FF的数目少于器件之间的连接信号线，但是可以在器件之间进行连接测试。因为差分信号幅度通常较小，所以如果所使用的I/O缓冲器具有固定差分信号的一个电平的功能，则在进行器件之间的连接测试时，需要某些情形，诸如使传输时钟延迟、使输出幅度变大等等。这是因为当差分信号的一个电平被固定时，如果该信号被看作差分信号的话，则信号幅度变小。
如上面解释的那样，一个器件在逻辑上被分为诸如支持JTAG测试的器件和不支持JTAG测试的器件这样的两个器件，边界扫描FF被插入到这两个器件之间，从而与另一以相同方式配置的器件组合起来，并且这两个器件的不支持JTAG的部分被等同地组合，从而被看作一个不支持JTAG测试的器件。然后，该器件被夹到支持JTAG的器件中间，从而即使对用于以不能满足端子的AC标准的过高速度输入/输出信号的端子也可以进行JTAG测试。尤其是，还可以对用于器件之间串行数据传输的端子进行JTAG测试。

Claims (14)

1.一种半导体器件，包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；和
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号，其特征在于
在所述内部电路和所述高速输入/输出电路之间配备边界扫描触发器。
2.一种半导体器件，包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；和
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号，其特征在于
在所述内部电路和所述高速输入/输出电路之间插入边界扫描触发器；并且
利用所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器，形成一个用于边界扫描的链。
3.根据权利要求2所述的半导体器件，还包括：
选择器，用于选择是仅利用所述支持JTAG测试的外部端子的边界扫描触发器还是利用所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器来形成用于边界扫描的链。
4.一种半导体器件，包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；和
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号；
被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；
第一控制器，包括：用于所述支持JTAG测试的外部端子的边界扫描触发器以及用于从外部输入数据的数据输入端子；和用于将数据输出到外部实体的数据输出端子；和
第二控制器，包括：用于所述插入的边界扫描触发器以及用于从外部输入数据的数据输入端子；和用于将数据输出到外部实体的数据输出端子，其特征在于
所述第一控制器的数据输出端子和所述第二控制器的数据输入端子被连接在一起，或者所述第一控制器的数据输入端子和所述第二控制器的数据输出端子被连接在一起。
5.根据权利要求4所述的半导体器件，其特征在于
所述第一和第二控制器将从各自的数据输入端子顺序输入的数据发送到各自的边界扫描触发器的链，接收绕所述链循环了一圈的数据，并且从各自的数据输出端子输出所接收到的数据。
6.根据权利要求5所述的半导体器件，其特征在于
所述第一和第二控制器配备有旁路寄存器，以在各自的数据输入端子和数据输出端子之间短路，并且配备有选择单元，以将绕各自的边界扫描触发器的链循环一圈的数据与所述旁路寄存器的数据之一输出到各自的输出端子。
7.根据权利要求1所述的半导体器件，其特征在于：
所述用于高速接口的不支持JTAG测试的外部端子配备有用于串行数据传输的端子；并且
所述高速输入/输出电路配备有并行/串行转换器和串行/并行转换器。
8.根据权利要求7所述的半导体器件，其特征在于：
在根据JTAG测试对半导体器件之间进行连接测试期间，以不同于JTAG测试时钟的时钟执行半导体器件之间的串行数据传输；并且
用于边界扫描的插入触发器的数据总是被发送到接收侧的半导体器件。
9.一种用于测试印刷电路板的方法，所述印刷电路板安装有：
第一半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器，所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器形成一个用于边界扫描的链，其中JTAG测试即为联合测试行动组测试；和
第二半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器，所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器形成一个用于边界扫描的链，所述第一半导体器件的所述用于高速接口的不支持JTAG测试的外部端子与所述第二半导体器件的所述用于高速接口的不支持JTAG测试的外部端子经由信号传输线连接在一起，其特征在于
通过将所述第一半导体器件的内部电路和所述第二半导体器件的内部电路假设为虚拟的支持JTAG测试的器件，并将包括所述第一半导体器件的高速输入/输出电路和用于高速接口的不支持JTAG测试的外部端子、所述第二半导体器件的高速输入/输出电路和用于高速接口的不支持JTAG测试的外部端子、以及所述信号传输线在内的部分假设为虚拟的不支持JTAG测试的器件，来进行JTAG测试。
10.一种用于测试印刷电路板的方法，所述印刷电路板安装有：
第一半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子；支持JTAG测试的外部端子；用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；和选择器，所述选择器能够选择是利用所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器还是仅仅利用所述支持JTAG测试的外部端子的边界扫描触发器来形成用于边界扫描的链，其中JTAG测试即为联合测试行动组测试；和
第二半导体器件，包括：经由信号传输线与所述第一半导体器件的用于高速接口的不支持JTAG测试的外部端子相连接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和支持JTAG测试的外部端子，其特征在于：
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间插入了边界扫描触发器，则所述第一半导体器件中的所述选择器选择利用所述支持JTAG测试的外部端子的边界扫描触发器和所述插入的边界扫描触发器来形成用于边界扫描的链，从而进行JTAG测试；并且
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间没有插入边界扫描触发器，则所述第一半导体器件中的选择器选择仅仅利用所述支持JTAG测试的外部端子的边界扫描触发器来形成用于边界扫描的链，从而进行JTAG测试。
11.一种用于测试印刷电路板的方法，所述印刷电路板安装有：
第一半导体器件，包括：用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号；
被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；
第一控制器，其被用于所述支持JTAG测试的外部端子的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元；和
第二控制器，其被用于所述插入的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元，所述第一控制器的数据输出端子和所述第二控制器的数据输入端子彼此连接在一起，或者所述第一控制器的数据输入端子和所述第二控制器的数据输出端子彼此连接在一起，所述第一和第二控制器将从各自的数据输入端子顺序输入的数据发送到各自边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入所输入的数据，并使用所述选择单元将绕所述各自边界触发器的链循环了一圈的数据或写入所述旁路寄存器的数据中的任何一个输出到各自的数据输出端子；和
第二半导体器件，包括：经由信号传输线与所述第一半导体器件的用于高速接口的不支持JTAG测试的外部端子相连接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和支持JTAG测试的外部端子，其特征在于：
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间插入了边界扫描触发器，则所述第一控制器的选择单元和所述第二控制器的选择单元都选择绕各自边界触发器的链循环了一圈的数据，并将该数据输出到各自的数据输出端子；并且
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间没有插入边界扫描触发器，则所述第一控制器的选择单元选择绕各自边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，而所述第二控制器的选择单元选择写入所述旁路寄存器的数据，并将所选择的数据输出到数据输出端子，从而进行JTAG测试。
12.一种用于在半导体器件的存储电路中写入数据的方法，所述半导体器件包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号；
被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；
第一控制器，其被用于所述支持JTAG测试的外部端子的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元；和
第二控制器，其被用于所述插入的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元，所述第一控制器的数据输出端子和所述第二控制器的数据输入端子彼此连接在一起，或者所述第一控制器的数据输入端子和所述第二控制器的数据输出端子彼此连接在一起，所述第一和第二控制器将从各自数据输入端子顺序输入的数据发送到各自边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入所输入的数据，并使用所述选择单元将绕所述各自边界触发器的链循环了一圈的数据或写入所述旁路寄存器的数据中的任何一个输出到各自的数据输出端子，所述内部电路包括与所述用于高速接口的不支持JTAG测试的外部端子相连接的存储电路，其特征在于：
所述第一控制器的选择单元选择在所述旁路寄存器中写入的数据，并将所选择的数据输出到数据输出端子；并且
所述第二控制器的选择单元选择绕所述边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，从而使用被插入在所述第二控制器、所述内部电路和所述高速输入/输出电路之间的边界扫描触发器将所述数据写入所述存储电路。
13.一种用于测试印刷电路板的方法，所述印刷电路板安装有：
第一半导体器件，包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号；
被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；
第一控制器，其被用于所述支持JTAG测试的外部端子的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元；和
第二控制器，其被用于所述插入的边界扫描触发器，其具有用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择单元，所述第一控制器的数据输出端子和所述第二控制器的数据输入端子彼此连接在一起，或者所述第一控制器的数据输入端子和所述第二控制器的数据输出端子彼此连接在一起，所述第一和第二控制器将从各自的数据输入端子顺序输入的数据发送到各自边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入所输入的数据，并使用所述选择单元将绕所述各自边界触发器的链循环了一圈的数据或写入所述旁路寄存器的数据中的任何一个输出到各自的数据输出端子；和
第二半导体器件，包括：经由信号传输线与所述第一半导体器件的用于高速接口的不支持JTAG测试的外部端子相连接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子与内部电路之间输入/输出信号的高速输入/输出电路；和支持JTAG测试的外部端子，其特征在于：
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间插入了边界扫描触发器，则所述第一控制器的选择单元和所述第二控制器的选择单元都选择绕各自边界触发器的链循环了一圈的数据，并将该数据输出到各自的数据输出端子；并且
如果在所述第二半导体器件的内部电路和高速输入/输出电路之间没有插入边界扫描触发器，则所述第一控制器的选择单元选择绕各自边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，而所述第二控制器的选择单元选择写入所述旁路寄存器的数据，并将所选择的数据输出到数据输出端子，从而进行JTAG测试。
14.一种用于在半导体器件的存储电路中写入数据的方法，所述半导体器件包括：
用于高速接口的不支持JTAG测试的外部端子，其中JTAG测试即为联合测试行动组测试；
支持JTAG测试的外部端子；
高速输入/输出电路，用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号；
被插入到所述内部电路和所述高速输入/输出电路之间的边界扫描触发器；
第一控制器，其被用于所述支持JTAG测试的外部端子的边界扫描触发器，其包括用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择器件；和
第二控制器，其被用于所述插入的边界扫描触发器，其包括用于从外部输入数据的数据输入端子、用于将数据输出到外部实体的数据输出端子、用于在所述数据输入端子和所述数据输出端子之间短路的旁路寄存器、以及选择器件，所述第一控制器的数据输出端子和所述第二控制器的数据输入端子彼此连接在一起，或者所述第一控制器的数据输入端子和所述第二控制器的数据输出端子彼此连接在一起，所述第一和第二控制器将从各自数据输入端子顺序输入的数据发送到各自边界扫描触发器的链，接收绕所述链循环了一圈的数据，在各自的旁路寄存器中写入所输入的数据，并使用所述选择器件将绕所述各自边界触发器的链循环了一圈的数据或写入所述旁路寄存器的数据中的任何一个输出到各自的数据输出端子，所述内部电路包括与所述用于高速接口的不支持JTAG测试的外部端子相连接的存储电路，其特征在于：
所述第一控制器的选择器件选择在所述旁路寄存器中写入的数据，并将所选择的数据输出到数据输出端子；并且
所述第二控制器的选择器件选择绕所述边界触发器的链循环了一圈的数据，并将所选择的数据输出到数据输出端子，从而使用被插入在所述第二控制器、所述内部电路和所述高速输入/输出电路之间的边界扫描触发器将所述数据写入所述存储电路。
CNB200510084033XA 2005-02-09 2005-07-12 用于jtag测试的器件和方法 Expired - Fee Related CN100554986C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP033690/2005 2005-02-09
JP2005033690A JP4388903B2 (ja) 2005-02-09 2005-02-09 Ｊｔａｇ試験方式

Publications (2)

Publication Number Publication Date
CN1818700A true CN1818700A (zh) 2006-08-16
CN100554986C CN100554986C (zh) 2009-10-28

Family

ID=36781330

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510084033XA Expired - Fee Related CN100554986C (zh) 2005-02-09 2005-07-12 用于jtag测试的器件和方法

Country Status (5)

Country Link
US (1) US7613968B2 (zh)
JP (1) JP4388903B2 (zh)
KR (1) KR100698860B1 (zh)
CN (1) CN100554986C (zh)
TW (1) TWI288324B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440805C (zh) * 2006-11-06 2008-12-03 华为技术有限公司 一种atca中jtag器件远程维护的方法及系统
CN102401868A (zh) * 2010-07-27 2012-04-04 索尼公司 集成半导体器件
CN109917277A (zh) * 2019-05-16 2019-06-21 上海燧原智能科技有限公司 虚拟测试方法、装置、设备及存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421633B2 (en) * 2005-03-21 2008-09-02 Texas Instruments Incorporated Controller receiving combined TMS/TDI and suppyling separate TMS and TDI
US7301836B1 (en) * 2005-10-25 2007-11-27 Altera Corporation Feature control circuitry for testing integrated circuits
US7546498B1 (en) * 2006-06-02 2009-06-09 Lattice Semiconductor Corporation Programmable logic devices with custom identification systems and methods
WO2008053526A1 (en) * 2006-10-31 2008-05-08 Fujitsu Limited Apparatus and method for testing connection of printed board
KR100838808B1 (ko) * 2006-11-14 2008-06-17 주식회사 준마엔지니어링 제이테그를 이용한 테스트 시스템 및 그 제어방법
US7949915B2 (en) * 2007-12-04 2011-05-24 Alcatel-Lucent Usa Inc. Method and apparatus for describing parallel access to a system-on-chip
US7958479B2 (en) * 2007-12-04 2011-06-07 Alcatel-Lucent Usa Inc. Method and apparatus for describing and testing a system-on-chip
US7962885B2 (en) * 2007-12-04 2011-06-14 Alcatel-Lucent Usa Inc. Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing
US7958417B2 (en) * 2008-01-30 2011-06-07 Alcatel-Lucent Usa Inc. Apparatus and method for isolating portions of a scan path of a system-on-chip
US7954022B2 (en) * 2008-01-30 2011-05-31 Alcatel-Lucent Usa Inc. Apparatus and method for controlling dynamic modification of a scan path
CN101645055B (zh) * 2009-09-10 2011-09-07 成都市华为赛门铁克科技有限公司 逻辑器件在线加载的方法、系统和处理器
US9885753B2 (en) * 2013-10-09 2018-02-06 Nvidia Corporation Scan systems and methods
US9607948B2 (en) * 2015-03-31 2017-03-28 Xilinx, Inc. Method and circuits for communication in multi-die packages
TWI847391B (zh) * 2022-11-28 2024-07-01 英業達股份有限公司 適用於SlimSAS插槽的檢測系統及其方法
TWI837980B (zh) * 2022-12-01 2024-04-01 英業達股份有限公司 具擴展性的傳輸線檢測系統及其方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926201A (en) * 1995-12-28 1999-07-20 Eastman Kodak Company Driver IC configurable for recording in multiple resolutions printhead including the driver IC and method of operating the printhead
US5764076A (en) * 1996-06-26 1998-06-09 Xilinx, Inc. Circuit for partially reprogramming an operational programmable logic device
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
KR100240662B1 (ko) * 1997-09-25 2000-01-15 윤종용 제이태그에 의한 다이나믹램 테스트장치
JP4022698B2 (ja) 1998-02-02 2007-12-19 ソニー株式会社 検査回路基板
US6145100A (en) * 1998-03-04 2000-11-07 Advanced Micro Devices, Inc. Debug interface including timing synchronization logic
JPH11271400A (ja) 1998-03-20 1999-10-08 Fujitsu Ltd プリント配線板のテスト容易化構造
US6212628B1 (en) * 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer
JP3497737B2 (ja) 1998-07-24 2004-02-16 株式会社クボタ 遠心式ガバナの揺動支持装置
US6499125B1 (en) * 1998-11-24 2002-12-24 Matsushita Electric Industrial Co., Ltd. Method for inserting test circuit and method for converting test data
KR20000045795A (ko) * 1998-12-30 2000-07-25 서평원 회로소자 시험방법
US6266793B1 (en) * 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
JP4294159B2 (ja) * 1999-05-06 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路装置
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
TW484016B (en) 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
KR20010048756A (ko) 1999-11-29 2001-06-15 윤종용 반도체 장치의 바운더리 스캔 테스트 회로
US6658632B1 (en) * 2000-06-15 2003-12-02 Sun Microsystems, Inc. Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
JPWO2002057921A1 (ja) 2001-01-19 2004-07-22 株式会社日立製作所 電子回路装置
JP4401039B2 (ja) 2001-06-13 2010-01-20 株式会社ルネサステクノロジ 半導体集積回路
JP3955196B2 (ja) 2001-09-05 2007-08-08 富士通株式会社 試験回路および半導体集積回路装置
ATE355534T1 (de) 2001-09-20 2006-03-15 Koninkl Philips Electronics Nv Elektronisches gerät
US7032151B2 (en) * 2001-11-13 2006-04-18 Georgia Tech Research Corporation Systems and methods for testing integrated circuits
DE60309761T2 (de) 2002-02-11 2007-10-11 Texas Instruments Inc., Dallas Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen
US20030163773A1 (en) * 2002-02-26 2003-08-28 O'brien James J. Multi-core controller
US20030188243A1 (en) * 2002-03-29 2003-10-02 Rajan Krishna B. Method and apparatus for delay fault testing
US7073111B2 (en) 2002-06-10 2006-07-04 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus
US6983441B2 (en) * 2002-06-28 2006-01-03 Texas Instruments Incorporated Embedding a JTAG host controller into an FPGA design
JP2004069650A (ja) 2002-08-09 2004-03-04 Oki Electric Ind Co Ltd 変換装置
US6862705B1 (en) * 2002-08-21 2005-03-01 Applied Micro Circuits Corporation System and method for testing high pin count electronic devices using a test board with test channels
DE10244757B3 (de) * 2002-09-25 2004-07-29 Siemens Ag Programmierung eines Speicherbausteins über ein Boundary Scan-Register
US6653957B1 (en) 2002-10-08 2003-11-25 Agilent Technologies, Inc. SERDES cooperates with the boundary scan test technique
US6990618B1 (en) * 2002-12-03 2006-01-24 Cypress Semiconductor Corporation Boundary scan register for differential chip core
KR20040057495A (ko) 2002-12-26 2004-07-02 삼성전자주식회사 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법
US7088091B2 (en) * 2003-08-14 2006-08-08 Intel Corporation Testing a multi-channel device
US7346821B2 (en) * 2003-08-28 2008-03-18 Texas Instrument Incorporated IC with JTAG port, linking module, and off-chip TAP interface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440805C (zh) * 2006-11-06 2008-12-03 华为技术有限公司 一种atca中jtag器件远程维护的方法及系统
CN102401868A (zh) * 2010-07-27 2012-04-04 索尼公司 集成半导体器件
CN109917277A (zh) * 2019-05-16 2019-06-21 上海燧原智能科技有限公司 虚拟测试方法、装置、设备及存储介质

Also Published As

Publication number Publication date
JP2006220515A (ja) 2006-08-24
JP4388903B2 (ja) 2009-12-24
US7613968B2 (en) 2009-11-03
CN100554986C (zh) 2009-10-28
TWI288324B (en) 2007-10-11
TW200629056A (en) 2006-08-16
US20060179373A1 (en) 2006-08-10
KR20060090553A (ko) 2006-08-14
KR100698860B1 (ko) 2007-03-26

Similar Documents

Publication Publication Date Title
CN1818700A (zh) 用于jtag测试的器件和方法
CN1260577C (zh) 测试存取端口的数据同步
KR101553489B1 (ko) 고속 입력/출력 인터페이스를 사용하여 검사하는 집적회로
US8055963B2 (en) Accessing sequential data in a microcontroller
WO2005006189A1 (en) Automatic self test of an integrated circuit via ac i/o loopback
CN1842714A (zh) 具有jtag端口、tap连接模块和芯片外tap接口端口的集成电路
CN1698044A (zh) 利用可附着子模块的电子设备的快速配置
US7132823B2 (en) Design for test for a high speed serial interface
JP2006145527A (ja) 埋め込み型時間領域反射率試験の方法及び装置
CN1819197A (zh) 使用最少引脚而被测试的半导体器件、以及测试其的方法
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
CN1222909C (zh) 一种flash芯片的加载方法和jtag控制器
CN1242329C (zh) 半导体集成电路和测试容易化电路的自动插入方法
CN116594692A (zh) 一种基于标准状态机功能扩展的快速配置寄存器方法
CN1908690A (zh) 边界扫描系统及方法
CN102183727B (zh) 一种具有检错功能的边界扫描测试方法
CN1949723A (zh) 一种atca中jtag器件远程维护的方法及系统
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
CA2057363C (en) Arrangement for testing digital circuit devices having bidirectional outputs
CN1230748C (zh) 一种边界扫描测试的方法
CN1641371A (zh) 半导体集成电路的测试方法和半导体集成电路
CN1317857C (zh) 一种测试交换芯片及相关高速链路的方法
CN1300695C (zh) 一种利用边界扫描器件进行flash加载的方法
CN103163451B (zh) 面向超级计算系统的自选通边界扫描调测试方法及装置
CN1619325A (zh) 一种边界扫描测试控制器及边界扫描测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20180712