CN1893060A - 单段或多段触发式电压可调整的静电放电保护半导体构造 - Google Patents
单段或多段触发式电压可调整的静电放电保护半导体构造 Download PDFInfo
- Publication number
- CN1893060A CN1893060A CNA2005100820181A CN200510082018A CN1893060A CN 1893060 A CN1893060 A CN 1893060A CN A2005100820181 A CNA2005100820181 A CN A2005100820181A CN 200510082018 A CN200510082018 A CN 200510082018A CN 1893060 A CN1893060 A CN 1893060A
- Authority
- CN
- China
- Prior art keywords
- type ion
- well region
- type
- region
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种单段或多段触发式电压可调整的静电放电保护半导体构造，具有多段式保护半导体电路功能及可调整放电容量，不仅可以轻易符合半导体现有制程的优点，还可以用于集成电路半导体设计及制造领域，且改善重要半导体元件的保护功能及使得半导体元件不易损坏，尤其能够达到高功率半导体元件的多重保护需求，而且较公知的静电保护电路能够有更强的保护功能，主要利用多个N阱区或P阱区于P型基材中调整各阱区的放电容量并加以并联，以改善静电防护容量及达到动态设计符合不同功率规格的半导体电路。
Description
技术领域
本发明涉及一种单段或多段触发式电压可调整的静电放电保护半导体构造，即包含利用多个N阱区或P阱区于P型基材中调整各阱区的放电容量并加以并联，来改善静电防护容量及达到动态设计符合不同功率规格的半导体电路构造；而且较公知的单段触发式静电保护半导体构造更优良。
背景技术
静电放电防护电路(ESD protection circuits)是集成电路上专门用来做静电放电防护之用，静电放电防护元件在静电放电能量持续增高的情况下，于一次击穿点之后所面临的二次击穿点，会由于其过高的二次击穿电压，或者二次击穿电流，导致元件损坏而破坏静电放电防护功能。
利用BJT(双极晶体管-Bipolar junction transistor)中的PN结来作为静电放电防护的元件，其二次击穿点(secondary breakdown trigger breakdown)往往由电压先决(dominate)，意即在一次击穿点之后，如果静电放电能量持续增加，则元件的电压及电流上升往往会先触发二次击穿电压，而导致元件损坏。
因此有必要研发出一种可以延缓静电放电防护元件到达二次击穿点的半导体结构，符合实际应用的要求；即为本发明所求；导致发明人经努力研发出本发明来达成上述需求。
发明内容
本发明的主要目的在于提供一种利用多段触发来延缓静电放电防护元件到达二次击穿点的半导体结构。
为了达到上述目的，本发明提供一种利用多个N阱区或P阱区在P型基材中调整各阱区的放电容量并加以并联，来改善静电防护容量及达到动态设计符合不同功率规格的半导体元件构造，配合传统半导体制程及制程难度低的外围设备，将各制程步骤结合在一起而发展出本发明。
本发明可为多个静电保护元件的形式，构造主要包含：一第二型离子掺杂层，其中形成多个静电放电保护元件，该静电元件包含：一第一型离子掺杂阱区，形成于该第二型离子掺杂层之中；一第一第一型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；一第二型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；一第一电极，连接该第一第一型离子重掺杂区域及第二型离子重掺杂区域；一第二电极；及多个第二第一型离子重掺杂区域，形成于该第一型离子掺杂阱区之中，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一可调整距离；而其它第二第一型离子重掺杂区域则接触该第二电极而互相连结。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中该第一型离子可为N型离子或P型离子，而该第二型离子相对于该第一型离子，可为P型离子或N型离子，意即该第一型离子与该第二型离子互为相反极性。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域，位于该第一型离子掺杂阱区之内，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为正值；且距离越远则该静电放电保护元件的触发电压越高。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域部分位于该第一型离子掺杂阱区之中，而且跨越该第一型离子掺杂阱区的边界，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为负值；且距离越远则该静电放电保护元件的触发电压越低。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中通过调整该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界，与该第一型离子掺杂阱区边界的距离，以达到具有多段触发电压的半导体结构。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中进一步包含一焊垫，其形成于该半导体构造上方，并通过一导体与该第一电极或者第二电极连结；此时未连结该焊垫的第一电极或第二电极可连结至一电压或者接地。
根据本发明的多段触发式电压可调整的静电放电保护半导体构造，其中浓度数据包含：第一型离子掺杂阱区(N阱或P阱)为1E12-3E13离子/cm2；第一型离子重掺杂扩散区及第二型离子重掺杂扩散区(P+扩散区或N+扩散区)为1E15-2E16离子/cm2。
本发明亦可为单一静电保护元件的形式，构造主要包含：一第二型离子掺杂层；一第一型离子掺杂阱区，形成于该第二型离子掺杂层之中；一第一第一型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；一第二型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；一第一电极，连接该第一第一型离子重掺杂区域及第二型离子重掺杂区域；一第二电极；及至少一个第二第一型离子重掺杂区域，形成于该第一型离子掺杂阱区之中，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一可调整距离；而其它第二第一型离子重掺杂区域则接触该第二电极而互相连结。
根据本发明的单段触发式电压可调整的静电放电保护半导体构造，其中该第一型离子可为N型离子或P型离子，而该第二型离子相对于该第一型离子，可为P型离子或N型离子，意即该第一型离子与该第二型离子互为相反极性。
根据本发明的单段触发式电压可调整的静电放电保护半导体构造，其中该第二第一型离子重掺杂区域可位于该第一型离子掺杂阱区之内，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为正值，且距离越远则该静电放电保护元件的触发电压越高；该第二第一型离子重掺杂区域亦可跨越该第一型离子掺杂阱区的边界，此时该第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为负值，且距离越远则该静电放电保护元件的触发电压越低。
根据本发明的单段触发式电压可调整的静电放电保护半导体构造，其中该第二第一型离子重掺杂区域的数目可为多个，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一距离；而其它第二第一型离子重掺杂区域则通过该第二电极而互相连结。
根据本发明的单段触发式电压可调整的静电放电保护半导体构造，其中浓度数据包含：第一型离子掺杂阱区(N阱或P阱)为1E12-3E13离子/cm2；第一型离子重掺杂扩散区及第二型离子重掺杂扩散区(P+扩散区或N+扩散区)为1E15-2E16离子/cm2。
本发明的特征与方便之处在于，将传统的单段触发式静电保护半导体构造改为多段触发式静电保护半导体构造或是可调整的单段式，其中主要利用多个N阱区或P阱区在P型基材中形成特定阻抗对某一特定的电压形成击穿排放电流能量，并且使得各阱区的放电容量为可调整并加以并联，以形成多段触发式静电保护半导体构造。可设置外接电路界面接点如焊接垫于一小型电子元件或是设置于大型芯片的一特定区域，使得本发明构造得以改善安装方便性及加强保护能力，并且设置成本低及对传统芯片生产线影响不大。
为了更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明多段触发式静电保护半导体构造的特性图；
图2为本发明一实施例多段触发式静电保护半导体构造的示意图；及
图3为本发明再一实施例多段触发式静电保护半导体构造的示意图。
其中，附图标记说明如下：
10 第一电极 12 第一N+扩散区
121或122 第二N+扩散区 14 第一P+扩散区
141或142 第二P+扩散区 20 第二电极
30 第一N阱区 40 第二N阱区
42 第一P阱区 50 P型基材
52 N型埋入层
具体实施方式
请参考图1到图3为本发明的实施例及特性图，其中主要利用多个N阱区或P阱区在P型基材中形成特定阻抗对某一特定的电压形成击穿排放电流能量，并且使得各阱区的放电容量为可调整并加以并联，以形成多段触发式静电保护半导体构造。(基材为较大区域材料，阱区为次大区域材料，扩散区为小区域材料的型态)
请参考图2及图3为本发明的实施例，其中图2主要包含：P型基材50，其上形成多个静电保护元件，其包含(一般为基材往上堆积之面)(半导体的应用例，可为用来保护功率晶体管或是MOS及CMOS之类的逻辑元件或是光电元件)：第一N阱区30(可为多个，即为第二N阱区40但是电阻抗量不同)，形成于该P型基材50的一侧；第一N+扩散区12，形成于该P型基材50的一侧，距离该第一N阱区30一段预定横向N+隔离距离，该预定横向N+隔离距离至少分布一氧化物区段(氧化物区段可为多个，即为图中斜线方块部分)；第一P+扩散区14，形成于该P型基材50的一侧，距离该第一N阱区30一段预定横向P+隔离距离，该预定横向P+隔离距离至少分布一氧化物区段，并对该N+扩散区12以至少一氧化物区段隔离；第一电极10(可为Vss接地端)，连接该第一N+扩散区12及第一P+扩散区14，并且以导电材料形成该第一电极10；第二电极20(可为Vdd电压端)，并对该第一电极10以至少一氧化物区段隔离；及多个第二N+扩散区121或122，形成于该第一N阱区30之中或部分跨越第一N阱区30的边界，每一第二N+扩散区121或122横向隔离至少一氧化物区段，并且至少一个N+扩散区121或122与该第二电极20相连接；其中至少一第二N+扩散区121或122(可为多个)位于该第一N阱区30之中的边缘区域而距离该第一N阱区30的边界一段可调整横向距离(可为d1或d2)以调整放电容量；其中该第一N阱区30为多个(可为多个，即为第二N阱区40但是电阻抗量不同)电性并连(可为三段到五段或更多个形成为多个击穿电压)且通过该第二N+扩散区121或122连接该第二电极20产生电性并连，而且该多个第一N阱区30位于一半导体静电保护电路设置区域中(可为与其它半导体元件形成一般芯片)或是静电保护元件中。
其中图2主要包含以下变化：其中该第二N+扩散区121或122(可为多个)可全部位于该第一N阱区30之中而且形成一高压触发式硅控整流器的构造；其中该第二N+扩散区121或122部分位于该第一N阱区30之中而且跨越该第一N阱区30与P型基材50的边界而且形成一低压触发式硅控整流器的构造；其中该可调整横向距离为调整第一N阱区30的边界对于接近该边界的第二N+扩散区121或122边界的距离以形成对于多段电压触发的静电保护构造；进一步包括一导电连接垫设置于该多段触发式静电保护半导体构造的设置区域边界；其中该导电连接垫连接该第一电极10或第二电极20以形成电压施加端或接地端。
请参考图3为本发明另一实施例，其中主要包含：P型基材50；N型埋入层52(主要为形成N型阻抗)，设于该P型基材50中距离底部一段预定埋入距离(一般为基材往上形成一固定的基础距离)；其上形成多个静电保护元件其包含：第一N阱区30，形成于该N型埋入层52的上侧；第一P阱区42，形成于该N型埋入层52的上侧，相邻于该第一N阱区30；第一N+扩散区12，形成于该第一N阱区30的一侧，距离该第一P阱区42一段预定横向N+隔离距离，该预定横向N+隔离距离至少分布一氧化物区段(氧化物区段可为多个，即为图中斜线方块部分)；第一P+扩散区14，形成于该第一N阱区30的一侧，距离该第一P阱区42一段预定横向P+隔离距离，该预定横向P+隔离距离至少分布一氧化物区段，并对该N+扩散区12以至少一氧化物区段隔离；第一电极10，连接该第一N+扩散区12及第一P+扩散区14，并且以导电材料形成该第一电极10；第二电极20，并对该第一电极10以至少一氧化物区段隔离；及多个第二P+扩散区域141或142(可为多个)，形成于该第一P阱区42之中或部分跨越第一P阱区42的边界，每一第二P+扩散区141或142横向隔离至少一氧化物区段，并且至少一个第二P+扩散区141或142与该第二电极20相连接；其中至少一第二P+扩散区141或142位于该第一P阱区42之中的边缘区域而距离该第一P阱区42的边界一段可调整横向距离(可为d1或d2)以调整放电容量；其中该第一P阱区42为多个电性并连且通过该第二P+扩散区141或142连接该第二电极20产生电性并连，而且该多个第一P阱区42位于一半导体静电保护电路设置区域中或是静电保护元件中。
其中图3主要包含以下变化：其中该第二P+扩散区141或142全部位于该第一P阱区42之中而且形成一高压触发式硅控整流器的构造；其中该第二P+扩散区141或142部分位于该第一P阱区42之中而且跨越该第一P阱区42与第一N阱区30的边界而且形成一低压触发式硅控整流器的构造；其中该可调整横向距离为调整第一P阱区42的边界对于接近该边界的第二P+扩散区141或142边界的距离以形成对于多段电压触发的静电保护构造；进一步包括一导电连接垫设置于该多段触发式静电保护半导体构造的设置区域边界；其中该导电连接垫连接该第一电极10或第二电极20以形成电压施加端或接地端。
本发明可为多个静电保护元件的形式，亦可为单一静电保护元件的形式，构造主要包含(下述为综合上述图2及图3的通式)：一第二型离子掺杂层(即可为P型基材50元件的形式或为N型埋入层52元件的形式)，其中形成多个静电放电保护元件(亦可为单一静电保护元件的形式)，该静电元件包含：一第一型离子掺杂阱区(即可为第一N阱区30元件的形式或可为第一P阱区42元件的形式，亦即为与基材或埋入层相反极性的阱区形成阻抗)，形成于该第二型离子掺杂层之中(即为基材或埋入层之上)；一第一第一型离子重掺杂区域(即为第一N+扩散区12或第一P+扩散区14之意)，形成于该第二型离子掺杂层之中(即为基材或埋入层之上)，并与该第一型离子掺杂阱区(即为该基材或埋入层之上的相反极性的阱区)及其它第二型离子掺杂层(即为该基材或埋入层的底部区域)内的区域分开；一第二型离子重掺杂区域(即为第一P+扩散区14或第一N+扩散区12之意)，形成于该第二型离子掺杂层之中(即为基材或埋入层之上)，并与该第一型离子掺杂阱区(即为该基材或埋入层之上的相反极性的阱区)及其它第二型离子掺杂层内的区域(即为该基材或埋入层的底部区域)分开；一第一电极10(可为Vss接地端)，连接该第一第一型离子重掺杂区域(即为第一N+扩散区12或第一P+扩散区14之意)及第二型离子重掺杂区域(即为第一P+扩散区14或第一N+扩散区12之意)；一第二电极20(可为Vdd电压端)；及多个(亦可为至少一个)第二第一型离子重掺杂区域(即为第二N+扩散区121或122或第二P+扩散区141或142之意)，形成于该第一型离子掺杂阱区(即为该基材或埋入层之上的相反极性的阱区)之中，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一可调整距离(可为d1或d2)；而其它第二第一型离子重掺杂区域则接触该第二电极而互相连结。
请参考图2及图3为本发明的实施例综合通式，主要包含以下变化：其中该第一型离子可为N型离子或P型离子，而该第二型离子相对于该第一型离子，可为P型离子或N型离子，意即该第一型离子与该第二型离子互为相反极性；其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域，位于该第一型离子掺杂阱区之内，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为正值；且距离越远则该静电放电保护元件的触发电压越高；其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域部分位于该第一型离子掺杂阱区之中，而且跨越该第一型离子掺杂阱区的边界，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为负值；且距离越远则该静电放电保护元件的触发电压越低；其通过调整该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界，与该第一型离子掺杂阱区边界的距离，以达成具有多段触发电压的半导体结构；进一步可包含一焊垫(PAD)，其形成于该半导体构造上方，并通过一导体与该第一电极或者第二电极连结；此时未连结该焊垫的第一电极或第二电极可连结至一电压或者接地。
参考本发明的各区域的浓度范围：第一型离子掺杂阱区(N阱或P阱)为1E12-3E13(离子(ions)/cm2)，第一型离子重掺杂扩散区及第二型离子重掺杂扩散区(P+扩散区或N+扩散区)为1E15-2E16(离子/cm2)，另外氧化物区段厚度2000-10000埃(1000埃等于0.1μm)。
本发明的特征与方便之处在于，将传统的单段触发式静电保护半导体构造改为多段触发式静电保护半导体构造或是可调整的单段式，其中主要利用多个N阱区或P阱区在P型基材中形成特定阻抗对某一特定的电压形成击穿排放电流能量，并且使得各阱区的放电容量为可调整并加以并联，以形成多段触发式静电保护半导体构造。可设置外接电路界面接点如焊接垫于一小型电子元件或是设置于大型芯片的一特定区域，使得本发明构造得以改善安装方便性及加强保护能力，并且设置成本低及对传统芯片生产线影响不大。
Claims (12)
1、一种多段触发式电压可调整的静电放电保护半导体构造，其包含：
一第二型离子掺杂层，其中形成多个静电放电保护元件，该静电放电保护元件包含：
一第一型离子掺杂阱区，形成于该第二型离子掺杂层之中；
一第一第一型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；
一第二型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；
一第一电极，连接该第一第一型离子重掺杂区域及第二型离子重掺杂区域；
一第二电极；及
多个第二第一型离子重掺杂区域，形成于该第一型离子掺杂阱区之中，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一可调整距离；而其它第二第一型离子重掺杂区域则接触该第二电极而互相连结。
2、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于该第一型离子可为N型离子或P型离子，而该第二型离子相对于该第一型离子，可为P型离子或N型离子，意即该第一型离子与该第二型离子互为相反极性。
3、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域，位于该第一型离子掺杂阱区之内，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为正值；且距离越远则该静电放电保护元件的触发电压越高。
4、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域部分位于该第一型离子掺杂阱区之中，而且跨越该第一型离子掺杂阱区的边界，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为负值；且距离越远则该静电放电保护元件的触发电压越低。
5、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于通过调整该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界，与该第一型离子掺杂阱区边界的距离，以达到具有多段触发电压的半导体结构。
6、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于进一步包含一焊垫，其形成于该半导体构造上方，并通过一导体与该第一电极或者第二电极连结；此时未连结该焊垫的第一电极或第二电极可连结至一电压或者接地。
7、如权利要求1所述的多段触发式电压可调整的静电放电保护半导体构造，其特征在于浓度数据包含：第一型离子掺杂阱区即N阱或P阱为1E12-3E13离子/cm2；第一型离子重掺杂扩散区及第二型离子重掺杂扩散区即P+扩散区或N+扩散区为1E15-2E16离子/cm2。
8、一种单段触发式电压可调整的静电放电保护半导体构造，其包含：
一第二型离子掺杂层；
一第一型离子掺杂阱区，形成于该第二型离子掺杂层之中；
一第一第一型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；
一第二型离子重掺杂区域，形成于该第二型离子掺杂层之中，并与该第一型离子掺杂阱区及其它第二型离子掺杂层内的区域分开；
一第一电极，连接该第一第一型离子重掺杂区域及第二型离子重掺杂区域；
一第二电极；及
至少一个第二第一型离子重掺杂区域，形成于该第一型离子掺杂阱区之中，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一可调整距离；而其它第二第一型离子重掺杂区域则接触该第二电极而互相连结。
9、如权利要求8所述的单段触发式电压可调整的静电放电保护半导体构造，其特征在于该第一型离子可为N型离子或P型离子，而该第二型离子相对于该第一型离子，可为P型离子或N型离子，意即该第一型离子与该第二型离子互为相反极性。
10、如权利要求8所述的单段触发式电压可调整的静电放电保护半导体构造，其特征在于该第二第一型离子重掺杂区域可位于该第一型离子掺杂阱区之内，此时该最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为正值，且距离越远则该静电放电保护元件的触发电压越高；该第二第一型离子重掺杂区域亦可跨越该第一型离子掺杂阱区的边界，此时该第二第一型离子重掺杂区域的边界与该第一型离子掺杂阱区的边界的距离表示为负值，且距离越远则该静电放电保护元件的触发电压越低。
11、如权利要求8所述的单段触发式电压可调整的静电放电保护半导体构造，其特征在于该第二第一型离子重掺杂区域的数目可为多个，其中最靠近该第一型离子掺杂阱区边界的第二第一型离子重掺杂区域与该第一型离子掺杂阱区边界保持一距离；而其它第二第一型离子重掺杂区域则通过该第二电极而互相连结。
12、如权利要求8所述的单段触发式电压可调整的静电放电保护半导体构造，其特征在于浓度数据包含：第一型离子掺杂阱区即N阱或P阱为1E12-3E13离子/cm2；第一型离子重掺杂扩散区及第二型离子重掺杂扩散区即P+扩散区或N+扩散区为1E15-2E16离子/cm2。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100820181A CN100454534C (zh) | 2005-07-04 | 2005-07-04 | 单段或多段触发式电压可调整的静电放电保护半导体构造 |
| US11/427,773 US7615826B2 (en) | 2005-07-04 | 2006-06-29 | Electrostatic discharge protection semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100820181A CN100454534C (zh) | 2005-07-04 | 2005-07-04 | 单段或多段触发式电压可调整的静电放电保护半导体构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1893060A true CN1893060A (zh) | 2007-01-10 |
| CN100454534C CN100454534C (zh) | 2009-01-21 |
Family
ID=37590129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100820181A Expired - Fee Related CN100454534C (zh) | 2005-07-04 | 2005-07-04 | 单段或多段触发式电压可调整的静电放电保护半导体构造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7615826B2 (zh) |
| CN (1) | CN100454534C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540736A (zh) * | 2020-05-19 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Esd结构 |
| CN112018105A (zh) * | 2020-09-28 | 2020-12-01 | 上海华虹宏力半导体制造有限公司 | 高压静电保护结构 |
Families Citing this family (177)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8881085B1 (en) * | 2010-06-03 | 2014-11-04 | Xilinx, Inc. | Cell-level electrostatic discharge protection for an integrated circuit |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US12362219B2 (en) | 2010-11-18 | 2025-07-15 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US12360310B2 (en) | 2010-10-13 | 2025-07-15 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US12125737B1 (en) | 2010-11-18 | 2024-10-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US12100611B2 (en) | 2010-11-18 | 2024-09-24 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US12272586B2 (en) | 2010-11-18 | 2025-04-08 | Monolithic 3D Inc. | 3D semiconductor memory device and structure with memory and metal layers |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US12136562B2 (en) | 2010-11-18 | 2024-11-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US12144190B2 (en) | 2010-11-18 | 2024-11-12 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and memory cells preliminary class |
| US12154817B1 (en) | 2010-11-18 | 2024-11-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US12243765B2 (en) | 2010-11-18 | 2025-03-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12463076B2 (en) | 2010-12-16 | 2025-11-04 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US9058853B2 (en) | 2012-08-16 | 2015-06-16 | Xilinx, Inc. | Integrated circuit having improved radiation immunity |
| US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US12249538B2 (en) | 2012-12-29 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor device and structure including power distribution grids |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9385058B1 (en) * | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12100646B2 (en) | 2013-03-12 | 2024-09-24 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9462674B1 (en) | 2013-08-26 | 2016-10-04 | Xilinx, Inc. | Circuits for and methods of providing a charge device model ground path using substrate taps in an integrated circuit device |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10515981B2 (en) | 2015-09-21 | 2019-12-24 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with memory |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12477752B2 (en) | 2015-09-21 | 2025-11-18 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US12250830B2 (en) | 2015-09-21 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US12100658B2 (en) | 2015-09-21 | 2024-09-24 | Monolithic 3D Inc. | Method to produce a 3D multilayer semiconductor device and structure |
| US12178055B2 (en) | 2015-09-21 | 2024-12-24 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12219769B2 (en) | 2015-10-24 | 2025-02-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12120880B1 (en) | 2015-10-24 | 2024-10-15 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12225704B2 (en) | 2016-10-10 | 2025-02-11 | Monolithic 3D Inc. | 3D memory devices and structures with memory arrays and metal layers |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| KR102853728B1 (ko) | 2019-12-05 | 2025-09-03 | 삼성전자주식회사 | 반도체 장치 |
| CN114975420B (zh) * | 2021-02-23 | 2025-05-02 | 力晶积成电子制造股份有限公司 | 双向可控硅整流器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW299495B (en) * | 1996-05-03 | 1997-03-01 | Winbond Electronics Corp | Electrostatic discharge protection circuit |
| US5872379A (en) * | 1997-07-10 | 1999-02-16 | Taiwan Semiconductor Manufacturing Co. Ltd. | Low voltage turn-on SCR for ESD protection |
| US6285062B1 (en) * | 1999-05-12 | 2001-09-04 | Micron Technology, Inc. | Adjustable high-trigger-voltage electrostatic discharge protection device |
| TW492177B (en) * | 2001-06-06 | 2002-06-21 | Taiwan Semiconductor Mfg | Electrostatic discharge protection device for silicon controlled rectifier with adjustable trigger potential |
| CN1209816C (zh) * | 2002-02-09 | 2005-07-06 | 台湾积体电路制造股份有限公司 | 一种静电放电防护组件及静电放电防护电路 |
| US7417287B2 (en) * | 2005-07-01 | 2008-08-26 | System General Corp. | Electrostatic discharge device having controllable trigger voltage |
-
2005
- 2005-07-04 CN CNB2005100820181A patent/CN100454534C/zh not_active Expired - Fee Related
-
2006
- 2006-06-29 US US11/427,773 patent/US7615826B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540736A (zh) * | 2020-05-19 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Esd结构 |
| CN111540736B (zh) * | 2020-05-19 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | Esd结构 |
| CN112018105A (zh) * | 2020-09-28 | 2020-12-01 | 上海华虹宏力半导体制造有限公司 | 高压静电保护结构 |
| CN112018105B (zh) * | 2020-09-28 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 高压静电保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070004150A1 (en) | 2007-01-04 |
| CN100454534C (zh) | 2009-01-21 |
| US7615826B2 (en) | 2009-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1893060A (zh) | 单段或多段触发式电压可调整的静电放电保护半导体构造 | |
| US10978441B2 (en) | Transient voltage suppressor and method for manufacturing the same | |
| CN107768368B (zh) | Usb-c型负荷开关的esd保护 | |
| CN1252815C (zh) | 静电放电保护元件 | |
| CN102148242B (zh) | 一种具有双导通路径的可控硅器件 | |
| CN1426108A (zh) | 用于集成电路中的静电放电保护的电路和方法 | |
| CN102142440B (zh) | 一种可控硅器件 | |
| CN110880499B (zh) | 一种衬底辅助触发与电压钳位的esd/eos防护方法 | |
| US20110133247A1 (en) | Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions | |
| CN102844863B (zh) | 用作静电放电保护措施的晶体管组件 | |
| CN100463175C (zh) | 高电压静电放电防护装置及其制作方法 | |
| US7498638B2 (en) | ESD protection circuit for semiconductor device | |
| CN113471190B (zh) | 半导体装置以及半导体结构 | |
| TW202008555A (zh) | 垂直式暫態電壓抑制裝置 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| TWI449150B (zh) | 靜電放電保護元件結構 | |
| US7888704B2 (en) | Semiconductor device for electrostatic discharge protection | |
| TWI325630B (en) | Circuit systems, semiconductor structures and integrated circuits | |
| CN113497030A (zh) | 半导体装置 | |
| US10629583B2 (en) | Transient voltage suppression device | |
| CN112234056A (zh) | 一种半导体器件 | |
| TWI736412B (zh) | 垂直式雙極性電晶體裝置 | |
| KR102463902B1 (ko) | 다이오드를 내장한 mos 구조의 사이리스터 소자 | |
| CN115775799A (zh) | 静电放电器件以及包括该静电放电器件的显示驱动芯片 | |
| CN1233040C (zh) | Esd保护电路元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090121 |