CN1893048A - 空白区具有铜图案的半导体封装板 - Google Patents
空白区具有铜图案的半导体封装板 Download PDFInfo
- Publication number
- CN1893048A CN1893048A CNA2006100907546A CN200610090754A CN1893048A CN 1893048 A CN1893048 A CN 1893048A CN A2006100907546 A CNA2006100907546 A CN A2006100907546A CN 200610090754 A CN200610090754 A CN 200610090754A CN 1893048 A CN1893048 A CN 1893048A
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- package board
- board
- copper pattern
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/40—
-
- H10W90/701—
Landscapes
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供了一种半导体封装板,其中,空白区形成有具有预定形状的铜图案,从而防止整个半导体封装板弯曲。本发明的技术特征是,铜图案包括沿半导体封装板纵向延伸的梁部分以及沿半导体封装板横向延伸的筋部分。
Description
技术领域
本发明一般涉及空白区(dummy area)具有铜图案(copper pattern)的半导体封装板,更具体地说,涉及一种半导体封装板,其中,在例如BOC(board on chip)的一种球栅阵列封装产品的空白区形成有预定形状的铜图案,从而防止半导体封装板弯曲。
背景技术
最近,随着半导体封装板趋向于轻、薄、紧和小型化,板组装公司或板制造公司已经关注到超高精度安装技术。特别是,由于半导体封装板厚度减小,因此在实现板与主板之间电连接的焊接过程中,防止半导体封装板弯曲变得更为重要。
在这种焊接工艺中,半导体封装板弯曲大大影响生产速度和生产率。并且,根据半导体封装板的弯曲程度,可能出现焊球不形成在半导体封装板焊料球盘的问题,或者当半导体设备装在板上时,发生半导体设备和半导体封装板上形成的焊球不能彼此焊接的问题。结果,可能出现半导体设备与半导体封装板不能彼此电连接的缺陷。
图1是表示传统半导体封装板的透视图。
如图1所示,传统半导体封装板10包括封装区11和空白区12,封装区11具有半导体设备安装部分11a和外层电路图案11b,空白区12环绕封装区11。
在传统半导体封装板10中,为了努力防止板弯曲,采用的方法是,调节封装区11的外层电路图案11b的厚度,或者调整封装区11和空白区12的阻焊剂层厚度,以保持整个半导体封装板10的一致性。
但是,在传统半导体封装板10中,由于阻焊剂层的丝网印刷工艺的偏差比较明显,因而存在半导体封装板10的高密度、高集成度和小型化而使弯曲程度增大的问题。因此,在传统半导体封装板10中,如果在板10的弯曲状态下阻焊剂固化,弯曲状态成为永久性的趋势进一步增大。在这种情况下,很难将半导体封装板10恢复到平面状态。
此外,在作为内层芯使用的铜箔层压板厚度较薄的情况下,即等于或小于60μm,由于半导体封装板10的弯曲程度增大,存在的问题是,使用调节封装区11外层电路图案11b的厚度或者封装区11和空白区12的阻焊剂层厚度的方法,更加难以防止半导体封装板10弯曲。
为努力克服上述问题,提出了一种在空白区12上形成预定形状的铜图案以防止半导体封装板弯曲的技术。
该技术的目的在于,在空白区形成赋予板一定强度的铜图案,从而防止由聚合物制成的阻焊剂(SR)和铜箔层压板(CCL)膨胀,由此防止作为非线性行为物质(nonlinearly behaving substances)的阻焊剂和铜箔层压板在玻璃转变温度以及更高温度下严重热应变。
具有预定形状的传统铜图案的例子表示在图2到图4中。
图2是表示另一个传统半导体封装板的透视图,其中的空白区形成为长方形铜图案。参看附图,传统半导体封装板10包括封装区110和空白区120,封装区110具有半导体设备安装部分111和外层电路图案112,空白区120环绕封装区110并形成为长方形铜图案121。
图3是表示另一个传统半导体封装板的透视图,其中的空白区具有六边形铜图案。图4是表示另一个传统半导体封装板的透视图,其中的空白区具有点状铜图案。
这样,在传统半导体封装板中,通过在空白区上形成预定形状的铜图案,在半导体封装板整个区域上保证适当的抗拉强度。因此,即使外力作用到半导体封装板上,该板也保持其原始的平面形状而不容易弯曲。并且,这些传统半导体封装板能适当地应对在玻璃转变温度以及更高温度下出现的热应变。
然而,在图2和3所示的长方形和六边形铜图案的情况下,其中上述形状由细铜线形成,板具有适当的强度以承受半导体封装板横向出现的弯曲;但是,如图3所示,此强度不足以承受沿半导体封装板纵向产生的应变,从而半导体封装板可能出现不希望的弯曲。此问题在图4所示的点状铜图案中仍然存在。就是说,如图所示,不能保证点状铜图案具有足够的强度以承受半导体封装板纵向的应变。
因此,需要一种技术,在空白区形成铜图案,铜图案的形状赋予半导体封装板足够的强度以防止半导体封装板沿纵向弯曲。
发明内容
因此,考虑到现有技术出现的上述问题而提出本发明。本发明的一个目的是提供一种半导体封装板,其中在半导体封装板的空白区形成有预定形状的铜图案,从而防止整个半导体封装板弯曲。
为了达到上述目的,本发明提供了一种半导体封装板,包括:封装区,半导体设备安装于封装区,并且在封装区中形成有外层电路图案;以及空白区,空白区形成有铜图案并且环绕封装区。铜图案包括具有预定宽度并沿半导体封装板纵向延伸的梁部分;以及具有预定宽度并沿半导体封装板横向延伸的筋部分。
这里,可以根据半导体封装板中使用的铜的数量来确定构成铜图案的每个梁部分和筋部分的尺寸。
附图说明
结合附图,从以下详细描述中将更加清楚地理解本发明的上述和其它目的、特征和优点。在附图中:
图1是表示传统半导体封装板的透视图;
图2是表示另一个传统半导体封装板的透视图,该封装板的空白区具有长方形铜图案;
图3是表示另一个传统半导体封装板的透视图,该封装板的空白区具有六边形铜图案;
图4是表示另一个传统半导体封装板的透视图,该封装板的空白区具有点状铜图案;
图5是根据本发明一个实施例的半导体封装板的透视图,该封装板的空白区上形成有包括梁部分和筋部分的铜图案;
图6A和6B是表示空白区具有六边形铜图案的传统半导体封装板,以及空白区形成有包括梁部分和筋部分的铜图案的本发明半导体封装板的后固化过程的模拟结果的视图;以及
图7是图6的模拟结果的曲线图。
具体实施方式
下面参考附图详细描述本发明。
图5是根据本发明半导体封装板的透视图,该半导体封装板的空白区上形成有包括梁部分和筋部分的铜图案。图6A和6B是表示空白区具有铜图案的传统半导体封装板以及根据本发明空白区具有铜图案的半导体封装板模拟结果的视图。图7是表示从图6模拟中提高了的弯曲预防能力的曲线图。
本发明通常应用于BOC(board on chip)产品,其中很多单元装在一块板上。并且,本发明可以应用于塑料球栅阵列封装(plastic ball grid array)或芯片级封装(chip size package)产品组。下面,将参考图5详细解释本发明,图5表示塑料球栅阵列封装产品。
根据本发明的半导体封装板400包括封装区410以及空白区420,封装区410具有半导体设备安装部分411和外层电路图案412。空白区420环绕封装区410,并且在空白区420上形成有铜图案。位于空白区420的铜图案包括多个梁部分430和多个筋部分440,每个梁部分430具有预定宽度并且沿板400的纵向延伸;每个筋部分440具有预定宽度并且沿板400的横向延伸。
这里,封装区410安装到主板或类似的产品上,其中在半导体设备安装并封装在半导体设备安装部分411之后,去除空白区420。而且,在封装区410形成有内层电路图案(未显示)和外层电路图案412,从而封装区410将电信号发送到半导体设备并且从半导体设备接收电信号。
半导体设备安装部分411是上面安装半导体设备的区域,通常处于封装区410的中心部分。这里,安装在半导体安装部分411的半导体设备与位于外层电路图案412上的引线键合焊盘或焊球焊盘电连接。此外,为了使安装在半导体设备安装部分411的半导体设备散热,优选地,半导体设备安装部分411由传导材料制成(例如,铜或金)。
外层电路图案412形成在半导体设备安装部分411周围。与安装在半导体设备安装部分411的半导体设备电连接的外层电路图案412的引线键合焊盘或焊球焊盘,暴露在阻焊剂图案外部(未显示)。
空白区420是在封装区410安装到主板或类似产品上之前以及半导体设备安装到半导体设备安装部分411之后被去除的部分。空白区420环绕封装区410。空白区420具有梁部分430和筋部分440,每个梁部分430沿板纵向延伸,每个筋部分440沿板横向延伸。具有上述结构的本发明的一个实施方式表示在图5中。在该实施方式中,每个梁部分430的宽度为4mm,每个筋部分440的宽度为7mm。
也就是说,在本发明中,如上述实施方式所示,梁部分430和筋部分440的宽度大于用于图案成形并位于传统铜图案上的铜线的宽度。因此,本发明可以解决板纵向弯曲的问题,而该问题在具有铜图案的传统半导体封装板中未能解决。此外,在传统半导体封装板中,铜图案的面积占空白区面积的60%到70%。本发明的另一个优点是,即使铜图案占据此面积范围也能表现出上述效果。每个梁部分430和筋部分440的宽度可以根据板上使用的铜的数量来确定。而且,在制造本发明空白区具有铜图案的半导体封装板的工艺中,可以按照与传统板制造工艺相同的方法制造本发明形成有铜图案的半导体封装板。
在具有上述结构的本发明铜图案中,梁部分防止板纵向弯曲,筋部分防止板横向弯曲。因此,本发明能有效地解决半导体封装板的弯曲问题。
图6A和6B表示本发明空白区形成有包括梁部分和筋部分的铜图案的半导体封装板与空白区具有六边形铜图案的传统半导体封装板,对比二者防止弯曲效果的模拟结果。上述测试是通过后固化进行的,期间将温度从150℃降低到25℃。
图6A表示空白区具有六边形铜图案的传统半导体封装板的弯曲。图6B表示本发明空白区形成有包括梁部分和筋部分的铜图案的半导体封装板的弯曲。如图所示,两个模型均弯曲而在球的旁边具有凹下形状。但是,当对比两张图时,可以发现与传统半导体封装板弯曲程度相比,本发明的半导体封装板的弯曲程度明显降低。
图7是表示上述测试结果的曲线图。参看此图,可以看出与传统模型相比,根据本发明的模型弯曲程度降低了68%。
这样,当使用本发明的梁部分和筋部分时,抵抗弯曲的作用明显增强。因此,与传统的铜图案相比即使减少使用的铜的数量,仍具有增大弯曲抵抗能力的优点。此外,本发明的模型通常应用于球栅阵列封装组之一的BOC(board on chip)件中,还可以应用于芯片级封装(chip size package)产品或塑料球栅阵列封装(plastic ball grid array)产品。
如上所述,本发明提供了一种空白区具有铜图案的半导体封装板,与传统技术相比,该半导体封装板可以更加有效地防止板纵向或横向弯曲。
而且,由于根据本发明的空白区具有铜图案的半导体封装板能防止弯曲,因此提高了制造精度和焊接可靠性,从而显著提高了安装半导体设备工艺的生产率。
同样,由于根据本发明空白区具有铜图案的半导体封装板能防止弯曲,当半导体设备安装到板上时,板能可靠地保持半导体设备电连接到板的状态。因此,本发明的优点在于,提高了半导体封装的成品收率。
虽然为了解释的目的已经描述了本发明的优选实施方式,但本领域普通技术人员应该理解的是,在不偏离权利要求所述的本发明范围和精神的情况下,可以做出不同的修改、增添和替代。
Claims (2)
1.一种半导体封装板,包括:
封装区,半导体设备安装于所述封装区,并且所述封装区中形成有外层电路图案;以及
空白区,所述空白区形成有铜图案并且所述空白区环绕封装区;
其中,铜图案包括:
具有预定宽度并沿半导体封装板纵向延伸的梁部分;以及
具有预定宽度并沿半导体封装板横向延伸的筋部分。
2.根据权利要求1所述的半导体封装板,其中,根据半导体封装板中使用的铜的数量来确定构成铜图案的每个梁部分和筋部分的尺寸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050059763 | 2005-07-04 | ||
| KR1020050059763A KR100722597B1 (ko) | 2005-07-04 | 2005-07-04 | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1893048A true CN1893048A (zh) | 2007-01-10 |
Family
ID=37589232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100907546A Pending CN1893048A (zh) | 2005-07-04 | 2006-06-30 | 空白区具有铜图案的半导体封装板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070002545A1 (zh) |
| JP (1) | JP4398954B2 (zh) |
| KR (1) | KR100722597B1 (zh) |
| CN (1) | CN1893048A (zh) |
| TW (1) | TW200703609A (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100930778B1 (ko) * | 2007-10-08 | 2009-12-09 | 엘지이노텍 주식회사 | 카메라 모듈 및 그 제조 방법 |
| KR101169686B1 (ko) | 2008-11-07 | 2012-08-06 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판 및 이의 제조 방법 |
| KR101119305B1 (ko) | 2010-12-21 | 2012-03-16 | 삼성전기주식회사 | 더미영역을 포함하는 반도체 패키지 기판 |
| KR20170000458A (ko) * | 2015-06-23 | 2017-01-03 | 삼성전자주식회사 | 기판 스트립 |
| KR102059478B1 (ko) * | 2017-09-15 | 2019-12-26 | 스템코 주식회사 | 회로 기판 및 그 제조 방법 |
| KR101992263B1 (ko) * | 2017-11-01 | 2019-06-25 | 박경화 | 반도체 패키지 재활용 방법 및 재활용 반도체 패키지 |
| KR102679481B1 (ko) * | 2018-10-22 | 2024-07-02 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
| JPWO2022138238A1 (zh) * | 2020-12-23 | 2022-06-30 | ||
| KR20220162991A (ko) | 2021-06-02 | 2022-12-09 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715144A (ja) * | 1993-06-16 | 1995-01-17 | Toshiba Corp | マルチチップモジュール用セラミックス多層基板 |
| JPH0729864U (ja) * | 1993-11-01 | 1995-06-02 | 株式会社東芝 | プリント配線板の反り防止構造 |
| JP2000151035A (ja) | 1998-11-18 | 2000-05-30 | Toshiba Corp | 配線基板とその製造方法 |
| JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
| US6787895B1 (en) * | 2001-12-07 | 2004-09-07 | Skyworks Solutions, Inc. | Leadless chip carrier for reduced thermal resistance |
| US6921975B2 (en) * | 2003-04-18 | 2005-07-26 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging, exposed active surface and a voltage reference plane |
| US7378300B2 (en) * | 2005-09-22 | 2008-05-27 | Stats Chippac Ltd. | Integrated circuit package system |
-
2005
- 2005-07-04 KR KR1020050059763A patent/KR100722597B1/ko not_active Expired - Fee Related
-
2006
- 2006-06-27 JP JP2006176811A patent/JP4398954B2/ja not_active Expired - Fee Related
- 2006-06-29 TW TW095123501A patent/TW200703609A/zh unknown
- 2006-06-30 US US11/477,627 patent/US20070002545A1/en not_active Abandoned
- 2006-06-30 CN CNA2006100907546A patent/CN1893048A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070004285A (ko) | 2007-01-09 |
| TW200703609A (en) | 2007-01-16 |
| US20070002545A1 (en) | 2007-01-04 |
| KR100722597B1 (ko) | 2007-05-28 |
| JP2007019496A (ja) | 2007-01-25 |
| JP4398954B2 (ja) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| CN1215921A (zh) | 模压球栅阵列型半导体器件及其制造方法 | |
| CN1419401A (zh) | 印刷电路板的焊盘及其形成方法 | |
| CN1697169A (zh) | 具有散热结构的半导体封装及其制造方法 | |
| CN116130448A (zh) | 电子封装件及其封装基板 | |
| CN1085409C (zh) | 底部引线的半导体封装件 | |
| CN1897241A (zh) | 半导体器件及其制造方法 | |
| CN1893048A (zh) | 空白区具有铜图案的半导体封装板 | |
| CN1421926A (zh) | 多重布线板 | |
| CN1614774A (zh) | 引线框及使用该引线框制造半导体封装的方法 | |
| CN100547779C (zh) | 用于半导体和电子子系统封装的芯片载体衬底和印刷电路板上的硬波图案设计 | |
| JP6109078B2 (ja) | リードクラックが強化された電子素子用テープ | |
| CN100336208C (zh) | 半导体装置 | |
| CN1738030A (zh) | 用于制造半导体封装件的衬底 | |
| CN1276504C (zh) | 一种防止翘曲现象发生的基板 | |
| CN1705102A (zh) | 半导体器件 | |
| CN1355562A (zh) | 具有下弯部的扰流板 | |
| KR20170038535A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101119305B1 (ko) | 더미영역을 포함하는 반도체 패키지 기판 | |
| CN205609508U (zh) | 叠层封装体组件以及封装体叠层组件 | |
| CN1134053C (zh) | 半导体芯片的封装方法及其封装体 | |
| CN101055861A (zh) | 封装板的条结构以及其阵列 | |
| KR20130026707A (ko) | 더미 영역을 구비한 반도체 패키지기판 | |
| US20150351231A1 (en) | Circuit board and method of manufacturing circuit board | |
| CN1303684C (zh) | 半导体装置及其制造方法、以及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |