CN1873991A - 显示器件基板和具有该基板的液晶显示器件 - Google Patents

Abstract

本发明涉及显示器件基板和具有该基板的液晶显示器件，该显示器基板设置成：源极线设置在其上不设置像素电极的区域上，并在源极线和像素电极之间提供间隙，覆盖源极线的表面的黑体(光屏蔽膜)与像素电极叠加。因此，可以防止像素电极和源极线之间的寄生电容(Csd)在显示区内变得不均匀，以便可以减少使用这种显示器件基板的液晶显示器件的显示不均匀性。

Description

显示器件基板和具有该基板的液晶显示器件

技术领域

本发明涉及能提高显示器件的显示质量的显示器件基板以及具有显示器件基板的液晶显示器件。

背景技术

现在，液晶显示器件具有如小尺寸、厚度薄、低功耗以及重量轻等特性，并且广泛用于各种电子器件中。特别是，具有开关元件作为有源元件的有源矩阵型液晶显示器件(液晶面板)可以实现与CRT相同的显示性能，使得它广泛地用于OA器件如个人计算机、AV器件如电视机、移动电话等。此外，近年来，液晶显示器件已经被做得更大、更精细，并且已经大大提高了其质量如有效像素面积比(孔径比)。

在像素电极和源极线(信号线)形成在有源矩阵型基板的同一表面上的这种技术中，像素和源极总线(以下简称为源极线)之间的距离缩短了，并且源极线做得更精细，以便增加有效像素面积，由此使器件更精细并且提高孔径比。

但是，当缩短像素和源极线之间的距离时，容易发生短路。此外，当源极线做得更精细时，容易发生连接故障。就是说，在像素电极和源极线形成在有源矩阵基板的同一表面中的这种技术中，短路和连接故障将使其产量下降。

然后，为了防止短路和连接故障，以使产量不下降，有人提出制造有源矩阵基板的以下方法(a)-(c)：

(a)形成有源元件和源极线之后，提供透明层间绝缘膜。

(b)经过接触孔使有源元件和透明像素电极互相接触。

(c)在透明层间绝缘膜上形成像素电极，以便源极线和像素电极分别位于不同平面上。

此外，滤色器基板与用前述方式制造的有源矩阵基板组合，以便滤色器基板面对有源矩阵基板，并且将液晶注入到基板之间的间隙中，由此获得液晶显示器件。这里，滤色器基板的例子包括具有R(红)、G(绿)和B(蓝)区域的彩色基板，以便这些区域对应有源矩阵基板的一侧上的像素区，其中黑体(black matrix)(光屏蔽膜)设置在像素区以外的区域上。

在使用前述滤色器的液晶显示器件的制造方法中，形成黑体(以下按要求称为“BM”)的精度对孔径比有影响。通过相加以下精度可以计算形成BM的精度：(i)组合有源矩阵基板与滤色器基板的精度；(ii)形成BM的预定宽度。为了解决该问题，日本未审专利公报No.170957/1998(特开平10-170957)(公开日期：1998年6月26日)和日本未审专利公报No.33816/2001(特开2001-33816)(公开日期：2001年2月9日)介绍了这样一种技术：用自对准方式在有源矩阵基板的一侧上形成BM，以便提高孔径比。

下面将解释有源矩阵基板的具体例子，在该基板上以自对准方式形成BM，参见图12和图13。

图12是表示常规有源矩阵基板(薄膜晶体管阵列)的像素和与该像素相邻的一部分像素的平面图。如图12所示，在常规有源矩阵基板的像素中栅极总线(扫描线：以下称为栅极线)101和源极总线(信号线：以下称为源极线)102互相交叠设置。在交叠区域中，设置像素电极103。

在栅极线101上，提供栅极104。在源极线102上设置源极105。此外，像素电极103连接到漏极106。此外，具有与像素电极103相同功能的像素电极103’设置在与具有像素电极103的像素相邻的像素上。源极线102设置在像素电极103和像素电极103’之间。

漏极106经过接触孔109连接到像素电极103。同样，辅助电容器总线(以下称为辅助电容器线)107经过接触孔109’连接到像素电极103。

接着，下面参照图12和图13简要解释制造源矩阵基板的方法，特别是制造薄膜晶体管阵列的方法。注意到，图13是沿着图12中所示的薄膜晶体管阵列的A-A’线截取的剖面图。

首先，根据相同工艺在基板110上形成栅极线101、栅极104和辅助电容器线107，该基板110是由玻璃等制成的透明绝缘基板。接着，在其上形成栅极绝缘膜111。

之后，形成有源元件114如薄膜晶体管(TFT)。在图12和图13中，首先，形成有源半导体层112。接着，形成非晶硅(例如n型非晶硅)层113。此外，形成源极线102源极105和漏极106(源极线102和源极105是根据相同工艺形成的)。

接着，形成由绝缘层图形构成的BM，以便覆盖有源元件114(除了接触孔109和其周边部分之外)、源极线102和栅极线101、以及辅助电容器线107(除了接触孔109’和其周边部分之外)。

用自对准方式将黑体108设置在像素电极以外的部件的区域上。通过露基板110的背面侧，用自对准方式形成BM 108，以便对应栅极线101、源极线102、有源元件114和辅助电容器线107。

之后，形成层间绝缘膜115以覆盖整个表面。然后，形成接触孔109和接触孔109’。接着，形成像素电极103和103’以便涂覆接触孔109和109’。注意到，接触孔109使有源元件的漏极106和像素电极103互相连接。此外，接触孔109’使用于产生辅助电容的辅助电容器线107和像素电极103互相连接。

根据该制造方法，在有源矩阵基板中，可以将源极线102与像素电极103隔开，其中层间绝缘膜115置于其间。

通过分开源极线与像素电极，可以使像素电极(103/103’)和源极线102互相重叠，如图13所示。在常规技术中，通过以下方式提高液晶显示器件的孔径比：(i)使像素电极和源极线互相叠加和(ii)用自对准方式形成最小BM图形。

下面参照图13介绍像素电极和源极线如何互相叠加。图12和图13中所示的(z)和(z’)各表示源极线102和像素电极103或103’重叠的部分的距离。此外，在图13中，z是z1和z2之间的距离。同样，z’是z1’和z2’之间的距离。

z1表示设置源极线102的端部的位置，并且是从源极线102的端部垂直于源极线102的表面延伸的线。同样，z1’表示设置源极线102的端部的位置，并且是从源极线102的端部垂直于源极线102的表面延伸的线。注意到，z1是与目标像素相邻的像素电极(103’)附近的端部。z1’是目标像素的像素电极(103)附近的端部。

z2表示位于像素电极103’的端部的位置，并且是从像素电极103’的端部垂直于像素电极103’的表面延伸的线。同样，z2’表示设置像素电极103的端部的位置，并且是像素电极103的端部垂直于像素电极103的表面延伸的线。

但是，根据该基板的制造方法，在像素区内像素电极和源极线之间的寄生电容(Csd)改变。这个变化引起保存在每个像素的液晶电容器中的电荷产生面内差(in-plane difference)。面内差引起液晶显示器件的显示不均匀。

这个问题是由以下条件产生的：在光刻工艺中产生的曝光精度的不均匀性，和该不均匀性使源极线图形和像素电极图形之间的位置关系在显示区内改变。在制造有源矩阵基板时，在光刻工艺中发光部和非发光部之间的对准精度一般约为±0.3μm。

发明内容

本发明的目的是提供一种显示器件基板，可以减少显示器件、特别是液晶显示器件的显示不均匀性。

为了实现前述目的，根据本发明的显示器件基板包括：一个或多个像素电极，每个像素电极设置在信号线和扫描线的每个交叠部位，信号线和扫描线设置在绝缘基板上；和叠置在信号线和像素电极之间的层间绝缘膜，其中由相对于绝缘基板的表面的垂直方向看，信号线设置在其上没有设置像素电极的区域上，并且在信号线和像素电极之间设置间隙。

根据该设置，由相对于绝缘基板的表面的垂直方向看，在信号线(源极线)和像素电极之间提供间隙。当按照这种方式在信号线(源极线)和像素电极之间提供间隙时，减小了与显示器件的显示不均匀性相关的值(ΔΔβ)。当ΔΔβ减小时，也减小了像素电位有效值(Vd)的差。结果是，可以减小显示器件的显示不均匀性。

此外，本发明的液晶显示器件包括根据本发明的显示器件基板。

根据该设置，在本发明的液晶显示器件中设置的显示器件基板如下：由相对于绝缘基板的表面的垂直方向看，信号线设置在其上不设置像素电极的区域上，并且在信号线和像素电极之间提供间隙。通过这种方式，在信号线和像素电极之间提供间隙，以便减小与显示器件的显示不均匀性相关的值(ΔΔβ)，并减小像素电位有效值(Vd)的差。这样，根据该设置，可以提供能够减小显示器件的显示不均匀性的液晶显示器件。

为了更全面地理解本发明的特征和优点，下面参照附图进行详细说明。

附图说明

图1是表示本发明的液晶显示器件的实施方式的剖面图。

图2是表示显示器件基板的实施方式的平面图。

图3是沿着图2中所示显示器件基板的B-B’线截取的剖面图。

图4是表示本发明的显示器件基板的另一实施方式的剖面图。

图5是从像素电极到源极线的距离和显示器件基板中的ΔΔβ值之间的关系的曲线。

图6是表示本发明的例子的有源矩阵型液晶显示器件的简单等效电路图。

图7是表示像素和源极线之间的关系的示意图，该图用于表示本发明的例子中ΔΔβ和Vd差之间的关系。

图8是表示在水平2H周期执行的DOT反向驱动中的各种波形的示意图，该图用于表示本发明的例子中的Vd的近似表示。

图9是更详细地表示图8的源电压的相位的例子的示意图。

图10是表示图8的Vd的波形(像素1A)的示意图。

图11是表示图8的Vd的波形(像素2A)的示意图。

图12表示常规显示器件基板的平面图。

图13是表示常规显示器件基板的剖面图。

具体实施方式

[实施方式1]

下面将参照图1-3介绍本发明的一种实施方式。

注意，本发明将作为显示器件基板的具体例子介绍用于液晶显示器件的有源矩阵基板。

图1是表示本发明的液晶显示器件的例子的剖面图。液晶显示器件40包括有源矩阵基板30和对置基板(counter substrate)33，液晶层32置于这些基板之间。注意到，液晶层32被对置基板33的对准膜和有源矩阵基板30的对准膜31夹住。

图2是表示(i)本发明的有源矩阵基板30(显示器件基板)的单像素和(ii)与该单像素相邻的像素的一部分。如图2所示，源极线(信号线)2栅极线(扫描线)1和像素电极3叠置在绝缘基板10上。栅极线1和源极线2设置成以便互相交叠。此外，像素电极3设置在栅极线2和源极线2互相交叠的每个交叠部位。注意到，在图2中绝缘基板10设置在最背面一侧，并如图3的剖面图所示那样设置。

栅极线1具有栅极4。源极线2具有源极5。此外，像素电极3连接到漏极6。此外，具有与像素电极3相同功能的像素电极3’设置在与具有像素电极3的像素相邻的像素上。源极线2设置在像素电极3和像素电极3’之间。

漏极6通过接触孔9连接到像素电极3。同样，辅助电容器总线(以下称为辅助电容器线)7经过接触孔9’连接到像素电极3。

如图2所示，设置黑体(以下称为BM)(光屏蔽膜)8，以便覆盖有源元件14、栅极线1和源极线2。此外，图2显示：由相对于绝缘基板10的表面的垂直方向，覆盖源极线2的BM 8与像素电极3叠加。同样，像素电极3’和BM 8互相叠加。也就是说，覆盖特殊像素区内的信号线的表面的BM 8和与该特殊像素相邻设置的像素电极3’互相叠加，其中信号线置于BM 8和特殊像素之间。在图2中，由y示出了像素电极3’和BM 8互相叠加的部分的宽度(距离)。

此外，如图2所示，当由相对于绝缘基板10的表面的垂直方向看，源极线设置在没有像素电极的区域中，即，像素电极3和像素电极3’之间的区域中。此外，在源极线2和像素电极3’之间设置间隙(x’)。同样，由相对于绝缘基板10的表面的垂直方向看，在源极线2和像素电极3之间设置间隙(x’)。

注意到，“由相对于绝缘基板10的表面的垂直方向看”指的是“由在绝缘基板10的表面上设置的目标物体的垂直投射”。更具体地说，“由…看(in view of)”是通过将从目标物体垂直延伸的线的端部连接到绝缘基板10的表面获得的。

例如，“像素电极3’和BM 8互相叠加”指的是(i)设置在绝缘基板10的表面上的像素电极3’的垂直投射和(ii)设置在绝缘基板10的表面上并互相叠加的BM 8的垂直投射。此外，在源极线2和像素电极3’之间提供的间隙(x)是设置在(i)在绝缘基板10的表面上设置的源极线2的垂直投射和(ii)在绝缘基板10的表面上设置的像素电极3’的垂直投射之间的间隙。

此外，“在源极线2和像素电极3或3’之间设置间隙(x’·x)”意味着液晶层32具有不从像素电极3或3’给其施加电压的区域，当给像素电极3和3’施加电压时，该区域指的是像素电极和信号线之间的区域。

接着，下面简要介绍如何控制电流和电压。当选择栅极线1时，对栅极4施加电压。施加于栅极4的电压控制源极5和漏极6之间流动的电流。即，在从源极线2传输的信号基础上，电流从源极5经过漏极6流到像素电极3，以便像素电极3进行预定显示。附加地提供辅助电容器线7，以便保持预定显示。

接着，参照图2和3介绍制造有源矩阵基板30的工艺。注意到，图3是沿着图2的线B-B’截取的剖面图。

首先，根据相同工艺，将栅极线1、栅极4、和辅助电容器线7形成在由透明绝缘体构成的绝缘基板10上，其中透明绝缘体由玻璃等构成。接着，栅极绝缘膜11形成在其表面上。接着，形成有源元件14如薄膜晶体管(TFT)、源极线2和源极5。源极线2和源极5是根据相同工艺形成的。

注意到，图2和图3中所示的有源元件14如下形成。首先，形成有源半导体层12。接着，形成非晶硅(例如n型非晶硅)层13。此外，形成源极线2、源极5和漏极6(源极线2和源极5是根据相同工艺形成的)。

然后，在形成有源元件14、源极线2和源极5之后，形成BM(BM图形)8。BM 8可以通过使用由树脂构成的绝缘层图形形成，该绝缘层图形例如具有光屏蔽特性。作为用于BM的材料的例子，可以在于膜叠置工艺基础上使用光敏树脂材料，其中碳分散在该材料中。

形成BM 8的工艺如下。首先，在基板的表面上叠置具有黑色树脂膜的干膜，并通过剥离覆盖膜转录黑色树脂膜。接着，通过使用图形掩模进行曝光、显影和后烘焙，以便覆盖漏极6、源极5、有源元件14、源极线2、栅极线1和辅助电容器线7，以便像素电极3和像素电极3’以两维方式(叠加部分由图3中的“y”示出)互相叠加，由此形成BM 8(BM图形)。注意，如图2和3所示，在接触孔9和9’以及其周边部分上不形成BM 8。

接着，形成层间绝缘膜15，以便覆盖具有BM 8的绝缘基板10的整个表面。作为用于层间绝缘膜15的材料的例子，可以使用负性光敏透明树脂。负性光敏透明树脂的特定例子包括丙烯酸树脂、环氧树脂、聚氨基甲酸酯树脂和聚酰亚胺树脂。然而，用于层间绝缘膜15的材料不限于树脂，可以在CVD(化学汽相淀积)工艺基础上使用如SiNx膜(氮化硅膜)的材料，这将产生希望的介电常数和透射性。

接着，形成接触孔9，该接触孔将(i)有源元件14的漏极6和(ii)像素电极互相连接，并且形成接触孔9’，该接触孔9’接触用于给像素电极3产生辅助电容的辅助电容器线7。之后，形成透明像素电极，以便涂覆接触孔9和9’。接着，对透明像素电极进行构图，以便提供远离源极线2的两维距离x，由此获得像素电极3和3’。

在本实施方式中，铝(Al)用做栅极线1和源极线2的材料。但是，只要获得所希望的线电阻，可以使用任何金属作为栅极线1和源极线2的材料。例如，还可以使用金属如钽(Ta)、钛(Ti)、铬(Cr)等及其合金作为栅极线1和源极线2的材料。此外，还可以使用其中叠置TaN/Ta/TaN和Ti/Al/Ti等的膜作为栅极线1和源极线2的材料。此外，不仅可以使用一般金属膜而且还可以使用例如透明导电膜如ITO(氧化铟锡)作为源极线2的材料。

此外，在本实施方式中，非晶硅薄膜晶体管用做有源元件(开关元件)14。但是，作为开关元件，通过相同的方式，可以使用微晶硅薄膜晶体管、多晶硅薄膜晶体管、CGC(连续晶粒晶体硅)薄膜晶体管、MIM(金属绝缘体金属)等。

作为BM 8的树脂层，使用碳分散在其中的转移膜型光敏树脂材料，该材料具有3.0的OD值和2.5μm的膜厚。但是，该材料不限于这种树脂材料，还可以使用能产生所希望的OD值、圆锥形状和介电常数的其它材料。作为BM 8的材料，例如可以使用颜料分散型黑色抗蚀剂等。注意到，OD是“光学密度”的缩写。此外，OD值表示材料的透射率。此外，材料的OD值越大，透射率越小。

此外，ITO用做像素电极3和3’，但是还可以使用透明像素电极如IZO(氧化铟锌)作为像素电极3和3’。

此外，在本实施方式中，提供BM 8，以便覆盖漏极6、源极5、有源元件14、源极线2、栅极线1和辅助电容器线7，并且与像素电极3和3’叠加，但是这种设置不限于此。BM 8可设置成至少覆盖源极线2的表面。在这种情况下，优选如下设置BM 8：如图2所示，由相对于绝缘基板10的表面的垂直方向看，在源极线2和每个像素电极3和3’之间提供间隙，并且BM 8覆盖相互相邻的像素电极3和3’之间的间隙，即互相相邻且源极线2置于其间的像素电极3和3’之间的间隙，并且覆盖源极线2的表面的BM 8与像素电极3和3’叠加(但是，可以如此设置，使得它们不互相叠加)。

在BM 8和像素电极3和3’互相叠加的情况下，即使在通过使用光刻等构图BM 8时，在对准中发生偏离时，可以防止光泄漏而不发生故障。

即，可以如此设置：在漏极6、源极5、有源元件14、源极线2、栅极线1和辅助电容器线7当中，BM 8至少覆盖源极线2的表面，以便可以抑制、优选防止光泄漏。注意，还可以如此设置：提供BM 8，以便至少覆盖源极线2的表面，但是优选提供BM 8，以便还覆盖有源元件14的表面，并且还优选提供还覆盖栅极线1的表面的BM 8。

接着，参照图3介绍图2中示出的叠加部分的宽度y、间隙x和x’。图3中所示的x1’是从像素电极3的一端(位于形成源极5和源极线2的一侧上的端部)垂直延伸到绝缘基板10的表面的直线。X2’是从绝缘源极线2的端部(位于有源元件(开关元件)14一侧上的端部)垂直延伸到绝缘基板10的表面的直线。x’是两个线x1’和x2’之间的距离(最短距离)。就是说，这示出了：在源极线2的端部(位于有源元件(开关元件)14的一侧上的端部)和像素电极3(位于形成源极5和源极线2的一侧上的端部)的端部之间，即像素电极的垂直投影和源极线2的垂直投影之间提供间隙x’。换言之，x’等于(i)具有像素电极3的端面(位于形成源极5和源极线2的一侧上的端面)并垂直于绝缘基板10的表面的垂直平面，和(ii)具有源极线2的端面(位于有源元件(开关元件)14一侧上的端面)并垂直于绝缘基板10的表面的垂直平面之间的距离。

此外，图3中所示的x1是从像素电极3’的端部(位于形成源极线一侧上，即与像素电极3的端部相对设置的端部)垂直延伸到绝缘基板10的表面的直线。x2是从源极线2的另一端部(位于像素电极3’一侧上的另一端部)垂直延伸到绝缘基板10的表面的直线。此外，x是两个线x1和x2之间的距离(最短距离)。就是说，这表示：在(i)与像素电极3相邻且源极线2置于其间的像素电极3’和(ii)源极线2之间，即源极线2的垂直投影和像素电极3的垂直投影之间提供间隙x。换言之，x等于(i)具有像素电极3’的端面(位于源极线一侧上即与像素电极3的端面相对设置的端面)并垂直于绝缘基板10的表面的垂直平面，和(ii)具有源极线2的端面(位于像素电极3’一侧上的端面)并垂直于绝缘基板10的表面的垂直平面之间的距离。

x和x’越大，降低显示不均匀性越有效。希望设置x和x’的值，优选不小于1μm，更优选不小于5μm，仍然优选不小于10μm，特别优选不小于15μm，以便通过降低与显示器件的显示不均匀性相关的值(ΔΔβ)来降低显示器件的显示不均匀性。

换言之，希望设置x和x’的值，以便值ΔΔβ优选不大于0.08，更优选不大于0.04，仍然优选不大于0.01。

但是，当x和x’超过10μm、特别是15μm时，值ΔΔβ在它饱和时充分降低，以便不能获得对应x和x’的增加的ΔΔβ降低效果。同时，随着x和x’变大，孔径比下降。然后，关于x和x’，前述值设置为下限，其上限设置在优选20μm、更优选15μm的范围内，具体而言，x和x’设置在不小于1μm和不大于例如20μm的范围内，以便可以防止孔径比下降，同时充分改进显示器件的显示不均匀性。

图3中所示的y1是从(i)位于像素电极3’一侧上的BM 8的端部垂直延伸到(ii)绝缘基板10的表面的直线。图3表示与像素电极3’交叉的直线y1。即，像素电极3’和BM 8互相叠加。此外，图3中所示的直线y2(与X1相同)与从像素电极3’的端部垂直延伸到绝缘基板10的表面的直线。此外，y等于两条线y1和y2之间的距离(最短距离)。换言之，y等于(i)具有BM 8的端面以便位于像素电极3’的一侧上并垂直于绝缘基板10的表面的垂直平面，和(ii)具有像素电极3’的端面(位于源极线的一侧上即与像素电极3的端面相对设置的端面)并垂直于绝缘基板10的表面的垂直平面之间的距离。就是说，y表示某个像素的BM 8和与该像素相邻的像素电极3’叠加的叠加部分的宽度。

考虑到在形成BM 8时光刻步骤中的对准精度，优选设置y不小于0.6μm。为了抑制孔径比下降，优选设置y为不大于5μm。y的值可设置在不小于0.6μm和不大于5μm的范围内，以便可以用BM 8覆盖该间隙而不出现故障，同时即使在光刻步骤中发生对准偏离时也能保持足够的孔径比。

如上所述，本实施方式的有源矩阵基板即显示器件基板设置成使得像素电极3设置在不同于具有源极线2的表面的表面上。由相对于绝缘基板10的表面的垂直方向看，源极线2设置在没有像素电极3的区域上，并在源极线2和像素电极3之间提供间隙。根据这种布置，可以防止在像素电极3和源极线2之间的寄生电容(Csd)在显示区中不均匀。这样，在有源矩阵基板30用在液晶显示器件40中的情况下，可以减少显示不均匀性。

此外，在本实施方式中，BM 8设置在有源矩阵基板30一侧上，以便提高孔径比。但是，还可以在与有源矩阵基板相对设置的对置基板33上提供BM 8，其中液晶层32置于对置基板33和有源矩阵基板之间。BM 8设置在有源矩阵基板30上，以便可以改进由显示区中的不均匀寄生电容器(Csd)产生的显示不均匀性，由此提高产量。请注意，BM8设置在有源矩阵基板30的一侧上，以便可以改进显示不均匀性和产量，并且可以提高如上所述的孔径比。注意，任一基板可具有BM 8，或者可以设置成使得一个基板具有BM 8，而与该一个基板相对的另一个基板也具有BM 8。

此外，本实施方式主要解释了其中BM 8设置在有源矩阵基板30上的布置，但是根据本发明的显示器件基板不限于此。像素电极设置在不同于具有信号线的表面的表面上，并由相对于绝缘基板的表面的垂直方向看，信号线设置在没有像素电极的区域上，并在信号线和像素电极之间提供间隙。只要通过这种方式设置显示器件基板，可以设置成不提供BM。就是说，根据本发明，由相对于绝缘基板的表面的垂直方向看，在信号线和像素电极之间提供间隙，以便与显示不均匀性相关的值ΔΔβ边小，由此减小像素电位有效值(Vd)的差。结果是，可以减少显示器件的显示不均匀性。

一般情况下，通过根据施加于像素电极的信号(电压)控制液晶，使液晶显示器件显示预定图像。这样，电压不施加于没有像素电极的区域，具体而言，由相对于绝缘基板的表面的垂直方向看，电压不施加于位于信号线和像素电极之间的间隙中的液晶层，因此有时难以按照所希望的方式进行控制。这样，在正常白色模式的显示器件中，其中在不施加电压时该白色模式将引起光透射，在施加电压时白色模式将使光被屏蔽，存在这样的可能性：当像素显示黑色状态时，在像素电极和信号线之间产生白色状态，因此显示图像的对比度下降。

但是，在正常黑色模式的显示器件中，其中在施加电压时该黑色模式将引起光透射，在位于信号线和像素电极之间的间隙中的液晶层中连续显示黑色状态，因此显示图像的对比度不会下降。这样，在显示器件基板用做正常黑色模式的显示器件基板时，不必在互相相邻且信号线置于其间的像素电极之间的间隙上提供光屏蔽膜。

同时，在显示器件基板用做正常白色模式的显示器件基板时，由相对于绝缘基板的表面的垂直方向看，优选光屏蔽膜覆盖信号线的表面以及信号线和像素电极之间的间隙，即互相相邻且信号线置于其间的像素电极之间的间隙。这样，可以防止显示图像的对比度下降。此外，可以增加在像素显示白色状态时由显示器件执行写操作的响应速度。这是因为位于间隙中且响应速度很慢的一部分被隐藏。因此，不用说，根据本实施方式的具有光屏蔽膜的显示器件基板，具体而言是根据本实施方式的有源矩阵基板30可优选用在正常黑色模式的显示器件中，并且可以优选在正常白色模式的显示器件中使用显示器件基板(有源矩阵基板30)。

注意，在根据本实施方式的具有光屏蔽膜的显示器件基板用在正常黑色模式的显示器中的情况下，当像素显示黑色状态时，位于间隙内且响应速度很慢的黑色部分被光屏蔽膜隐藏，因此可以提高由显示器件执行写操作的响应速度。

需要指出的是，关于根据本实施方式的显示器件，通过使用普通手段，例如通过确定(i)偏振板的方向和(ii)液晶材料，或者用类似的方式可以最佳化显示器件，以便对应上述模式(正常白色模式，正常黑色模式)。

此外，本实施方式作为显示器件基板的特殊例子解释了用于液晶显示器件的有源矩阵基板，但是本发明不限于此。显示器件基板可用做用于液晶显示器件以外的显示器件的显示器件基板。

[实施方式2]

下面将参照图2-4介绍本发明的一个实施方式。注意，为了便于说明，相同标记表示的部件具有与实施方式1的附图中所示的部件相同的功能，并省略其说明。此外，实施方式中所述的各个特性可以与本实施方式中所述的特性组合。

实施方式2参照图2和图4描述了一种有源矩阵基板30，它具有由两层或多层层间绝缘膜构成的叠置体。注意，该平面图(图2)示出了与实施方式1相同的设置。图4是沿着图2中所示的线B-B’截取的剖面图。

下面将介绍包括两层或多层层间绝缘膜的有源矩阵基板30的制造方法。

首先，根据相同工艺在由绝缘体构成的基板10上形成栅极线1、栅极4、和辅助电容器线7，其中所述绝缘体由玻璃等构成。接着，在其表面上形成栅极绝缘膜11。

然后，形成有源元件14如薄膜晶体管(TFT)、源极线2和源极5。源极线2和源极5是根据相同工艺形成的。

应指出，图2和图4中所示的有源元件14是如下形成的。首先，形成有源半导体层12。接着，形成非晶硅(例如n型非晶硅)层13。此外，形成源极线2、源极5和漏极6(源极线2和漏极6是根据相同工艺形成的)。

接着，根据CVD工艺形成第二层间绝缘膜20，并相对于第二层间绝缘膜20进行构图。在第二层间绝缘膜20上，形成将有源元件14的漏极6连接到像素电极3的接触孔9，并且形成将用于产生辅助电容的辅助电容器线7连接到像素电极3的接触孔9’。

接着，形成BM 8。在本实施方式中，钽(Ta)用做BM 8的材料。具体而言，首先，通过使用溅射装置形成Ta膜。接着，对Ta膜进行构图，以便覆盖有源元件14、源极线2、栅极线1和辅助电容器线7，并且以两维方式与像素电极3和3’叠加，由此获得BM 8。注意，构图是通过使用图形掩模进行的光刻构图。注意，如图2和4所示，BM8不形成在接触孔9和9’以及其周边部分上。

之后，形成层间绝缘膜15，以便利用负性光敏透明树脂覆盖具有BM 8的绝缘基板10的整个表面。接着，在层间绝缘膜15上形成接触孔9和9’。然后，形成透明像素电极，以便涂覆接触孔9和9’。接着，对透明像素电极进行构图，由此获得像素电极3和3’。由于该构图，可以在源极线2和每个像素电极3和3’之间获得两维距离。

在本实施方式中，如图4所示，叠置两层(层间绝缘膜15和第二层间绝缘膜20)层间绝缘膜。也就是说，作为由两层或多层构成的叠置体，提供层间绝缘膜。

此外，负性光敏透明树脂用做层间绝缘膜15，但是该布置不限于此。可以使用其它材料，如基于CVD工艺的SiNx膜(氮化硅膜)，该材料例如可以实现所希望的介电常数和透射率。此外，基于CVD工艺的SiNx膜用做第二层间绝缘膜20，但是也可以使用其它负性光敏透明树脂。光敏透明树脂的例子包括丙烯酸树脂、环氧树脂、聚氨基甲酸酯树脂、聚酰亚胺树脂等。

此外，在构成该层间绝缘膜的最上层(层间绝缘膜15)和构成该层间绝缘膜的最下层(层间绝缘膜20)之间叠置BM 8(光屏蔽膜)。在本实施方式中，使用金属形成BM 8。具体而言，使用根据溅射形成的Ta形成BM 8。然而，用于BM 8的材料不限于Ta。在本例中作为用于BM 8的材料，可以使用Ta以外的材料，例如，可以使用如Cr(铬)、在实施方式1中用于BM的材料等。如上所述，BM(光屏蔽膜)8叠置在构成该层间绝缘膜的最上层(层间绝缘膜15)和构成该层间绝缘膜的最下层(层间绝缘膜20)之间，即，BM 8经过层间绝缘膜叠置，因此在形成BM 8时可以使用金属或具有绝缘性能的树脂。这样，不必使用特殊材料(绝缘材料)。

注意，在本例中，与在实施方式1中一样，希望如下设置图4中所示的x和x’值：它的下限优选为1μm，更优选为5μm，仍然优选为10μm，特别优选为15μm，它的上限优选为20μm，更优选在15μm的范围内。希望设置y在不小于0.6μm到不大于5μm的范围内，其中y表示某个像素的BM 8和与该像素相邻的像素电极3’叠加的叠加部分的宽度。

此外，在本实施方式中，不必说，根据本实施方式的具有光屏蔽膜的显示器件基板、具体地说为根据本实施方式的有源矩阵基板30可以优选用在正常黑色模式的显示器件中，并且优选在正常白色模式的显示器件中使用该显示器件基板(有源矩阵基板30)。

如上所述，本发明的显示器基板包括：一个或多个像素电极，每个像素电极设置在信号线和扫描线的每个交叠部位上，其中信号线和扫描线设置在绝缘基板上；和叠置在信号线和像素电极之间的层间绝缘膜，并且由相对于绝缘基板的表面的垂直方向看，信号线设置在不设置像素电极的区域上，并在信号线和像素电极之间提供间隙。

如上所述，本发明的显示器件基板如此设置，使得在信号线和像素电极之间提供间隙。这样，减小了与显示器件的显示不均匀性相关的值ΔΔβ。当减小ΔΔβ时，像素电位有效值(Vd)的差也减小。结果是，可以减少显示器件的显示不均匀性。

此外，本发明的显示器基板设置成：由相对于绝缘基板的表面的垂直方向看，光屏蔽膜覆盖信号线(源极线)的表面以及信号线和像素电极之间的间隙。这样，除了前述效果之外，当本基板用在显示器件中以便防止光泄漏时，可以呈现更高的显示性能。

此外，本发明的显示基板还包括：设置在信号线和扫描线的每个交叠部位的有源元件；至少覆盖信号线、有源元件和扫描线当中的信号线的表面的光屏蔽膜，其中由相对于绝缘基板的表面的垂直方向看，在互相相邻且信号线位于其间的像素电极之间的间隙被光屏蔽膜覆盖。

根据这种布置，当该基板用在显示器件中以至于防止光泄漏时，可以呈现更高的显示性能。

此外，还可以设置成使得本发明的显示器件基板包括：设置在信号线和扫描线的每个交叠部位的有源元件；至少覆盖信号线、有源元件和扫描线当中的信号线的表面的光屏蔽膜，其中由相对于绝缘基板的表面的垂直方向看，(i)覆盖信号线的表面的光屏蔽膜和(ii)像素电极相互叠加。

根据该布置，当本基板用在显示器件中以便防止光泄漏时，可以呈现更高的显示性能。特别是，根据该布置，光屏蔽膜和像素电极互相叠加，当在基于光刻步骤等的构图中发生对准偏离时，可以防止光泄漏而不会出现故障。

此外，还可以设置本发明的显示器件基板，以便包括：设置在信号线和扫描的每个交叠部位上的有源元件；用于允许有源元件和像素电极互相接触的接触孔；和光屏蔽膜，它设置成以便覆盖有源元件、信号线和扫描线的表面，其中由相对于绝缘基板的表面的垂直方向看，(i)覆盖信号线的表面的光屏蔽膜和(ii)像素电极相互叠加。

根据该布置，当本基板用在显示器件中以便防止光泄漏时，可以呈现更高的显示性能。特别是，根据该布置，光屏蔽膜和像素电极互相叠加，当在基于光刻步骤等的构图中发生对准偏离时，可以防止光泄漏而不会出现故障。

此外，根据该布置，有源元件和像素电极通过接触孔可以互相接触，并且像素电极设置在层间绝缘膜上，以便可以将信号线(源极线)与像素电极分开，使得它们不位于相同面上。结果是，除了前述效果之外，可以防止像素电极和信号线(源极线)之间的短路和连接故障，由此防止产量下降。

此外，可以如此设置：本发明的显示基板还包括：设置在信号线和扫描线的每个交叠部位的有源元件；用于允许有源元件和像素电极互相接触的接触孔；和覆盖有源元件、信号线和扫描线的表面的光屏蔽膜，其中：层间绝缘膜是由两层或多层构成的叠置体，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间，并且由相对于绝缘基板的表面的垂直方向看，在互相相邻且信号线位于其间的像素电极之间的间隙被光屏蔽膜覆盖。

根据该布置，叠置在信号线和像素电极之间的层间绝缘膜是由两层或多层构成的叠置体。此外，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间。结果是，不必使用特殊材料形成光屏蔽膜。这样，根据该布置，除了前述效果之外，不仅可以使用具有光屏蔽性能和绝缘性能的树脂还可以使用例如金属作为光屏蔽膜的材料。

此外，可以如此设置：本发明的显示器件基板还包括：设置在信号线(源极线)和扫描线(栅极线)的每个交叠部位的有源元件；设置成至少覆盖信号线、有源元件和扫描线当中的信号线的表面的光屏蔽膜，其中层间绝缘膜是由两层或多层构成的叠置体，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间，并由相对于绝缘基板的表面的垂直方向看，(i)覆盖信号线的表面的光屏蔽膜和(ii)像素电极相互叠加。

根据该布置，叠置在信号线和像素电极之间的层间绝缘膜是由两层或多层构成的叠置体。此外，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间。结果是，不必使用特殊材料形成光屏蔽膜。这样，根据该布置，除了前述效果之外，不仅可以使用具有光屏蔽性能和绝缘性能的树脂还可以使用例如金属作为光屏蔽膜的材料。

此外，可以设置本发明的显示器件基板，以便包括：设置在信号线(源极线)和扫描线(栅极线)的每个交叠部位的有源元件；用于允许有源元件和像素电极彼此接触的接触孔；和设置成覆盖有源元件、信号线和扫描线的表面的光屏蔽膜，其中：层间绝缘膜是由两层或多层构成的叠置体，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间，并由相对于绝缘基板的表面的垂直方向看，(i)覆盖信号线的表面的光屏蔽膜和(ii)像素电极相互叠加。

根据该布置，叠置在信号线和像素电极之间的层间绝缘膜是由两层或多层构成的叠置体。此外，光屏蔽膜叠置在构成层间绝缘膜的最上层和最下层之间。结果是，不必使用特殊材料形成光屏蔽膜。这样，根据该布置，除了前述效果之外，不仅可以使用具有光屏蔽性能和绝缘性能的树脂还可以使用例如金属作为光屏蔽膜的材料。

此外，还优选设置本发明的显示器件基板，以便光屏蔽膜由具有绝缘性能的树脂构成。

根据该布置，可以相对容易地形成光屏蔽膜。这样，除了前述效果之外，可以通过使用例如基于干膜叠置工艺并在其中分散了碳的光敏树脂材料形成光屏蔽膜。

此外，优选设置本发明的显示器件基板，使得光屏蔽膜由金属构成。

根据该布置，很容易形成有效地屏蔽光的光屏蔽膜。

此外，如上所述，本发明的显示器件基板设置成：当间隙在不小于1μm到不大于20μm的范围内时，随着它的饱和可以充分地减小值ΔΔβ。这样，间隙设置在前述范围内，以便可以防止孔径比下降，同时充分改进显示器件的显示不均匀性。

还可以如此设置使得本发明的显示器件基板包括：设置在信号线和扫描线的每个交叠部位的有源元件；用于允许有源元件和像素电极彼此接触的接触孔；和叠置在构成层间绝缘膜的最上层和最下层之间的光屏蔽膜，以便覆盖信号线的表面，其中：一个或多个接触孔的每个设置在信号线和光屏蔽膜之间的层间绝缘膜上，并且金属光屏蔽膜经过接触孔连接到信号线。

此外，可以设置本发明的液晶显示器件，以便包括本发明的显示器件基板。

根据该布置，在本发明的液晶显示器件中提供的显示器件基板是这样的：由相对于绝缘基板的表面的垂直方向看，信号线设置在不提供像素电极的区域上，并且在信号线和像素电极之间提供间隙。通过这种方式，在信号线和像素电极之间提供间隙，以便减小与显示器件的显示不均匀性相关的值(ΔΔβ)。当ΔΔβ减小时，像素电位有效值(Vd)的差也减小。这样，根据该布置，可以提供能减小显示器件的显示不均匀性的液晶显示器件。

如上所述，本发明的显示器件基板可改进由像素电极和信号线之间的寄生电容在显示区中不均匀的现象造成的显示不均匀性。该显示器件基板优选用在如有源矩阵型液晶显示器件的显示器件中。例如，该显示器件基板可广泛地用在各种电子装置中：OA装置如个人计算机、AV装置如电视机、和移动电话等。

注意，在所附权利要求书范围内可以以很多方式改变本发明。通过组合由于需要而在不同例子和实施方式中所公开的技术手段获得的实施方式应包括在本发明的技术范围内。

[例子]

下面将参照图5-13介绍本发明的例子。

该例子示出了调整在像素电极和源极线之间的寄生电容(Csd)以便减小显示区中的不均匀性，从而减少显示不均匀性的情况。

图5示出了与显示不均匀性相关的ΔΔβ值和像素电极与源极线之间的间隙(距离)之间的关系。此外，图8示出了有源矩阵型液晶显示器件的简单等效电路图。

在图5中，垂直轴表示ΔΔβ值，水平轴表示像素电极和源极线之间的间隙x的值。注意，当x小于零时，意味着源极线和像素电极在一定程度上互相叠加。

在下列条件下计算图5中示出的ΔΔβ值。在本例中，图2和3中所示的x和x’设置为相同的值(x＝x’)，由此获得由图5的曲线所示的值。此外，BM的膜厚设定为1.0μm，层间绝缘膜的膜厚设定为2.5μm，并且v＝2.0μm。使用碳分散到其中的丙烯酸树脂(介电常数为4.0)形成BM，，并使用丙烯酸透明树脂(介电常数为3.7)形成层间绝缘膜。此外，在进行像素ITO光刻的光刻工艺中，光发射部分和非光发射部分之间的对准差(源极图形和像素ITO图形之间的相对差)设定为0.1μm。此外，像素1A中的差为0μm，像素2A中的差为0.1μm(在它的源极变小的方向)。此外，输入色调设定为中间色调，并输入色调电压设定为Vs＝2.5V(TN产品)。图像元件(像素)尺寸设定为15”XGA(图像元件(像素)间距为99μm)。

根据图5所示的曲线，x值越大，ΔΔβ值越小。

接着，采取点反向驱动作为例子，下面介绍ΔΔβ值(％)和显示不均匀性之间的关系。像素电容为Clc，像素辅助电容为Csc，并且栅极线和像素电极之间的寄生电容为Cgd，源极线和像素电极之间的寄生电容为Csd。此外，图8是表示有源矩阵型液晶显示器件的简单等效电路图。此外，通过将Clc、Ccs、Cgd和Csd相加计算Cpix(Cpix＝Clc+Ccs+Cgd+Csd)。此外，β设定如下：

β＝Csd/Cpix

在点反向驱动系统中，Csd分为(i)由驱动目标像素电极的源极线产生的电容分量Csd1和(ii)由驱动与目标像素电极相邻的像素电极的源极线产生的电容分量Csd2。此外，源极信号幅度为Vspp。此外，Δβ设定如下：Δβ＝(Csd1-Csd2)/Cpix。此时，在以源极电压Vs给像素充电之后获得的像素电位有效值Vd可以由如下表达式表示。

(近似表达式)VdVs-Vspp×Δβ/2

显示不均匀性是由Vd的差产生的。下面参照图9介绍Vd的差和ΔΔβ之间的关系，其中图9中示出了像素和源极线的示意图。如图9所示，经过有源元件连接到像素1A的像素电极的源极线是S1，并且经过有源元件连接到像素2A的像素电极的源极线是S2。同样，经过有源元件连接到像素NA的源极线是S(N)。此外，用于给对应(特殊)像素充电的源极线定义为“对应极”。此外，具有像素电极和电容器但是不给对应(特殊)像素充电的源极线定义为“非对应源”。

在图9中，像素1A中的对应源和非对应源之间的关系如下。即，对应源为S1(对应源＝S1)，并且非对应源为S2(非对应源＝S2)。像素2A中的对应源和非对应源之间的关系如下：对应源＝S2，非对应源＝S3。同样，像素NA中的对应源和非对应源之间的关系如下：对应源＝S(N)，非对应源＝S(N+1)。

此外，像素电极和对应源之间的电容(Csd·对应)为Csd11，即，像素电极和非对应源之间的电容＝Csd·对应＝Csd11。此外，像素电极和非对应源之间的电容(Csd·非对应)为Csd12，即，像素电极和非对应源之间的电容＝Csd·非对应＝Csd12。

像素1A中的像素电极的Δβ为Δβ1，像素2A中的像素电极的Δβ为Δβ2。此时，Δβ1如下：Δβ1＝Csd·对应/Cpix-Csd·非对应/Cpix，即，Δβ1＝(Csd11-Csd12)/Cpix。同样，Δβ2＝(Csd22-Csd23)/Cpix。

在借助在极性方面互相不同而互相相邻的源进行的驱动的情况下，与点反向驱动一样，关于Cpix比(Csd-对应·非对应/Cpix＝β-对应·非对应)，根据像素电极-对应源电容(Csd-对应)和像素其它源电容(Csd-非对应)之间差(β对应-β非对应＝Δβ)确定显示性能(输入色调电压Vs和施加色调电压之间的差＝有效值Vd)。例如，在任何原因的情况下，具体而言，在光刻工艺中发生光发射部分和非光发射部分之间的对准差(一般为±0.3μm)的原因产生如下条件(i)像素1A中的像素电极和源极线之间的位置关系不同于(ii)像素2A中的像素电极和源极线之间的位置关系，Δβ1的值不同于Δβ2的值。

如上所述，当存在Δβ的差时，在像素1A的Vd和像素2A的Vd之间产生差别，因此产生不均匀性(亮度差)。就是说，关于不均匀性(亮度差)可以根据ΔΔβ＝Δβ1-Δβ2相对进行比较。注意，当通过使用前述表达式解释这一点时，下面(计算式1)保持不变。因此，ΔΔβ变得越小，Vd的差变得越小。结果是，减少了显示不均匀性。

[计算式1]

像素电极1的Δβ(Δβ1)和像素电极2的Δβ(Δβ2)如下：

Δβ1＝(Csd11-Csd12)/Cpix

Δβ2(Csd22-Csd23)/Cpix

此外，像素电极1的Vd为Vd1，像素电极2的Vd为Vd2。此时，在有效值方面，Vd1和Vd2之间的差对应亮度差。这将引起显示不均匀性。

Vd1和Vd2之间的差使用Vd的下列近似关系式表示。

Vd1-Vd2(Vs-(Vspp/2)×Δβ1)-(Vs-(Vspp/2)×Δβ2)

       ＝(Vspp/2)×(Δβ2-Δβ1)

       (Vspp/2)×ΔΔβ

       输入色调电压Vs×ΔΔβ

顺便提及，在计算Vd时使用前述近似关系式。下面参照图8-11介绍Vd的近似关系式。图8示出了在水平2H循环的DOT反向驱动(在每个帧的反向)中的波形。图9只介绍了图8中所示的源电压的相位的例子。图10只介绍了图8中所示的Vd波形的例子(像素1A)。图11只介绍了图8中所示的VD波形的例子(像素2A)。

如图10所示，当电压变化很小时，Vd基本上等于Vs和Vs+ΔVs的平均值。此外，如图10所示，可以认为ΔVs是ΔVs的Cpix比的总和＝源电压变化×电容。结果是，在图10所示的例子中，ΔVs＝-Vspp×Δβ1，Vd1可以约等于Vd1＝Vs-(Vspp/2)×Δβ1。同样，在图11所示的例子中，Vd2可以约等于Vd2＝Vs-(Vspp/2)×Δβ2。

前面已经介绍了本发明，应该理解可以以很多方式改变本发明。这种改变不被认为是脱离本发明的精神和范围的，并所有这些修改对于本领域技术人员来说都是显而易见的，并趋于落入所附权利要求书的范围内。

Claims (12)

1.一种显示器件基板，包括：

多个像素电极，每个像素电极与信号线和扫描线的各交叠部位相关联，信号线和扫描线被设置在基板上；

形成在信号线和像素电极之间的层间绝缘膜；

其中，由相对于基板的表面的垂直方向看，信号线被设置在其上没有设置像素电极的区域上，由此，在信号线和像素电极之间设置间隙；

间隙的大小被设定来提供与显示不均匀性相关的期望的ΔΔβ值。

2.根据权利要求1的显示器件基板，进一步包括设置在信号线和间隙上的光屏蔽膜，像素电极被设置在光屏蔽膜的至少一部分之上。

3.根据权利要求2的显示器件基板，其中，光屏蔽膜包括具有绝缘性能的树脂。

4.根据权利要求2的显示器件基板，进一步包括：

设置在信号线和扫描线的每个交叠部位的有源元件；

其中，光屏蔽膜被设置成覆盖信号线、有源元件和扫描线中的至少一个表面。

5.根据权利要求2的显示器件基板，其中，光屏蔽膜覆盖与第一像素电极相关的信号线，并且由第二像素电极重叠，第一像素电极由信号线直接驱动，而第二像素电极不由信号线直接驱动，第二像素电极和光屏蔽膜的重叠具有宽度y，并且其中，y不小于0.6μm并且不大于5μm。

6.根据权利要求1的显示器件基板，其中，期望的ΔΔβ值不大于0.08，优选不大于0.04，并且优选不大于0.01。

7.根据权利要求1的显示器件基板，其中，层间绝缘膜包括叠置体，该叠置体包括上部层间绝缘膜和下部层间绝缘膜。

8.根据权利要求7的显示器件基板，其中，上部层间绝缘膜具有大约3.7的介电常数。

9.根据权利要求7的显示器件基板，其中，上部层间绝缘膜具有大约2.5μm的厚度。

10.根据权利要求1的显示器件基板，其中，间隙具有在不小于1μm到不大于20μm的范围内的宽度。

11.根据权利要求1的显示器件基板，其中，基板的像素电极由点反向驱动系统驱动。

12.根据权利要求1的显示器件基板，进一步包括与每个像素电极相关的有源器件，有源器件具有栅极和至少部分源极，像素电极被形成在它的相关有源器件的栅极和至少部分源极上。

Images