[go: up one dir, main page]

CN1871771B - 一种开关及其设备 - Google Patents

一种开关及其设备 Download PDF

Info

Publication number
CN1871771B
CN1871771B CN2004800311541A CN200480031154A CN1871771B CN 1871771 B CN1871771 B CN 1871771B CN 2004800311541 A CN2004800311541 A CN 2004800311541A CN 200480031154 A CN200480031154 A CN 200480031154A CN 1871771 B CN1871771 B CN 1871771B
Authority
CN
China
Prior art keywords
transistor
input
coupled
signal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2004800311541A
Other languages
English (en)
Other versions
CN1871771A (zh
Inventor
阿贾伊·卡普尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1871771A publication Critical patent/CN1871771A/zh
Application granted granted Critical
Publication of CN1871771B publication Critical patent/CN1871771B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

一种包括第一(1)和第二(2)晶体管的模拟双向开关(20)，在该开关(20)的输入或输出端上的信号电压超过用于操作该开关(20)的电源电压的情况下，运行不好。通过提供具有电路(21)的开关(20)，不再只是通过使指定用于第一晶体管(1)的第一控制信号(“e”)反相来产生指定用于第二晶体管(2)的第二控制信号(“f”)，而是响应第一控制信号(“e”)并通过顾及在开关(20)的输入/输出端上的输入/输出信号(“z”)来产生第二控制信号(“f”)。电路(21)包括用于产生具有固定值或输入/输出信号(“z”)的值的第二控制信号(“f”)的发生器(22)，并包括用于向发生器(22)提供输入/输出信号(“z”)的检测器(23)。另一电路(24)包括用于产生指定用于第二晶体管(2)的背栅信号(“bg”)的另一发生器。

Description

一种开关及其设备
本发明涉及包括第一和第二晶体管的开关，并涉及包括这种开关的设备。
这种设备的例子是象移动电话这样的音频/视频收发器，以及其他的音频/视频设备。
现有技术的开关可以从JP 09252241A中获知，其在第五幅附图中公开了包括第一和第二晶体管的开关。每个晶体管的第一主电极彼此耦合并构成输入，每个晶体管的第二主电极彼此耦合并构成输出，并且第一晶体管的控制电极构成开关的控制输入端，用于将开关切换到启动或禁止模式。第二晶体管的控制电极经由反相器耦合到第一晶体管的控制电极。
在开关的输入或输出端上的信号电压超过用于操作开关的电源电压的情况下，会出现几个问题。首先，在禁止模式下，电流可能开始在开关的I/O线之间流动。其次，背栅二极管可能开始向电源电压漏电。第三，在启动模式下，可能使开关的I/O线上的信号电压限幅(clip)。
公知的开关是不利的，尤其由于在开关的输入或输出端上的信号电压大于电源电压的情况下，运行相对较差。
本发明的目的是提供一种包括第一和第二晶体管的开关，在开关的输入或输出端上的信号电压大于电源电压的情况下，该开关运行相对良好。
本发明的另一目的是提供一种包括这种开关的设备，在开关的输 入或输出端上的信号电压大于电源电压的情况下，该设备运行相对良好。
根据本发明的开关包括：
第一晶体管，具有构成开关的输入/输出的主电极，并且具有构成开关的第一控制输入端的控制电极，用于响应第一控制信号来控制第一晶体管；
第二晶体管，具有构成开关的输入/输出端的主电极，并且具有构成开关的第二控制输入端的控制电极，用于响应第二控制信号来控制第二晶体管；以及
用于响应第一控制信号和开关的输入/输出端上的输入/输出信号来产生第二控制信号的电路。
通过使开关具有该电路，第二控制信号不再只是通过使第一控制信号反相来产生，而是响应于第一控制信号并且顾及开关的输入/输出端上的输入/输出信号来产生。因此，在开关的输入/输出端上的这一输入/输出信号的幅度电压超过用于操作开关的电源电压的情况下，根据由第一控制信号所限定的开关模式，可以相应地调整第二控制信号。结果，大大地减小了不利的限幅和漏电。与现有技术的开关相比，根据本发明的开关可以更好地处理幅度电压超过电源电压的输入/输出信号。
由包括发生器的电路来限定根据本发明的开关的第一实施例，该发生器用于在利用具有第一值的第一控制信号的启动模式下产生具有第二值的第二控制信号。在启动模式下，通过有利地只是使第一控制信号反相来产生第二控制信号。例如，第一值相应于电源电压，而第二值相应于接地电压。
由还包括检测器的所述电路来限定根据本发明的开关的第二实施例，该检测器用于在利用具有第二值的第一控制信号的禁止模式下向发生器提供输入/输出信号，该发生器用于在输入/输出信号的值小 于第一值的情况下产生具有第一值的第二控制信号，而在输入/输出信号的值大于第一值的情况下产生具有输入/输出信号的值的第二控制信号。在禁止状态下，在输入/输出信号的值小于电源电压的情况下，通过有利地只是使第一控制信号反相来产生第二控制信号；而在输入/输出信号的值大于电源电压的情况下，通过有利地选择输入/输出信号的值来产生第二控制信号。
通过进一步包括另一电路来限定根据本发明的开关的第三实施例，所述另一电路用于响应第一控制信号和开关的输入/输出端上的输入/输出信号来产生指定用于第二晶体管的背栅信号。在禁止模式下，在现有技术的开关中，第二晶体管的背栅耦合到电源电压。通过使根据本发明的开关具有所述另一电路，背栅不再固定地耦合到电源电压，而是响应第一控制信号并通过顾及开关的输入/输出端上的输入/输出信号来有利地灵活地产生指定用于第二晶体管的背栅的背栅信号。
由包括另一发生器的所述另一电路来限定根据本发明的开关的第四实施例，所述另一发生器用于在利用具有第一值的第一控制信号的启动模式下，产生具有输入/输出信号的值的背栅信号；并且用于在利用具有第二值的第一控制信号的禁止模式下，在输入/输出信号的值小于第一值的情况下产生具有第一值的背栅信号，而在输入/输出信号的值大于第一值的情况下产生具有输入/输出信号的值的背栅信号。在启动模式下，通过选择输入/输出信号来产生背栅信号，而在禁止模式下，在输入/输出信号的值小于电源电压的情况下通过将背栅耦合到电源电压来产生背栅信号，而在输入/输出信号的值大于电源电压的情况下通过有利地选择输入/输出信号来产生背栅信号。
由所述发生器来限定根据本发明的开关的第五实施例，该发生器包括第三和第四晶体管，它们的第一主电极彼此耦合并且第二主电极彼此耦合，所述第一主电极还耦合到第五晶体管的第一主电极，所述 第二主电极还耦合到用于产生第二控制信号的第六、第七和第八晶体管的第一主电极，第三晶体管的控制电极耦合到第九和第十晶体管的第一主电极，第七、第八和第十晶体管的第二主电极彼此耦合，第七晶体管的控制电极耦合到第七晶体管的第一主电极，而第五、第六、第九和第十晶体管的控制电极接收第一控制信号或其派生信号。通常，第五、第六和第九晶体管将接收第一控制信号，而第十晶体管则接收第一控制信号的派生(反相)信号。该发生器具有简单、可靠和低成本的结构。
由检测器来限定根据本发明的开关的第六实施例，该检测器包括第十一和第十二晶体管，它们的第一主电极彼此耦合用于接收输入/输出信号或其派生信号，第十一晶体管的第二主电极耦合到第十二晶体管的控制电极和第十三晶体管的第一主电极，第十二晶体管的第二主电极耦合到第十一晶体管的控制电极和第十四晶体管的第一主电极以及第七、第八和第十晶体管的第二主电极，第十三和第十四晶体管的控制电极接收第一控制信号或其派生信号。通常，第十四晶体管将接收第一控制信号，第十三晶体管则接收第一控制信号的派生(反相)信号。该检测器具有简单、可靠和低成本的结构。
由另一发生器来限定根据本发明的开关的第七实施例，该另一发生器包括第十五和第十六晶体管，它们的第一主电极彼此耦合用于接收输入/输出信号或其派生的信号，而第二主电极彼此耦合并耦合到用于产生背栅信号的第十七晶体管的第一主电极，第十七晶体管的第二主电极耦合到第十八晶体管的第一主电极，第十五、第十六和第十七晶体管的控制电极接收第一控制信号或其派生信号，而第十八晶体管的控制电极接收输入/输出信号或其派生信号。通常，第十六和第十七晶体管将接收第一控制信号，第十五晶体管则接收第一控制信号的派生(反相)信号。该另一发生器具有简单、可靠并且低成本的结构。
由第二晶体管来限定根据本发明的开关的第八实施例，所述第二晶体管为具有用于接收背栅信号的背栅的PMOS，第三和第十晶体管各自为具有耦合到其第二主电极的背栅的PMOS，第七和第八晶体管各自为具有耦合到其第一主电极的背栅的PMOS，第十一和第十二晶体管各自为具有耦合到其第一主电极的背栅的PMOS，第十五和第十七晶体管各自为具有耦合到其第二主电极的背栅的PMOS，第十八晶体管为具有耦合到其第一主电极的背栅的PMOS，而所有其他晶体管各自为NMOS。该开关具有简单、可靠和低成本的结构。
根据本发明的包括根据本发明的开关的设备的实施例，与根据本发明的开关的实施例相应。例如，设备的耦合到开关的第一输入/输出端的第一级相应于高频级和/或调制/解调级，并且例如，设备的耦合到开关的第二输入/输出端的第二级相应于低频级和/或放大级。
本发明基于这样一种认识，即，第二晶体管主要负责处理在开关的输入/输出端上的输入/输出信号的幅度电压超过用于操作开关的电源电压的情况下发生的问题，并且本发明基于这样一种基本思想，即，应该响应于第一控制信号并且考虑到开关的输入/输出端上的输入/输出信号来产生用于控制该第二晶体管的第二控制信号。
本发明解决了技术问题，即提供了一种开关，即使在开关的输入/输出端上的输入/输出信号的幅度电压超过用于操作开关的电源电压的情况下，该开关也可以相对良好地进行运行，并且是非常有利的，因为可以处理在开关的输入/输出端上的幅度电压较大的输入/输出信号，而不需要将电源电压增至输入/输出信号的电平，由此大大地减小了不利的限幅和漏电。与现有技术的开关相比，根据本发明的开关可以更好地处理幅度电压超过电源电压的输入/输出信号。这还有助于开关在不同系统中和不同系统间的可移植性，其中电源彼此不同和/或与开关的电源不同。
参考在下文中所述的实施例，本发明的这些和其他方案将是显而 易见的并且对其进行详细说明。
在附图中：
图1示出根据本发明的包括电路和另一电路的开关的方框图；
图2示出用于根据本发明的开关的电路的方框图；
图3示出用于根据本发明的开关的电路的发生器的方框图；
图4示出用于根据本发明的开关的电路的检测器的方框图；
图5示出用于根据本发明的开关的另一电路的另一发生器的方框图；以及
图6示出根据本发明的包括根据本发明开关的设备的方框图。
图1所示的根据本发明的开关20包括第一晶体管1，其第一主电极耦合到用于引导第一输入/输出信号“y”的第一输入/输出端Y，而其第二主电极耦合到用于引导第二输入/输出信号“z”的第二输入/输出端Z，并且其控制电极接收第一控制信号“e”。开关20还包括第二晶体管2，其第一主电极耦合到第一输入/输出端Y，而其第二主电极耦合到第二输入/输出端Z，并且其控制电极接收来自电路21的第二控制信号“f”，其背栅接收来自电路24的背栅信号“bg”。电路21接收第二输入/输出信号“z”和第一控制信号“e”，用于响应产生第二控制信号“f”。电路24接收第二输入/输出信号“z”和第一控制信号“e”，用于响应产生背栅信号“bg”。
图2所示的电路21包括发生器22，其用于接收第一控制信号“e”和信号“x”，并用于产生第二控制信号“f”。电路21还包括检测器23，其用于接收第一控制信号“e”和第二输入/输出信号“z”并用于产生信号“x”。
图3所示的发生器22包括第三和第四晶体管3、4，它们的第一主电极彼此耦合，并且第二主电极彼此耦合，该第一主电极还耦合到 第五晶体管5的第一主电极，该第二主电极还耦合到第六、第七和第八晶体管6、7、8的第一主电极，用于产生第二控制信号“f”，第三晶体管3的控制电极耦合到第九和第十晶体管9、10的第一主电极，第七、第八和第十晶体管7、8、10的第二主电极彼此耦合用于接收来自检测器23的信号“x”，第七晶体管7的控制电极耦合到第七晶体管7的第一主电极，第五晶体管5的控制电极接收第一控制信号“e”，第六和第九晶体管6、9的控制电极接收第一控制信号“e”，第十晶体管10的控制电极接收被反相的第一控制信号“ē”，第四晶体管4的控制电极、第五晶体管5的第二主电极和第八晶体管8的控制电极耦合到电压源+，而第六和第九晶体管6、9的第二主电极耦合到地。
图4所示的检测器23包括第十一和第十二晶体管11和12，它们的第一主电极彼此耦合，用于接收第二输入/输出信号“z”或其派生信号(例如像已滤波的信号)，第十一晶体管11的第二主电极耦合到第十二晶体管12的控制电极并耦合到第十三晶体管13的第一主电极，第十二晶体管12的第二主电极耦合到第十一晶体管11的控制电极并耦合到第十四晶体管14的第一主电极以及第七、第八和第十晶体管7、8、10的第二主电极，用于提供信号“x”，第十三晶体管13的控制电极接收被反相的第一控制信号“ē”，第十四晶体管14的控制电极接收第一控制信号“e”，而第十三和第十四晶体管13、14的第二主电极耦合到地。
图5所示的另一电路24包括另一发生器25，该另一发生器25用于接收第一控制信号“e”和第二输入/输出信号“z”并用于产生背栅信号“bg”。该另一发生器25包括第十五和第十六晶体管15、16，它们的第一主电极彼此耦合，用于接收第二输入/输出信号“z”或其派生信号(例如像已滤波的信号)，而第二主电极彼此耦合并且耦合到第十七晶体管17的第一主电极，用于产生背栅信号“bg”，第十七 晶体管17的第二主电极耦合到第十八晶体管18的第一主电极，第十六和第十五晶体管15的控制电极接收被反相的第一控制信号“ē”，第十七晶体管17的控制电极接收第一控制信号“e”，第十八晶体管18的控制电极接收第二输入/输出信号“z”，而第十八晶体管18的第二主电极耦合到电压源+。
第二晶体管2是具有用于接收背栅信号“bg”的背栅的PMOS，第三晶体管3是具有耦合到其第二主电极的背栅的PMOS，第七和第八晶体管7、8各自为具有耦合到其第一主电极的背栅的PMOS，第十晶体管10是具有耦合到第二主电极的背栅的PMOS，第十一和第十二晶体管11、12各自为具有耦合到其第一主电极的背栅的PMOS，第十五和第十七晶体管15、17各自为具有耦合到其第二主电极的背栅的PMOS，第十八晶体管18是具有耦合到其第一主电极的背栅的PMOS，第五晶体管5是具有耦合到电压源的背栅的PMOS，而所有其他晶体管1、4、6、9、13、14、16各自为具有耦合到地的背栅的NMOS。
在利用具有例如电压幅度基本上等于电压源的电压的第一值的第一控制信号“e”的启动模式下，发生器22产生具有例如电压幅度基本上等于接地电压的第二值的第二控制信号“f”。这是第六晶体管6处于导通状态下的结果。结果，第一和第二晶体管1、2处于导通状态，并且因此信号可以在“Y”和“Z”之间通过开关20来传送。
在利用具有第二值的第一控制信号“e”的禁止模式下，发生器22产生第二控制信号“f”在第二输入/输出信号“z”的值小于第一值的情况下，其具有第一值；而在第二输入/输出信号“z”的值大于第一值的情况下，其具有第二输入/输出信号“z”的值。这是检测器23中的第十二和第十三晶体管12、13处于导通状态下的结果，这导致信号“x”基本上等于第二输入/输出信号“z”。在第二输入/输出信号“z”的值小于第一值的情况下，第七、第八和第十晶体管7、8、 10处于不导通状态，并且第二控制信号“f”通过处于导通状态的第五晶体管5得到第一值。在第二输入/输出信号“z”的值大于第一值的情况下，第七、第八和第十晶体管7、8、10处于导通状态，并且第二控制信号“f”通过第七/第八晶体管7、8得到第二输入/输出信号“z”的值。第十晶体管10使第三晶体管3截止，由此阻断第二控制信号“f”与电压源之间的电流路径。
在利用具有第一值的第一控制信号“e”的启动模式下，另一发生器25产生具有输入/输出信号“z”的值的背栅信号“bg”。这是第十五和第十六晶体管15、16处于导通状态下的结果。在利用具有第二值的第一控制信号“e”的禁止模式下，另一发生器25产生背栅信号“bg”，在输入/输出信号“z”的值小于第一值的情况下，其具有第一值；而在输入/输出信号“z”的值大于第一值的情况下，其具有输入/输出信号“z”的值。这是第十五和第十六晶体管15、16处于不导通状态下的结果。在输入/输出信号“z”的值小于第一值的情况下，第十七和第十八晶体管17、18导通并且背栅信号“bg”得到第一值。在输入/输出信号“z”的值大于第一值的情况下，仅第十五晶体管15导通，而第十八晶体管不导通并且背栅信号“bg”得到输入/输出信号“z”的值。
根据本发明的设备30包括根据本发明的开关20，并且还包括耦合到开关20的第一输入/输出端Y的第一级26和耦合到开关20的第二输入/输出端Z的第二级27。这种设备30的例子为象移动电话这样的音频/视频收发器，以及其他的音频/视频设备。设备30的第一级26例如相应于高频级和/或调制/解调级，而设备30的第二级27例如相应于低频级和/或放大级。第一输入/输出端Y可以为输入端，则第二输入/输出端Z为输出端，反之亦然，因为模拟开关20是所谓的双向开关。
电路21和另一电路24接收第二输入/输出信号“z”。或者，第 一输入/输出信号“y”可以用于产生第二控制信号“f”和背栅信号“bg”。或者，此外，可以使用四个电路，一对用于响应于第一和第二输入/输出信号“y”、“z”以及第一控制信号“e”来产生第二控制信号“f”，而另一对用于响应于第一和第二输入/输出信号“y”、“z”以及第一控制信号“e”来产生背栅信号“bg”，由此，需要添加一些结合电路来结合每一对电路的结果。
信号和值的波动是可能的，这是由于(寄生或非寄生)电阻、电容、电感引起的，并且是由于晶体管损失、反相器损失等引起的。在第七和第八晶体管7、8之中，只有一个是足够的，因此可以除去它们中的一个，而发生器22仍然可以恰当地运行。通常，将PMOS 3、7、8、10、11、12、15、17、18的耦合到其背栅的主电极称为源极，而将另一主电极称为漏极。以这样的方式将背栅耦合到PMOS 3、7、8、10、11、12、15、17、18的主电极中的一个，即寄生背栅二极管不会产生任何问题(它应该处于不导通状态)。
应该注意的是，上述实施例只是对本发明进行举例说明而不限制本发明，本领域技术人员可以在不脱离所附权利要求的范围的情况下设计出很多可选实施例。在权利要求书中，不应该把放在括号之间的任何参考标记认作是对权利要求的限制。动词“包括”的使用不排除还存在权利要求中所述之外的其他元件或步骤。在元件前面的冠词“一个”不排除多个这种元件的存在。在相互不同的从属权利要求中列举特定措施的简单事实并不表示这些措施的组合使用不能带来优点。
本发明基于这样一种认识，即，第二晶体管主要负责处理在开关的输入/输出端上的输入/输出信号的幅度电压超过用于操作开关的电源电压的情况下发生的问题，并且本发明基于这样一种基本思想，即，应该响应于第一控制信号并且考虑到开关的输入/输出端上的输入/输出信号来产生用于控制该第二晶体管的第二控制信号。
本发明解决了技术问题，即提供了一种开关，即使在开关的输入/输出端上的输入/输出信号的幅度电压超过用于操作开关的电源电压的情况下，该开关也可以相对良好地进行运行，并且是非常有利的，因为可以处理在开关的输入/输出端上的幅度电压较大的输入/输出信号，而不需要将电源电压增至输入/输出信号的电平，由此大大地减小了不利的限幅和漏电。与现有技术的开关相比，根据本发明的开关可以更好地处理幅度电压超过电源电压的输入/输出信号。这还有助于开关在不同系统中和不同系统间的可移植性，其中电源彼此不同和/或与开关的电源不同。

Claims (9)

1.一种开关(20)，包括：
第一晶体管(1)，其具有构成所述开关(20)的输入/输出端(Y、Z)的主电极，并具有构成所述开关(20)的第一控制输入端的控制电极，用于响应第一控制信号(“e”)来控制所述第一晶体管(1)；
第二晶体管(2)，其具有构成所述开关(20)的输入/输出端(Y、Z)的主电极，并具有构成所述开关(20)的第二控制输入端的控制电极，用于响应第二控制信号(“f”)来控制所述第二晶体管(2)；以及
电路(21)，用于响应所述第一控制信号(“e”)和所述开关(20)的输入/输出端(Y、Z)上的输入/输出信号(“y”、“z”)来产生所述第二控制信号(“f”)，
所述电路(21)包括：发生器(22)，用于在所述第一控制信号(“e”)具有第一值的启动模式下，产生具有第二值的所述第二控制信号(“f”)，
其特征在于：所述发生器(22)包括第三晶体管(3)和第四晶体管(4)，第三晶体管(3)和第四晶体管(4)的第一主电极彼此耦合，并且第三晶体管(3)和第四晶体管(4)的第二主电极彼此耦合，第三晶体管(3)和第四晶体管(4)的第一主电极还耦合到第五晶体管(5)的第一主电极，第三晶体管(3)和第四晶体管(4)的第二主电极还耦合到第六晶体管(6)的第一主电极，用于产生所述第二控制信号(“f”)，第五晶体管(5)和第六晶体管(6)的控制电极接收所述第一控制信号(“e”)或其派生信号(“ē”)。
2.如权利要求1所述的开关(20)，其中，所述电路(21)还包括：
检测器(23)，用于在所述第一控制信号(“e”)具有第二值的禁止模式下，向所述发生器(22)提供输入/输出信号(“y”、“z”)，所述发生器(22)用于在所述输入/输出信号(“ y ”、“z”)的值小于第一值的情况下产生具有所述第一值的所述第二控制信号(“f”)，而在所述输入/输出信号(“y”、“z”)的值大于所述第一值的情况下产生具有所述输入/输出信号(“y”、“z”)的所述值的所述第二控制信号(“f”)。
3.如权利要求1所述的开关(20)，还包括：
另一电路(24)，用于响应所述第一控制信号(“e”)和所述开关(20)的输入/输出端(Y、Z)上的输入/输出信号(“y”、“z”)来产生指定用于所述第二晶体管(2)的背栅信号(“bg″)。
4.如权利要求3所述的开关(20)，其中，所述另一电路(24)包括：
另一发生器(25)，用于在所述第一控制信号(“e”)具有第一值的启动模式下，产生具有所述输入/输出信号(“y”、“z”)的值的所述背栅信号(“bg”)；并且用于在所述第一控制信号(“e”)具有第二值的禁止模式下，在所述输入/输出信号(“y”、“z”)的值小于所述第一值的情况下产生具有所述第一值的所述背栅信号(“bg”)，而在所述输入/输出信号(“y”、“z”)的所述值大于所述第一值的情况下产生具有所述输入/输出信号(“y”、“z”)的所述值的所述背栅信号(“bg”)。
5.如权利要求1所述的开关(20)，其中，第三晶体管(3)和第四晶体管(4)的第二主电极还耦合到第七晶体管(7)和第八晶体管(8)的第一主电极，第三晶体管(3)的控制电极耦合到第九晶体管(9)和第十晶体管(10)的第一主电极，第七晶体管(7)、第八晶体管(8)和第十晶体管(10)的第二主电极彼此耦合，第七晶体管(7)的控制电极耦合到第七晶体管(7)的第一主电极，并且第九晶体管(9)和第十晶体管(10)的控制电极接收所述第一控制信号(“e”)或其派生信号(“ē”)。
6.如权利要求5所述的开关(20)，其中，检测器(23)包括第十一晶体管(11)和第十二晶体管(12)，第十一晶体管(11)和第十二晶体管(12)的第一主电极彼此耦合，用于接收所述输入/输出信号(“y”、“z”)或其派生信号，第十一晶体管(11)的第二主电极耦合到第十二晶体管(12)的控制电极并耦合到第十三晶体管(13)的第一主电极，第十二晶体管(12)的第二主电极耦合到第十一晶体管(11)的控制电极并耦合到第十四晶体管(14)的第一主电极以及耦合到第七晶体管(7)、第八晶体管(8)和第十晶体管(10)的第二主电极，第十三晶体管(13)和第十四晶体管(14)的控制电极接收所述第一控制信号(“e”)或其派生信号(“ē”)。
7.如权利要求6所述的开关(20)，其中，另一发生器(25)包括第十五晶体管(15)和第十六晶体管(16)，第十五晶体管(15)和第十六晶体管(16)的第一主电极彼此耦合，用于接收所述输入/输出信号(“y”、“z”)或其派生信号，并且第十五晶体管(15)和第十六晶体管(16)的第二主电极彼此耦合并耦合到第十七晶体管(17)的第一主电极，用于产生背栅信号(“bg”)，第十七晶体管(17)的第二主电极耦合到第十八晶体管(18)的第一主电极，第十五晶体管(15)、第十六晶体管(16)和第十七晶体管(17)的控制电极接收所述第一控制信号(“e”)或其派生信号(“ē”)，并且第十八晶体管(18)的控制电极接收所述输入/输出信号(“y”、“z”)或其派生信号。
8.如权利要求7所述的开关(20)，其中，第二晶体管(2)是具有用于接收所述背栅信号(“bg”)的背栅的PMOS，第三晶体管(3)为具有耦合到其第二主电极的背栅的PMOS，第七晶体管(7)和第八晶体管(8)各自为具有耦合到其第一主电极的背栅的PMOS，第十晶体管(10)是具有耦合到其第二主电极的背栅的PMOS，第十一晶体管(11)和第十二晶体管(12)各自为具有耦合到其第一主电极的背栅的PMOS，第十五晶体管(15)和第十七晶体管(17)各自为具有耦合到其第二主电极的背栅的PMOS，第十八晶体管(18)为具有耦合到其第一主电极的背栅的PMOS，而所有其他晶体管(1、4、5、6、9、13、14、16)各自为NMOS。
9.一种设备(30)，包括如权利要求1～8之一所述的开关(20)；并且还包括耦合到所述开关(20)的第一输入/输出端(Y)的第一级(26)，以及耦合到所述开关(20)的第二输入/输出端(Z)的第二级(27)。
CN2004800311541A 2003-10-23 2004-10-13 一种开关及其设备 Expired - Lifetime CN1871771B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103938 2003-10-23
EP03103938.1 2003-10-23
PCT/IB2004/052081 WO2005041409A2 (en) 2003-10-23 2004-10-13 Switch

Publications (2)

Publication Number Publication Date
CN1871771A CN1871771A (zh) 2006-11-29
CN1871771B true CN1871771B (zh) 2011-07-13

Family

ID=34486351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800311541A Expired - Lifetime CN1871771B (zh) 2003-10-23 2004-10-13 一种开关及其设备

Country Status (7)

Country Link
US (1) US7304526B2 (zh)
EP (1) EP1678828B1 (zh)
JP (1) JP2007509562A (zh)
CN (1) CN1871771B (zh)
AT (1) ATE556487T1 (zh)
TW (1) TW200524277A (zh)
WO (1) WO2005041409A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041380A1 (de) * 2007-08-31 2009-03-05 Evonik Oxeno Gmbh Hydrierkatalysator und Verfahren zur Herstellung von Alkoholen durch Hydrierung von Carbonylverbindungen
US7782117B2 (en) * 2008-12-18 2010-08-24 Fairchild Semiconductor Corporation Constant switch Vgs circuit for minimizing rflatness and improving audio performance
DE102014017146A1 (de) 2014-04-14 2015-10-15 Elmos Semiconductor Aktiengesellschaft Rail-to-Rail-Verpolschutz für den kombinierten Ein-/Ausgang eine integrierten CMOS Schaltkreises auf einem P-Substrat
DE102015004235B4 (de) 2014-04-14 2019-01-03 Elmos Semiconductor Ag Verfahren zum Schutz eines CMOS Schaltkreises auf einem N-Substrat vor Verpolung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1085690A (zh) * 1992-05-21 1994-04-20 菲利浦电子有限公司 半导体器件
US5666082A (en) * 1995-12-29 1997-09-09 Maxin Integrated Products, Inc. Fault protection using parallel output CMOS devices for integrated circuit analog switches
US5994744A (en) * 1995-06-22 1999-11-30 Denso Corporation Analog switching circuit
CN1258132A (zh) * 1998-12-17 2000-06-28 日本电气株式会社 具有用于模拟开关的背栅电压控制器的半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610683B2 (ja) * 1996-07-24 2005-01-19 株式会社デンソー アナログスイッチ回路
JPH09252241A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd アナログスイッチ及び半導体装置
US6163199A (en) * 1999-01-29 2000-12-19 Fairchild Semiconductor Corp. Overvoltage/undervoltage tolerant transfer gate
JP3376977B2 (ja) * 1999-10-27 2003-02-17 日本電気株式会社 アナログスイッチ及びこれを用いたａ／ｄコンバータ
DE19954329C1 (de) * 1999-11-11 2001-04-19 Texas Instruments Deutschland Analogschalter mit zwei komplementären MOS-Feldeffekttransistoren
JP3765982B2 (ja) * 2000-08-15 2006-04-12 株式会社東芝 トレラント機能付きアナログスイッチ回路
JP4582890B2 (ja) * 2000-09-28 2010-11-17 ルネサスエレクトロニクス株式会社 アナログスイッチ回路、アナログマルチプレクサ回路、ａｄ変換器及びアナログ信号処理システム
JP2003229748A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd アナログスイッチ回路
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
US6700431B1 (en) * 2002-09-10 2004-03-02 Exar Corporation I/O pad overvoltage protection circuitry
JP3814589B2 (ja) * 2003-05-23 2006-08-30 株式会社東芝 スイッチ回路及びバススイッチ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1085690A (zh) * 1992-05-21 1994-04-20 菲利浦电子有限公司 半导体器件
US5994744A (en) * 1995-06-22 1999-11-30 Denso Corporation Analog switching circuit
US5666082A (en) * 1995-12-29 1997-09-09 Maxin Integrated Products, Inc. Fault protection using parallel output CMOS devices for integrated circuit analog switches
CN1258132A (zh) * 1998-12-17 2000-06-28 日本电气株式会社 具有用于模拟开关的背栅电压控制器的半导体器件

Also Published As

Publication number Publication date
US7304526B2 (en) 2007-12-04
EP1678828B1 (en) 2012-05-02
CN1871771A (zh) 2006-11-29
TW200524277A (en) 2005-07-16
US20070080737A1 (en) 2007-04-12
EP1678828A2 (en) 2006-07-12
JP2007509562A (ja) 2007-04-12
ATE556487T1 (de) 2012-05-15
WO2005041409A2 (en) 2005-05-06
WO2005041409A3 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
TWI831857B (zh) 用於調節交換式電源供應器之偏電壓的設備
JP2005006143A (ja) 高周波スイッチ回路および半導体装置
TWI693774B (zh) 電源切換電路
JP2019140432A (ja) パワートランジスタのゲートドライバ回路、モータドライバ回路
TWI840476B (zh) 用於最佳化柵地-陰地放大器之斷開的設備
KR20150072874A (ko) 스위칭 회로 및 이를 포함하는 고주파 스위치
US20070013432A1 (en) Semiconductor device and method of controlling the same
US20130120046A1 (en) Analog rail-to-rail comparator with hysteresis
CN1871771B (zh) 一种开关及其设备
KR20090003182A (ko) 고전력 스위칭을 위한 방법 및 시스템
JP2003078361A (ja) 電源回路及び半導体装置
KR102354171B1 (ko) 전력 변환 장치
US10965264B2 (en) Bias circuit for supplying a bias current to an RF power amplifier
US7564231B2 (en) Switching power supply source
ATE449461T1 (de) Hochfrequenz-signalschalttechniken
CN117240278B (zh) 一种功率开关控制电路和电子设备
JP2005518698A5 (zh)
US8320471B2 (en) Transmission device for differential communication
US20250309786A1 (en) Self-biasing inverter and control method thereof
CN110830065B (zh) 射频装置及其电压产生电路
JP5126058B2 (ja) 方形波信号を発生させるための回路構成
JP2004145702A (ja) 電圧発生回路
CN119739239A (zh) 一种芯片的电源控制电路和芯片
US20200103929A1 (en) Electronic device and power transmission circuit of same
CN119450317A (zh) 音频系统中上电时的气爆减少

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161012

Address after: Holland Ian Deho Finn

Patentee after: Nexperia B.V.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CP03 Change of name, title or address

Address after: Nijmegen

Patentee after: NEXPERIA B.V.

Address before: Holland Ian Deho Finn

Patentee before: Nexperia B.V.

CP03 Change of name, title or address
CX01 Expiry of patent term

Granted publication date: 20110713

CX01 Expiry of patent term