[go: up one dir, main page]

CN1728363B - 薄膜晶体管阵列面板的制造方法 - Google Patents

薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN1728363B
CN1728363B CN200510098154XA CN200510098154A CN1728363B CN 1728363 B CN1728363 B CN 1728363B CN 200510098154X A CN200510098154X A CN 200510098154XA CN 200510098154 A CN200510098154 A CN 200510098154A CN 1728363 B CN1728363 B CN 1728363B
Authority
CN
China
Prior art keywords
layer
photoresist layer
photoresist
drain electrode
array panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510098154XA
Other languages
English (en)
Other versions
CN1728363A (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1728363A publication Critical patent/CN1728363A/zh
Application granted granted Critical
Publication of CN1728363B publication Critical patent/CN1728363B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种制造薄膜晶体管阵列面板的方法，包括：在衬底上依次形成栅线、栅绝缘层、半导体层和欧姆接触；在欧姆接触上形成数据线和漏电极；在数据线和漏电极上沉积钝化层；形成第一光致抗蚀剂层并以其作为掩模刻蚀钝化层和栅绝缘层以暴露部分的衬底；灰化第一光致抗蚀剂层将其转变成第二光致抗蚀剂层并以其为掩模刻蚀钝化层以暴露部分的漏电极和部分栅绝缘层，第二光致抗蚀剂层暴露由第一光致抗蚀剂层覆盖的一部分区域；沉积导电膜；去除第二光致抗蚀剂层以在由刻蚀钝化层暴露的部分的漏电极上形成像素电极。由栅线和数据线界定的区域基本上被衬底的暴露部分占据，除了漏电极的暴露部分和栅绝缘层的暴露部分之外。

Description

薄膜晶体管阵列面板的制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板的制造方法。 
背景技术
有源型显示器件，例如液晶显示器(LCD)或者有机发光二极管(OLED)显示器，包括多个以矩阵排列的像素，每个像素包括场产生电极和开关元件。开关元件包括薄膜晶体管(TFT)，该薄膜晶体管具有三个端子：栅极、源极和漏极。每个像素的TFT有选择地将数据信号传输到场产生电极以响应栅极信号。 
显示器件还包括用于将信号传输到开关元件的多个信号线，其包括传输栅极信号的栅线和传输数据信号的数据线。 
LCD和OLED包括设置有TFT、场产生电极和信号线的面板，其称作TFT阵列面板。 
TFT阵列面板具有包括几个导电层和绝缘层的层状结构。用由绝缘层隔开的不同的导电层形成栅线、数据线和场产生电极。 
使用几个光刻步骤和随后的蚀刻步骤制造具有层状结构的TFT阵列面板。由于光刻需要成本和时间，所以期望减少TFT阵列面板制造中使用的光刻步骤的数量。 
发明内容
提供了一种制造薄膜晶体管阵列面板的方法，其包括：在衬底上形成栅线；在栅线上形成栅绝缘层；在栅绝缘层上形成半导体层；在半导体层上形成欧姆接触；在欧姆接触上形成数据线和漏电极；在数据线和漏电极上沉积钝化层；在钝化层上形成第一光致抗蚀剂层；使用第一光致抗蚀剂层作为掩模刻蚀钝化层和栅绝缘层以暴露部分漏电极和部分衬底；沉积导电膜；去除光致抗蚀剂层；在由刻蚀钝化层暴露的部分漏电极上形成像素电极。 
导电膜可以包括设置在第一光致抗蚀剂层上的第一部分和剩余的第二
部分，以及光致抗蚀剂层的去除可以通过剥离(lift off)来去除导电膜的第一部分。 
像素电极至少可以部分地直接和衬底接触，以及衬底暴露的部分可以包围漏电极暴露的部分。漏电极的暴露部分和衬底的暴露部分可以占据由栅线和数据线界定的区域。 
钝化层的刻蚀可以暴露部分数据线，该方法可以进一步包括：在数据线的暴露部分上形成接触辅助。 
接触辅助的形成可以和像素电极的形成同时进行。 
栅绝缘层的形成、半导体层的形成、欧姆接触的形成、数据线和漏电极的形成可以包括：依次沉积栅绝缘层、本征非晶硅层、非本征非晶硅层和数据导体层；在数据导体层上形成第二光致抗蚀剂层；使用第二光致抗蚀剂层作为掩模依次刻蚀数据导体层、非本征非晶硅层和本征硅层以形成数据导体、非本征半导体层和本征半导体层；将第二光致抗蚀剂层转变成第三光致抗蚀剂层；以及刻蚀数据导体和非本征半导体层以形成数据线和漏电极以及欧姆接触。 
通过使用包括光阻挡区、半透明区和透光区的光掩模可以形成第二光致抗蚀剂层。 
去除部分第二光致抗蚀剂层以形成第三光致抗蚀剂层可以包括灰化。 
可以使用单一的光刻步骤实现栅绝缘层的形成、半导体层的形成、欧姆接触的形成、数据线的形成和漏电极的形成。 
数据线和漏电极可以包括Mo或者Cr，而像素电极可以包括非晶ITO或者IZO。 
提供了一种制造薄膜晶体管阵列面板的方法，其包括：在衬底上形成栅线；在栅线上形成栅绝缘层；在栅绝缘层上形成半导体层；在半导体层上形成欧姆接触；在欧姆接触上形成数据线和漏电极；在数据线和漏电极上沉积钝化层；形成第一光致抗蚀剂层；使用第一光致抗蚀剂层作为掩模刻蚀钝化层和栅绝缘层以暴露部分衬底；部分地去除第一光致抗蚀剂层以形成第二光致抗蚀剂层；使用第二光致抗蚀剂层作为掩模刻蚀钝化层以暴露部分漏电极；沉积导电膜；以及去除第二光致抗蚀剂层以在由刻蚀钝化层暴露的部分漏电极上形成像素电极。 
通过使用包括光阻挡区、半透明区和透光区的光掩模可以形成第一光致 抗蚀剂层。 
部分去除第一光致抗蚀剂层以形成第二光致抗蚀剂层可以包括灰化。 
可以使用单一的光刻步骤形成半导体层、欧姆接触、数据线和漏电极。 
导电膜可以包括设置在第二光致抗蚀剂层上的第一部分和剩余的第二部分，以及第二光致抗蚀剂层的去除可以通过剥离来去除导电膜的第一部分。 
像素电极至少可以部分地直接与衬底和栅绝缘层接触。 
使用第二光致抗蚀剂层作为掩模的钝化层的刻蚀可以暴露部分栅绝缘层，以及由栅线和数据线限定的区域可以基本上被衬底的暴露部分占据，除了漏电极的暴露部分和栅绝缘层的暴露部分之外。 
使用第二光致抗蚀剂层的钝化层的刻蚀可以暴露部分数据线，且第二光致抗蚀剂层的去除可以包括：在数据线的暴露部分上形成接触辅助。 
栅绝缘层的形成、半导体层的形成、欧姆接触的形成以及数据线和漏电极的形成可以包括：依次沉积栅绝缘层、本征非晶硅层、非本征非晶硅层和数据导体层；在数据导体层上形成第三光致抗蚀剂层；使用第三光致抗蚀剂层作为掩模依次刻蚀数据导体层、非本征非晶硅层和本征硅层以形成数据导体、非本征半导体层和本征半导体层；将第三光致抗蚀剂层转换成第四光致抗蚀剂层；以及刻蚀数据导体和非本征半导体层以形成数据线、漏电极和欧姆接触。 
通过使用包括光阻挡区、半透明区和透光区的光掩模可以形成第三光致抗蚀剂层。 
部分去除第三光致抗蚀剂层以形成第四光致抗蚀剂层可以包括灰化。 
提供了一种薄膜晶体管阵列面板，其包括：形成在衬底上的栅线；形成在栅线上的栅绝缘层；形成在栅绝缘层上的半导体层；至少部分地形成在半导体层上的数据线和漏电极，漏电极包括第一和第二部分；在数据线和漏电极的第一部分上形成钝化层；以及在衬底和漏电极第二部分上形成像素电极，所述像素电极具有与钝化层的边缘基本重合的边缘。 
钝化层可以具有暴露部分数据线的接触孔，以及薄膜晶体管阵列面板还可以包括形成在接触孔中并具有与接触孔的边缘基本重合的边缘的接触辅助。 
栅绝缘层可以具有与钝化层的边缘基本重合的边缘，除了漏电极下面的 部分之外。 
栅绝缘层可以具有与钝化层的边缘基本重合的边缘，除了漏电极周围的部分之外，并且可以暴露围绕漏电极的部分。 
可以用像素电极覆盖栅绝缘层的暴露部分。 
半导体层可以具有与数据线和漏电极基本相同的平面形状，除了设置在数据线和漏电极之间的部分之外。 
像素电极可以包括切口(cutout)。 
薄膜晶体管阵列面板可以进一步包括：存储电极，包括与栅线相同的层并重叠像素电极；以及存储导体，形成在栅绝缘层上、连接到像素电极并和存储电极重叠。 
附图说明
参考附图，通过描述其实施例，本发明将变得更明显，在附图中： 
图1是根据本发明的实施例的TFT阵列面板的布局图； 
图2A是图1所示的TFT阵列面板沿着线IIA-IIA’截取的截面图； 
图2B是图1所示的TFT阵列面板沿着线IIB-IIB’截取的截面图； 
图3、6和9是根据本发明的实施例在其制造方法的中间步骤中图1-2B示出的TFT阵列面板的布局图； 
图4A是图3所示的TFT阵列面板沿着线IVA-IVA’截取的截面图； 
图4B是图3所示的TFT阵列面板沿着线IVB-IVB’截取的截面图； 
图5A和5B描述了在图4A和4B所示的步骤之后的步骤，其中图5A是图3所示的TFT阵列面板沿着线IVA-IVA’截取的截面图以及图5B是图3所示的TFT阵列面板沿着线IVB-IVB’截取的截面图； 
图7A是图6所示的TFT阵列面板沿着线VIIA-VIIA’截取的截面图； 
图7B是图6所示的TFT阵列面板沿着线VIIB-VIIB’截取的截面图； 
图8A和8B描述了在图7A和7B所示的步骤之后的步骤，其中图8A是图6所示的TFT阵列面板沿着线VIIA-VIIA’截取的截面图以及图8B是图6所示的TFT阵列面板沿着线VIIB-VIIB’截取的截面图； 
图10A是图9所示的TFT阵列面板沿着线XA-XA’截取的截面图； 
图10B是图9所示的TFT阵列面板沿着线XB-XB’截取的截面图； 
图11A和11B描述了在图10A和10B所示的步骤之后的步骤，其中图 11A是图9所示的TFT阵列面板沿着线XA-XA’截取的截面图以及图11B是图9所示的TFT阵列面板沿着线XB-XB’截取的截面图； 
图12是根据本发明的另一个实施例的TFT阵列面板的布局图； 
图13A是图12所示的TFT阵列面板沿着线XIIIA-XIIIA’截取的截面图； 
图13B是图12所示的TFT阵列面板沿着线XIIIB-XIIIB’截取的截面图； 
图14A和图14B是根据本发明的实施例在其制造方法的中间步骤中，图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图； 
图15A和图15B是图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’的截面图，其描述了在图14A和14B所示的步骤之后的步骤； 
图16A和图16B是图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图15A和15B所示的步骤之后的步骤； 
图17A和图17B是图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图16A和16B所示的步骤之后的步骤； 
图18A和图18B是图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图17A和17B所示的步骤之后的步骤； 
图19是根据本发明的另一个实施例的TFT阵列面板的布局图；以及 
图20是图19所示的TFT阵列面板沿着线XX-XX’截取的截面图。 
具体实施方式
现在，将参考附图在下文中更全面地描述本发明，其中示出本发明的优选实施例。然而，本发明可以具体表现为很多不同的形式并且不应当理解为局限于这里陈述的实施例。 
在附图中，为了清晰起见放大了层和区域的厚度。全文中相似的附图标记表示相似的元件。可以理解的是，当例如层、区域或者衬底的元件被称为在另一个元件“上”时，该元件可以直接在另一个元件上或者还可以存在中间元件。相反，当元件被称为“直接”在另一个“上”时，则不存在中间元 件。 
将参考图1、2A和2B详细描述根据本发明的实施例的TFT阵列面板。 
图1是根据本发明的实施例的TFT阵列面板的布局图，图2A是图1所示的TFT阵列面板沿着线IIA-IIA’截取的截面图，以及图2B是图1所示的TFT阵列面板沿着线IIB-IIB’截取的截面图。 
在例如透明玻璃或者塑料的绝缘衬底110上形成多个栅线121。栅线121传输栅极信号并基本上在横向方向上延伸。如图1所示，每个栅线121包括多个向上和下凸出的栅电极124。每个栅线121还可以包括具有用于和另一层或者外驱动电路接触的较大面积的端部(未示出)。用于产生栅极信号的栅极驱动电路(未示出)可以安装在柔性印刷电路(FPC)膜上，其可以贴附到衬底110、直接安装在衬底110上或者集成到衬底110上。栅线121可以延伸以被连接到驱动电路，所述驱动电路可以集成在衬底110上。 
栅线121可以包括，例如，诸如Al和Al合金含Al的金属、诸如Ag和Ag合金的含Ag的金属、诸如Cu和Cu合金的含Cu的金属、诸如Mo和Mo合金的含Mo的金属、Cr、Ti或者Ta。栅线121可以具有包括具有不同物理特性的两个导电膜(未示出)的多层结构。两个膜的其中一个优选包括低电阻率的金属，这些金属包括用于减少信号延迟或者电压降的含Al金属、含Ag金属或者含Cu金属。另一个膜优选包括例如含Mo、Cr、Ta或者Ti金属的材料，这些金属与诸如氧化铟锡(ITO)或者氧化铟锌(IZO)的其它材料具有良好的物理、化学和电接触特性。两个膜的组合的好的例子是下层Cr膜和上层Al(合金)膜以及下层是Al(合金)膜和上层Mo(合金)膜。然而，栅线121可以包括各种金属或者导体。 
栅线121的侧面相对于衬底110的表面倾斜，以及侧面的倾斜角可以为从大约30度到大约80度的范围。 
在栅线121上形成包括氮化硅(SiNx)的栅绝缘层140。 
在栅绝缘层140上形成包括氢化非晶硅(缩写为“a-Si”)或者多晶硅的多个半导体带151。每个半导体带151基本上在纵向上延伸并具有朝着栅电极124分支出来的多个突起154。 
在半导体带151上形成多个欧姆接触带和岛161和165。欧姆接触带和岛161和165可以包括重掺杂例如磷的n型杂质的n+氢化a-Si，或者欧姆接触带和岛161和165可以包括硅化物。每个欧姆接触带161具有多个突起 163，且突起163和欧姆接触岛165成对位于半导体带151的突起154上。 
半导体带151和欧姆接触161和165的侧表面相对于衬底110的表面倾斜，以及侧表面的倾斜角可以为从大约30度到大约80度的范围。 
在欧姆接触161和165上形成多个数据线171和与数据线171隔开的多个漏电极175。 
数据线171传输数据信号并基本上以纵向延伸以交叉栅线121。每个数据线171包括朝着栅电极124突出的多个源电极173和具有用于和另一个层或者外驱动电路接触的较大面积的端部179。用于产生数据信号的数据驱动电路(未示出)可以安装在柔性印刷电路(FPC)膜上，其可以贴附到衬底110、直接安装在衬底110上或者集成到衬底110上。数据线171可以延伸以被连接到驱动电路，所述驱动电路可以集成在衬底110上。 
漏电极175和数据线171隔开并关于栅电极124与源电极173相对设置。每个漏电极175包括宽端部177和窄端部。源电极173包括部分地围绕漏电极175的窄端部的凹入部分。 
栅电极124、源电极173和漏电极175和半导体带151的突起154一起形成TFT，该TFT具有形成在设置在源电极173和漏电极175之间的突起154中的沟道。 
数据线171和漏电极175可以包括难熔金属，例如Cr、Mo、Ti、Ta或者其合金。数据线171和漏电极175还可以具有包括难熔金属膜(未示出)和低电阻率膜(未示出)的多层结构。多层结构的好的例子是包括下层Cr/Mo(合金)膜和上层Al(合金)膜的双层结构以及下层Mo(合金)膜、中间Al(合金)膜和上层Mo(合金)膜的三层结构。然而，数据线171和漏电极175可以包括多种金属或者导体。 
数据线171和漏电极175具有相对于衬底110表面的倾斜边缘侧面，以及该边缘侧面的倾斜角可以为从大约30度到大约80度的范围。 
欧姆接触161和165仅插在下面的半导体带151和在其上的上面的半导体171和175之间并降低其间的接触电阻。半导体带151具有几乎与数据线171和漏电极175以及下面的欧姆接触161和165相同的平面形状。然而，半导体带151的突起154包括一些暴露的部分，其没有被数据线171和漏电极175覆盖。突起154的这些暴露部分包括位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175和半导体带151的暴露部分的上面。钝化层180可以包括无机绝缘体，例如氮化硅或者氧化硅。可选择地，钝化层180可以包括有机绝缘体或者低电介质绝缘体。有机绝缘体和低电介质绝缘体优选具有小于4.0的介电常数。低电介质绝缘体可以包括通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F。用于钝化层180的有机绝缘体可以具有光敏性以及钝化层180可以具有平坦表面。钝化层180可以包括无机绝缘体的下膜和有机绝缘体的上膜以获得有机绝缘体所需的绝缘特性，而且阻止半导体带151的暴露部分受到有机绝缘体的损伤。 
钝化层180具有暴露数据线171的端部分179的多个接触孔182和在由数据线121和数据线171包围的区域中的多个开口187。开口187暴露漏电极175的宽的端部177。还去除在开口187中栅绝缘层140的没有被漏电极175覆盖的部分，以暴露衬底110。因此，栅绝缘层140可以具有基本上和钝化层180相同的平面形状，除了设置在数据线171和漏电极175下面的部分之外。 
多个像素电极190形成在钝化层180上的开口187中，以及多个接触辅助82形成在接触孔182中。像素电极190和接触辅助82可以包括透明导体，例如(非晶)ITO或者IZO或者反射导体Ag、Al或者其合金。像素电极190和接触辅助82的边界和钝化层180的边界重合。 
像素电极190物理地和电学地连接到漏电极175，使得像素电极190接收来自漏电极175的数据电压。施加有数据电压的像素电极190和施加有公共电压的相对显示面板(未示出)的公共电极(未示出)共同产生电场，其确定设置在像素电极和相对显示面板上的公共电极之间的液晶层(未示出)的液晶分子(未示出)取向。像素电极190和公共电极形成称作为“液晶电容器”的电容，其在TFT关断之后存储所施加的电压。 
接触辅助82通过接触孔182连接到数据线171的端部分179。接触辅助82保护端部分179并增强端部分179和外部器件之间的附着力。 
当栅线121连接到如上所述的另一层或者外部器件，可以提供多个接触孔(未示出)和在接触孔中的多个接触辅助(未示出)。 
现在，将参考图3-11B以及图1-2B详细描述制造根据本发明的实施例图1-2B所示的TFT阵列面板的方法。
图3、6和9是根据本发明的实施例在其制造方法的中间步骤中在图1-2B中所示的TFT阵列面板的布局图。图4A是沿着图3所示的TFT阵列面板线IVA-IVA’截取的截面图以及图4B是图3所示的TFT阵列面板沿着线IVB-IVB’截取的截面图。图5A和5B描述了在图4A和4B所示的步骤之后的步骤，其中图5A是图3所示的TFT阵列面板沿着线IVA-IVA’截取的截面图以及图5B是图3所示的TFT阵列面板沿着线IVB-IVB’截取的截面图。图7A是图6所示的TFT阵列面板沿着线VIIA-VIIA’截取的截面图以及图7B是图6所示的TFT阵列面板沿着线VIIB-VIIB’截取的截面图。图8A和8B描述了在图7A和7B所示的步骤之后的步骤，其中图8A是图6所示的TFT阵列面板沿着线VIIA-VIIA’截取的截面图以及图8B是图6所示的TFT阵列面板沿着线VIIB-VIIB’截取的截面图。图10A是图9所示的TFT阵列面板沿着线XA-XA’截取的截面图以及图10B是图9所示的TFT阵列面板沿着线XB-XB’截取的截面图。图11A和11B描述了在图10A和10B所示的步骤之后的步骤，其中图11A是图9所示的TFT阵列面板沿着线XA-XA’截取的截面图以及图11B是图9所示的TFT阵列面板沿着线XB-XB’截取的截面图。 
参考图3、4A和4B，通过例如溅射，在优选包括透明玻璃的绝缘衬底110上沉积优选包括金属的导电层。导电层可以具有大约1000-3000的厚度。然后对导电层进行光刻和刻蚀以形成包括栅电极124的多个栅线121。 
参考图5A和5B，使用例如CVD等依次沉积栅绝缘层140、本征a-Si层150和非本征a-Si层160。栅绝缘层140可以包括具有大约2000-5000厚度的氮化硅。栅绝缘层140的沉积温度优选在大约250-450℃的范围。 
然后使用例如溅射沉积包括金属的导电层170，以及在导电层170上涂覆大约1-2微米厚的光致抗蚀剂层40。 
通过光掩模(未示出)对光致抗蚀剂层40曝光和显影，使得显影的光致抗蚀剂具有位置相关的厚度(position dependent thickness)。图5A和5B所示的光致抗蚀剂包括厚度减小顺序的多个第一到第三部分。第一部分42设置在线区域A上，而第二部分44设置在沟道区域B上。第三部分(没有编号的)设置在剩余的区域C并具有基本为0的厚度，由此暴露导电层170的下面的部分。根据随后的工艺步骤中的工艺条件调整第二部分44相对第一部分42的厚度比。可以优选的是，第二部分44的厚度等于或者小于第一部分42的厚度的一半，更具体而言，等于或者小于4000
Figure 200510098154X100002S05198154X20050915D00009112624QIETU
。
使用几个技术中的一种，例如通过在曝光掩模上提供半透明区域以及透光区域和光阻挡不透明区域可以获得光致抗蚀剂的位置相关的厚度。半透明区域可以具有狭缝图案、网格图案、具有中间透射率或者中间厚度的薄膜。当使用狭缝图案时，可以优选的是，狭缝的宽度或者狭缝之间的距离小于用于光刻的曝光器的分辨率。另一个例子是使用可回流材料。具体地，一旦通过使用仅具有透明区域和不透明区域的普通曝光掩模来形成包括可回流材料的光致抗蚀剂图案，那么光致抗蚀剂层40经受回流工艺以流到没有光致抗蚀剂的区域上，由此形成薄的部分。 
当使用合适的工艺条件时，光致抗蚀剂层40的第一部分42和第二部分44的厚度差能够实现对下面层的选择性的刻蚀。因此，通过一系列刻蚀步骤可以获得如图6、7A和7B所示的包括源电极173和端部分179的多个数据线171、包括宽的端部177的多个漏电极175、包括突起163的多个欧姆接触带161、多个欧姆接触岛165和包括突起154的多个半导体带151。 
为了描述的目的，部分导电层170、本非征a-Si层160和引线区域A上的本征a-Si层150被称为第一部分，部分导电层170、非本征a-Si层160和在沟道区域B上的本征a-Si层150被称为第二部分，以及部分导电层170、非本征a-Si层160和在剩余区域C上的本征a-Si层150被称为第三部分。 
形成这种结构的典型次序如下： 
(1)去除剩余区域C上的导电层170、非本征a-Si层160和本征a-Si层150的第三部分； 
(2)去除光致抗蚀剂的第二部分44； 
(3)去除沟道区域B上的导电层170和非本征a-Si层160的第二部分上；以及 
(4)去除光致抗蚀剂的第一部分42。 
另一个典型次序如下： 
去除导电层170的第三部分； 
去除光致抗蚀剂的第二部分44； 
去除非本征a-Si层160和本征a-Si层150的第三部分； 
去除导电层170的第二部分； 
去除光致抗蚀剂的第一部分42；以及 
去除非本征a-Si层160的第二部分。
因为光致抗蚀剂层40的第一部分42比第二部分44厚，所以即使当去除光致抗蚀剂的第二部分44时，部分第一部分42仍然残留。剩余的第一部分42将具有减小的厚度，但是仍然阻止下面的层被去除或者刻蚀掉。 
可以和非本征a-Si层160第三部分以及本征a-Si层150的去除同时或以分开的步骤实现光致抗蚀剂的第二部分44的去除。类似地，可以和非本征A-Si层160第二部分的去除同时或者以分开的步骤实现光致抗蚀剂的第一部分42的去除。例如，SF6和HCI或者SF6和O2的气体混合物可以以基本相等的刻蚀速度比来刻蚀光致抗蚀剂和a-Si层150和160。 
通过例如灰化可以去除导体层170表面上的剩余光致抗蚀剂的残余物。 
在第一个实施例的步骤(3)中或者在第二个实施例的步骤(4)中，用于刻蚀本征a-Si层150的刻蚀气体的例子包括CF4和HCI的气体混合物以及CF4和O2的气体混合物。CF4和O2的气体混合物能提供本征a-Si层150的均匀刻蚀厚度。 
参考图8A和8B，沉积钝化层180并涂覆正性光致抗蚀剂层50。其后，将光掩模60与衬底110对准且通过光掩模60曝光光致抗蚀剂层50。 
光掩模60包括透明衬底61和不透明的光阻挡膜62并被分成透光区TA1和光阻挡区BA1。光阻挡膜62在透光区TA1上具有开口。光阻挡膜62作为具有比在光阻挡区BA1上的预定值更大宽度的宽的区域存在。定位透光区TA1以对应于数据线171的端部179和由栅线121和数据线171围绕的区域。定位光阻挡区BA1以对应于剩余的部分。参考图8A和8B，曝光面对透光区TA1的光致抗蚀剂50的阴影部分，同时不曝光面对光阻挡区BA1的光致抗蚀剂50的部分。 
如图9、10A和10B所示，显影光致抗蚀剂50使得保留没有曝光的光致抗蚀剂50的部分57。使用光致抗蚀剂的剩余部分57作为刻蚀掩膜刻蚀钝化层180以形成暴露漏电极175的部分宽端部177的多个开口187和暴露数据线171的端部179的多个接触孔182。随后，去除栅绝缘层140的暴露部分以暴露衬底110。 
参考图11A和图11B，通过例如溅射沉积优选包括IZO、ITO或者非晶ITO的导电膜90。 
导电膜90包括设置在光致抗蚀剂57和剩余的第二部分92上的第一部分91。由于光致抗蚀剂57的厚度引起的光致抗蚀剂57表面和底部之间大的 高度差，所以至少部分地彼此分开导电膜90的第一部分91和第二部分92以在其间形成空隙。这些空隙暴露至少部分的光致抗蚀剂57的侧面。 
然后将衬底110浸入显影剂中，使得显影剂通过光致抗蚀剂57的暴露的侧面渗透到光致抗蚀剂57中以去除光致抗蚀剂57。此时，设置在光致抗蚀剂57上的导电膜90的第一部分91与光致抗蚀剂57一起脱落，这被称为“剥离”。作为结果，仅保留导电膜90的第二部分92以形成多个像素电极190和多个接触辅助82，如图1、2A和2B所示。 
由于根据实施例的TFT阵列面板的制造方法使用光刻步骤同时形成了数据线171、漏电极175、半导体151和欧姆接触161和165并省略用于形成像素电极190和接触辅助82的光刻步骤，所以可以简化制造工艺。 
现在，将参考图13、14A和14B详细描述根据本发明的另一个实施例的TFT阵列面板。 
图12是根据本发明的另一个实施例的TFT阵列面板的布局图，图13A是图12所示的TFT阵列面板沿着线XIIIA-XIIIA’截取的截面图以及图13B是图12所示的TFT阵列面板沿着线XIIIB-XIIIB’截取的截面图。 
根据该实施例的TFT阵列面板的层状结构类似于图1、2A和2B所示出的。也就是，在衬底110上形成包括栅电极124的多个栅线121。依次在其上形成栅绝缘层140、包括突起154的多个半导体带151和包括突起163的多个欧姆接触带161和多个欧姆接触岛165。在欧姆接触161和165上形成包括源电极173和端部179的多个数据线171和包括宽端部177的多个漏电极175。在其上形成钝化层180。在钝化层180中形成多个接触孔182和多个开口187。在开口187和接触孔182中分别形成多个像素电极190和多个接触辅助82。 
与图1、2A和2B所示的TFT阵列面板不同，围绕开口187中的漏电极175的部分栅绝缘层140被暴露。 
现在，将参考图14A-18B以及图12-13B详细描述制造根据本发明的实施例在图12-13B中示出的TFT阵列面板的方法。 
图14A和图14B是根据本发明的实施例在其制造方法的中间步骤中图12-13B所示的TFT阵列面板分别沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，图15A和图15B是图12-13B所示的TFT阵列面板沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图14A和14B所示 的步骤之后的步骤，图16A和图16B是图12-13B所示的TFT阵列面板沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图15A和15B所示的步骤之后的步骤，图17A和图17B是图12-13B所示的TFT阵列面板沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图16A和16B所示的步骤之后的步骤以及图18A和图18B是图12-13B所示的TFT阵列面板沿着线XIIIA-XIIIA’和XIIIB-XIIIB’截取的截面图，其描述了在图17A和17B所示的步骤之后的步骤。 
参考图14A和14B，包括栅电极124的多个栅线121、栅绝缘层140、包括突起154的多个半导体带151、包括突起163的多个欧姆接触带161、多个欧姆接触岛165、包括源电极173和端部179的多个数据线171，和包括宽端部177的多个漏电极175如参考图3-7B所示形成。 
接下来，沉积钝化层180并在其上涂覆正性光致抗蚀剂层70。其后将光掩模65与衬底110对准。 
光掩模65包括透明衬底66和不透明光阻挡膜67并被分成透光区TA2、光阻挡区BA2和半透明区SA。光阻挡膜67具有在透光区TA2上的开口和在半透明区SA上的狭缝。由其相对于预定值的宽度界定开口和狭缝。具有宽度大于预定值的这些被称为开口，然而具有宽度小于预定值的这些被称作狭缝。定位半透明区SA以与数据线171的端部179和包括宽的端部177和附近周围区域的漏电极电极175的部分对应。定位透光区TA2以与由栅线121和数据线171包围的区域对应，除了对应于半透明区SA之外。光阻挡区BA2对应于剩余部分。 
通过光掩模65曝光光致抗蚀剂层70并显影，使得第一部分72和比第一部分72薄的第二部分74留下，如图15A和15B所示。在图14A和14B中，光致抗蚀剂层70的阴影部分表示显影后被去除的部分。附图标记76表示在显影后在面对半透明区SA的部分中将被去除的部分。 
参考图15A和15B，使用光致抗蚀剂层70的剩余部分72和74作为掩模刻蚀钝化层180和栅绝缘层140，由此暴露衬底110。 
参考图16A和16B，通过例如灰化去除光致抗蚀剂层70的薄部分74，并减小了厚部分52的厚度以形成光致抗蚀剂部分77。 
参考图17A和17B，使用光致抗蚀剂部分77作为刻蚀掩模刻蚀钝化层180以形成暴露部分漏电极175、设置在漏电极175周围的部分栅绝缘层140 的多个开口和暴露数据线179的端部177的多个接触孔182。 
参考图18A和18B，通过溅射等沉积优选包括IZO、ITO或者非晶ITO的导电膜90。导电膜90包括设置在光致抗蚀剂77上的第一部分91和剩余的第二部分92。如图12、13A和13B所示，通过剥离去除光致抗蚀剂77和其上的导电膜90的第一部分91，以形成多个像素电极190和多个接触辅助82。 
栅绝缘层140在漏电极175附近暴露。因此，栅绝缘层140的上表面在漏电极175的上表面和衬底110的上表面之间提供中间传输表面。因此，可以避免像素电极层190从漏电极175的边缘的断开。 
由于使用单一的光刻步骤制造根据实施例的TFT阵列面板的方法还同时形成了数据线171、漏电极175、半导体151和欧姆接触161和165，并省略了用于形成像素电极190和接触辅助82的单独的光刻步骤，所以可以简化制造工艺。 
图1-11B所示的TFT阵列面板的许多上述特征及其制造方法也可以应用于图12-18B所示TFT阵列面板及其制造方法中。 
现在，将参考图19和20详细描述根据本发明的另一个实施例的TFT阵列面板。 
图19是根据本发明的另一个实施例的TFT阵列面板的布局图。图20是图19所示的TFT阵列面板沿着线XX-XX’截取的截面图。 
根据该实施例的TFT阵列面板的层状结构类似于图1、2A和2B所示的结构。也就是，在衬底110上形成包括栅电极124的多个栅线121。依次在其上形成栅绝缘层140、包括突起154的多个半导体带151和包括突起163的多个欧姆接触带161和多个欧姆接触岛165。在欧姆接触161和165上形成包括源电极173和端部179的多个数据线171和多个漏电极175。在其上形成钝化层180。在钝化层180中形成多个接触孔182和多个开口187。在开口187和接触孔182中分别形成多个像素电极190和多个接触辅助82。 
与图1、2A和2B所示的TFT阵列面板不同，每个像素电极190具有切口191，且钝化层180包括在切口191中设置的部分。 
另外，根据该实施例的TFT阵列面板还包括设置在与栅线121在同一层上的多个存储电极线131。存储电极线131基本上平行于栅线121延伸并施加有预定电压，例如公共电压，其施加给公共电极面板(未示出)上的公共 电极(未示出)。每个存储电极线131包括多个突出137，其横向穿过衬底110的表面延伸(向上和下突出，如图19所示的透视图所示)并重叠像素电极190。 
在栅绝缘层140上形成多个存储导体178。存储导体178接触像素电极190并重叠存储电极线131的突出137，使得存储导体178覆盖突出137的整个宽度。多个半导体岛157和多个欧姆接触岛167依次形成在存储导体178的下面并具有与存储导体178基本相同的平面形状。 
存储电极线131和连接到像素电极190的存储导体178形成存储电容器，用于增强由像素电极190和公共电极形成的液晶电容器的电荷存储容量。 
另外，每个栅线121包括具有和另一个层或者外部驱动电路接触的大面积的端部129。钝化层180和栅绝缘层140具有暴露栅线121的端部129的多个接触孔181，以及在接触孔181中形成多个接触辅助81。 
制造图19和20所示的TFT阵列面板的方法类似于图1-11B所示的方法。然而，该方法的不同之处在于存储电极线131和栅线121一起形成。而且，存储导体178、半导体岛157和欧姆接触岛167和数据线171、漏电极175、半导体带151和欧姆接触161和165一起形成。栅线121的端部129上的接触孔181和接触孔182和开口187一起形成，以及接触辅助81和像素电极190和接触辅助82一起形成。 
图1-11B所示的TFT阵列面板的许多上述特征及其制造方法也可以应用于图19和20所示TFT阵列面板及其制造方法中。 
如上所述，使用单一的光刻步骤形成像素电极和连接到漏电极和像素电极的接触孔。因此，可以省略用于形成像素电极的单独光刻步骤以简化制造工艺，由此减少制造时间和成本。 
本发明可以应用于包括例如LCD和OLED显示器的任何显示器件中。OLED显示器的每个像素包括至少两个薄膜晶体管，其包括连接到栅线和数据线的第一薄膜晶体管和连接到像素电极的第二薄膜晶体管。每个像素还包括设置在像素电极和公共电极之间的有机发光层。 
尽管在上文中已经详细描述了本发明的优选实施例，但是应当清楚地理解的是，可能对于本领域技术人员显而易见的这里教授的基本发明原理的多种变化和/或变形仍将落在本发明的精神和范围内，如在权利要求中所界定。

Claims (9)

1.一种制造薄膜晶体管阵列面板的方法，所述方法包括：
在衬底上形成栅线；
在所述栅线上形成栅绝缘层；
在所述栅绝缘层上形成半导体层；
在所述半导体层上形成欧姆接触；
在所述欧姆接触上形成数据线和漏电极；
在所述数据线和所述漏电极上沉积钝化层；
形成第一光致抗蚀剂层；
使用所述第一光致抗蚀剂层作为掩模刻蚀所述钝化层和所述栅绝缘层以暴露部分的所述衬底；
灰化所述第一光致抗蚀剂层并将所述第一光致抗蚀剂层转变成第二光致抗蚀剂层，所述第二光致抗蚀剂层暴露由所述第一光致抗蚀剂层覆盖的一部分区域；
使用所述第二光致抗蚀剂层作为掩模刻蚀所述钝化层以暴露部分的所述漏电极；
沉积导电膜；以及
去除所述第二光致抗蚀剂层以在由刻蚀所述钝化层暴露的部分的所述漏电极上形成像素电极，
其中使用所述第二光致抗蚀剂层作为掩模的钝化层的刻蚀暴露部分的所述栅绝缘层，且由所述栅线和所述数据线界定的区域基本上被所述衬底的暴露部分占据，除了所述漏电极的暴露部分和所述栅绝缘层的暴露部分之外。
2.如权利要求1所述的方法，其中，通过使用包括光阻挡区、半透明区和透光区的光掩模形成所述第一光致抗蚀剂层。
3.如权利要求1所述的方法，其中，使用单一光刻步骤形成所述半导体层、所述欧姆接触、所述数据线和所述漏电极。
4.如权利要求1所述的方法，其中，
所述导电膜包括设置在所述第二光致抗蚀剂层上的第一部分和剩余的第二部分；以及
所述第二光致抗蚀剂层的去除通过剥离去除所述导电膜的第一部分。
5.如权利要求1所述的方法，其中，所述像素电极直接接触所述衬底和所述栅绝缘层。
6.如权利要求1所述的方法，其中，
使用所述第二光致抗蚀剂层的所述钝化层的刻蚀暴露部分所述数据线；以及
所述第二光致抗蚀剂层的去除包括在所述数据线的暴露部分上形成接触辅助。
7.如权利要求1所述的方法，其中，所述栅绝缘层的形成、所述半导体层的形成、所述欧姆接触的形成以及所述数据线和所述漏电极的形成包括：
依次沉积栅绝缘层、本征非晶硅层、非本征非晶硅层和数据导体层；
在所述数据导体层上形成第三光致抗蚀剂层；
使用所述第三光致抗蚀剂层作为掩模依次刻蚀所述数据导体层、所述非本征非晶硅层和所述本征硅层以形成数据导体、非本征半导体层和本征半导体层；
部分地去除所述第三光致抗蚀剂层以形成第四光致抗蚀剂层；以及
刻蚀所述数据导体和所述非本征半导体层以形成数据线、漏电极和欧姆接触。
8.如权利要求7所述的方法，其中，通过使用包括光阻挡区、半透明区和透光区的光掩模形成所述第三光致抗蚀剂层。
9.如权利要求7所述的方法，其中，部分去除所述第三光致抗蚀剂层以形成第四光致抗蚀剂层包括灰化。
CN200510098154XA 2004-07-27 2005-07-27 薄膜晶体管阵列面板的制造方法 Expired - Fee Related CN1728363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR58707/04 2004-07-27
KR1020040058707A KR101112538B1 (ko) 2004-07-27 2004-07-27 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1728363A CN1728363A (zh) 2006-02-01
CN1728363B true CN1728363B (zh) 2012-04-18

Family

ID=35732847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510098154XA Expired - Fee Related CN1728363B (zh) 2004-07-27 2005-07-27 薄膜晶体管阵列面板的制造方法

Country Status (5)

Country Link
US (2) US7749824B2 (zh)
JP (1) JP5106762B2 (zh)
KR (1) KR101112538B1 (zh)
CN (1) CN1728363B (zh)
TW (1) TWI404213B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2007092541A1 (en) 2006-02-08 2007-08-16 3M Innovative Properties Company Method for manufacturing on a film substrate at a temperature above its glass transition
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
CN100456089C (zh) * 2006-03-09 2009-01-28 北京京东方光电科技有限公司 一种液晶显示器阵列基板的像素结构及其制造方法
TWI308799B (en) * 2006-03-17 2009-04-11 Innolux Display Corp Tft substrate and method of fabricating the same
KR101240652B1 (ko) 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN100428480C (zh) * 2006-06-07 2008-10-22 友达光电股份有限公司 像素结构及其制造方法
CN100433337C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种防止dgs的像素电极结构及其制造方法
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN101494228B (zh) * 2006-08-07 2010-09-15 友达光电股份有限公司 阵列基板
KR101300183B1 (ko) * 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI356499B (en) 2007-12-10 2012-01-11 Au Optronics Corp Method for fabricating pixel structure
TWI408812B (zh) 2007-12-10 2013-09-11 Au Optronics Corp 畫素結構的製作方法
CN100587944C (zh) * 2007-12-26 2010-02-03 友达光电股份有限公司 像素结构的制作方法
CN102097390B (zh) * 2007-12-26 2013-04-24 友达光电股份有限公司 像素结构的制作方法
CN102903678A (zh) * 2007-12-26 2013-01-30 友达光电股份有限公司 像素结构的制作方法
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
TWI424387B (zh) * 2010-03-31 2014-01-21 Au Optronics Corp 顯示面板封裝結構及其製造方法
WO2013061381A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及び薄膜半導体装置の製造方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
TWI513002B (zh) 2012-06-05 2015-12-11 群康科技(深圳)有限公司 薄膜電晶體基板以及顯示器
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
TWI555169B (zh) * 2014-11-28 2016-10-21 友達光電股份有限公司 驅動電路結構及其製作方法
CN104810376A (zh) * 2015-04-29 2015-07-29 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法、显示面板及显示装置
CN110993619B (zh) 2019-12-04 2022-09-02 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
JPH0480917A (ja) * 1990-07-24 1992-03-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05257167A (ja) * 1992-03-12 1993-10-08 Hitachi Ltd Ｔｆｔ−ｌｃｄの製造方法
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
EP0708372B1 (en) * 1994-10-21 2000-03-22 Ngk Insulators, Ltd. A single resist layer lift-off process for forming patterned layers on a substrate
JPH08321486A (ja) * 1995-05-24 1996-12-03 Sony Corp 金属膜のパターン形成方法
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH09186159A (ja) * 1996-01-08 1997-07-15 Canon Inc 半導体素子用電極、該電極を有する半導体装置及びその製造方法
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW473459B (en) * 1998-12-10 2002-01-21 Ibm Method for forming transparent conductive film using chemically amplified resist
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
GB0229699D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Liquid crystal displays
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100500779B1 (ko) 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
TWI237395B (en) * 2004-02-27 2005-08-01 Au Optronics Corp Method of fabricating thin film transistor array substrate and stacked thin film structure
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
HU226031B1 (hu) * 2005-02-25 2008-03-28 Laszlo Dr Polgar Logikai táblás társasjáték és szerencsejáték jellegû társasjáték

Also Published As

Publication number Publication date
US7749824B2 (en) 2010-07-06
JP5106762B2 (ja) 2012-12-26
TWI404213B (zh) 2013-08-01
US20060024895A1 (en) 2006-02-02
US20110233551A1 (en) 2011-09-29
CN1728363A (zh) 2006-02-01
JP2006049889A (ja) 2006-02-16
US8089072B2 (en) 2012-01-03
TW200616231A (en) 2006-05-16
KR101112538B1 (ko) 2012-03-13
KR20060010116A (ko) 2006-02-02

Similar Documents

Publication Publication Date Title
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
TW200402888A (en) Thin film transistor array panel and manufacturing method thereof
US20080199788A1 (en) Manufacturing method of thin film transistor array panel using an optical mask
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US8143116B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
US20070082434A1 (en) Manufacturing of thin film transistor array panel
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
US7868958B2 (en) Manufacturing liquid crystal display with incremental removal of an insulating layer
CN1808266B (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
CN1901209B (zh) 薄膜晶体管阵列面板及其制造方法
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070118405A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121030

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20170727

CF01 Termination of patent right due to non-payment of annual fee