CN1792015A

CN1792015A - 后援电路

Info

Publication number: CN1792015A
Application number: CNA038267160A
Authority: CN
Inventors: 松本昌大; 半泽惠二; 助迫浩康
Original assignee: Hitachi Ltd; Hitachi Industrial Equipment Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Industrial Equipment Systems Co Ltd
Priority date: 2003-09-18
Filing date: 2003-09-18
Publication date: 2006-06-21
Also published as: US20060158036A1; WO2005029675A1; AU2003268647A1; US7376040B2; EP1672765A1; EP1672765A4; JPWO2005029675A1; EP1672765B1; JP3944226B2

Abstract

本发明的目的，在于提供能够用标准CMOS工艺构成、电路规模的较小的后援电路。后援电路(10)配置在包含存储电路的数字电路(44)和向该数字电路供给电源的电源供给端子(TIN、TGND)之间。在电源供给端子(TIN、TGND)和后援电容器(C1)之间，配置串联的MOS晶体管(MOS1、MOS2)。MOS晶体管(MOS1、MOS2)，在电源供给端子正常供给电源时作为电阻发挥作用、在电源断开时作为将由所述数字电路向所述电源供给端子的方向作为反向的二极管发挥作用。

Description

后援电路

技术领域

本发明涉及电源瞬间断路时保持数字电路中的存储电路所存储的信息的后援电路，特别涉及可以用标准CMOS工艺构成的后援电路。

背景技术

在现有技术的数字电路中，例如特开2001-327101号公报所述，在电源供给端子和数字电路之间，具有由后援电容器构成的后援电路，已广为人知。由电源供给端子供给电压时，后援电容器被充电；电源瞬间断路时，由电源供给端子供给的电压被断开后，利用被后援电容器充电的电荷，供给数字电路电压，保持存储电路中存储的信息。

而且，为了防止后援电容器充电的电压被电源供给端子供给外部，在电源供给端子和后援电容器之间配置二极管的方法，也广为人知。在这里，二极管的阳极与电源供给端子连接，二极管的阴极与后援电容器的一个端子连接，从而在电源供给端子供给的电压下降时，防止电流由后援电容器向电源供给端子反向流动。

可是，在使用二极管的装置中，由于不能采用标准CMOS工艺在同一个LSI芯片上构成二极管和数字电路，所以必须使用SOI工艺等特殊的工艺。因此，在采用标准CMOS工艺构成数字电路时，就存在二极管成为外部元件的问题。另外，使用二极管时，即使在通常动作时，也存在着二极管产生电压降的问题。

与此不同，取代二极管，使用振荡器及由充电泵驱动的MOS晶体管的电路，也广为人知。在该结构中，利用电源供给端子供给的电压驱动振荡器，利用该振荡器的输出驱动充电泵。另外，MOS晶体管的阳极，与电源供给端子连接；MOS晶体管的阴极与后援电容器的一个端子连接。充电泵的输出，供给MOS晶体管的栅极。然后，在电源供给端子供给的电压下降时，振荡器停止振荡，使由充电泵外加给MOS晶体管的栅极的电压下降，将MOS晶体管断开，防止电流由后援电容器向电源供给端子反向流动。在这种结构中，能够采用标准CMOS工艺构成，所以能够和数字电路在同一个半导体芯片上集成，而且还几乎不产生电压降。

可是，在使用振荡器、充电泵和MOS晶体管的装置中，为了构成振荡器和充电泵，大约需要15个晶体管元件，由于元件数量多，所以存在电路规模变大的问题。

发明内容

本发明的目的，在于提供能够用标准CMOS工艺构成、电路规模较小的后援电路。

(1)为了达到上述目的，本发明具有在包含存储电路的数字电路和向该数字电路供给电源的电源供给端子之间配置、在电源瞬间断路时向所述数字电路供给后援电压的后援电容器，在保持所述存储电路存储的信息的后援电路中，具有在所述电源供给端子和所述后援电容器之间配置、在所述电源供给端子正常供给电源时作为电阻发挥作用、在电源断开时作为将由所述数字电路向所述电源供给端子的方向作为反向的二极管发挥作用、同时还能够用标准CMOS工艺构成的元件的装置。

采用这种结构后，能够用标准CMOS工艺构成，能够减小电路规模。

(2)在上述(1)中，所述元件，最好是MOS晶体管；该MOS晶体管的栅极端子，与接地电位连接。

(3)在上述(2)中，所述MOS晶体管，最好是多个串联。

(4)在上述(1)中，最好具有在所述电源供给端子的电压成为预定的电压以下时，使所述数字电路向低耗电状态转移的转移单元。

(5)在上述(4)中，所述转移单元，最好是检出所述电源供给端子的电压的电压检出单元，在成为预定的电压以下时，使所述数字电路向待机状态转移。

(6)在上述(4)中，所述转移单元，最好是受所述电源供给端子供给的电压驱动的振荡器，在该振荡器输出的时钟脉冲信号的作用下，驱动所述数字电路的同时，在所述电源供给端子供给的电压成为预定的电压后，停止振荡。

(7)在上述(1)中，最好具有在所述电源供给端子的电压成为预定的电压以下时，将所述数字电路复位的复位单元。

(8)在上述(7)中，所述复位单元，最好在所述电源供给端子的电压成为预定的电压以下后，延迟所定时间再将所述数字电路复位。

附图说明

图1是表示采用本发明的第1实施方式的后援电路的结构及动作的电路图。

图2是表示采用本发明的第1实施方式的后援电路使用的MOS晶体管的剖面结构的剖面图。

图3是采用本发明的第1实施方式的后援电路的动作的说明图。

图4是表示采用本发明的第1实施方式的后援电路的具体的结构的电路图。

图5是表示采用本发明的第2实施方式的后援电路的结构的电路图。

图6是表示被采用本发明的第2实施方式的后援电路后援的数字电路的结构的方框图。

具体实施方式

下面，参照图1～图4，讲述采用本发明的第1实施方式的后援电路的结构及动作。

首先，使用图1，讲述采用本发明的第1实施方式的后援电路的结构。

后援电路10，由串联的p-MOS晶体管MOS1、MOS2、后援电容器C1、电压检出电路12和延迟电路14构成。

MOS晶体管MOS1的阴极端子K1，与电源供给端子TIN连接。MOS晶体管MOS1的阳极端子A1，与MOS晶体管MOS2的阴极端子K2连接。MOS晶体管MOS1的栅极端子G1，与电源供给端子TGND连接。电源供给端子TGND，是接地电位。电源供给端子TIN、TGND，与外部电源连接，被供给电压V1。

MOS晶体管MOS2的阴极端子K2，与MOS晶体管MOS1的阳极端子A1连接。MOS晶体管MOS2的阳极端子A2，与数字电路20的电源供给端子VDD连接。MOS晶体管MOS2的栅极端子G1，与电源供给端子TGND连接。这样，MOS晶体管MOS1、MOS2，在电源供给端子TIN和数字电路20的电源供给端子VDD之间串联。

被串联的p-MOS晶体管MOS1、MOS2，如后文使用图2所述，在被外部正常供给电源时作为电阻发挥作用、在电源断开时作为将由数字电路20向电源供给端子TIN的方向为反向的二极管发挥作用。

后援电容器C1的一个端子，与MOS晶体管MOS2的阳极端子A2和数字电路20的电源供给端子VDD的连接点连接。后援电容器C1的另一个端子，与电源供给端子TGND连接。后援电容器C1被由电源供给端子TIN、TGND供给数字电路20的电源供给端子VDD的电源电压充电。

电压检出电路12，检出电源供给端子TIN、TGND的两端电压，产生使数字电路20向低功耗状态(待机状态)过渡的信号。电压检出电路12的输出，输入数字电路20的待机端子STANBY。数字电路20的待机端子STANBY的输入信号成为高电平后，数字电路20停止向在其内部安装的CPU(运算器)等供给电力，将数字电路20向低功耗状态转移。此外，这时，数字电路20的内部的ROM等存储元件，在由数字电路20的电源供给端子VDD供给的电压的作用下，保持存储的信息。

延迟电路14，产生使电压检出电路12的输出信号延迟的延迟信号。延迟电路14的输出信号，被供给数字电路20的复位端子RESET。数字电路20在复位端子RESET的输入信号由低电平变成高电平后，使内部的CPU等复位，使数字电路20恢复动作。

下面，使用图2，讲述采用本实施方式的后援电路使用的MOS晶体管的剖面结构。

图2是表示采用本发明的第1实施方式的后援电路使用的MOS晶体管的剖面结构的剖面图。此外，和图1相同的符号，表示相同的部分。

p-MOS晶体管MOS1、MOS2，采用在P-SUB基板m1上配置互相分离的N-WELLm2、m3，在该N-WELLm2、m3上，分别配置P+扩散m4、m5、m6、m7和栅电极m8、m9后构成，是易于用标准CMOS工艺形成的结构。

下面，使用图1及图3，讲述采用本实施方式的后援电路的动作。

在图1所示的后援电路10中，在通常时，MOS晶体管MOS1、MOS2的栅极端子与接地电位连接，所以MOS晶体管MOS1、MOS2是接通状态，作为微小电阻发挥作用，几乎不产生电压降地将供给电源供给端子TIN、TGND的电压，供给数字电路20。在这里，如果设1个MOS晶体管处于接通状态时的电阻为2Ω，那么2个MOS晶体管处于接通状态时的电阻就为4Ω。如果设流过MOS晶体管MOS1、MOS2的电流为10mA，那么MOS晶体管MOS1、MOS2中的电压降就仅为0.04V。

所以，如图3所示，在通常时，对于供给电源供给端子TIN、TGND的外部电压V1而言，供给数字电路20的电源供给端子VDD的电压V2，是仅比它低0.04V左右的电压。

另一方面，在电源瞬间断路时，MOS晶体管MOS2，不进行作为MOS晶体管的动作，在P+扩散m7和N-WELLm3的作用下，作为二极管动作；MOS晶体管MOS1，也在P+扩散m5和N-WELLm2的作用下，作为二极管动作。

因此，如图3所示，在时刻t1处，电源瞬间断路后，即使电源供给端子TIN、TGND的电压V1成为OV，供给数字电路20的电压V2也维持着二极管的正向电压Vd的两个电压2Vd(约1.2V)。一般来说，数字电路20的存储装置，例如由双稳态多谐振荡电路及RAM构成，这些存储装置即使电源电压低到0.5V左右，也能维持信息。就是说，在本实施方式的后援电路10的作用下，将供给数字电路20的电源电压维持成为二极管的正向电压的两个量的电压——约1.2V后，能够维持数字电路内部的双稳态多谐振荡电路及RAM的信息。这样，即使在电源瞬间断路恢复后，也能使数字电路20正常动作。

此外，一般来说，存储装置是即使电源电压低到0.5V左右，也能维持信息的元件，因此只使用一个MOS晶体管也行。但是，存储装置由于制造时存在离差，其能够维持信息的电压也有离差，所以在本实施方式中串联两个MOS晶体管，将电源电压作为1.2V，即使存储装置存在离差，也能使其维持信息。

综上所述，在本实施方式中，将在由外部正常供给电源时作为电阻发挥作用、在电源断开时作为把由数字电路20向电源供给端子TIN的方向作为反向的二极管发挥作用的元件-p-MOS晶体管MOS1、MOS2，与电源供给端子TIN和数字电路20的电源供给端子VDD连接。由于能够采用标准MOS工艺构成MOS晶体管MOS，所以能够和数字电路在同一个半导体芯片上集成。另外，MOS晶体管，是在通常时几乎不产生电压降的元件。并且，由于在电源瞬间断路时，作为二极管发挥作用，所以能够防止从后援电容器向电源供给端子方向的反流。另外，因为只使用两个MOS晶体管，所以与现有技术的使用振荡器、充电泵和MOS晶体管的装置相比，不需要振荡器和充电泵，只追加1个MOS晶体管，所以能够减少元件数量，其结果，能使电路规模减少1/2。

此外，将MOS晶体管作为p-MOS的情况进行了讲述，但也可用n-MOS构成。

另外，电压检出电路12，在电源瞬间断路时，使数字电路20成为低功耗状态后，可以延长后援电源电压的后援电容器C1保持电源电压的时间。

另外，延迟电路14，是为了在来自电源瞬间断路的恢复后，经过延迟电路的延迟时间后，向数字电路20供给复位信号而设置的。这样，在来自电源瞬间断路的恢复后有可能变得不稳定的数字电路中，也能使其在恢复时变得稳定。

下面，使用图4，讲述采用本实施方式的后援电路的具体的结构。

图4是表示采用本发明的第1实施方式的后援电路的具体的结构的电路图。此外，和图1相同的符号，表示相同的部分。

在图4中，作为电压检出电路12，使用倒相器MOS电路INV1；作为延迟电路14，使用倒相器MOS电路INV2。倒相器MOS电路INV1的输出，在图3的时刻t3中，在电源供给端子TIN、TGND的电压V1成为OV时，从低电平向高电平变化。倒相器MOS电路INV1的输出成为高电平后，数字电路20就向待机状态转移，向低耗电状态转移。

倒相器MOS电路INV2，是使输入信号延迟的元件，由多个倒相器串联而成。在图3的时刻t1处，使倒相器MOS电路INV1的输出由低电平向高电平变化后，数字电路20在复位端子RESET的输入信号由低电平变化成高电平时，作为使内部的CPU等复位的元件，将构成倒相器MOS电路INV2的倒相器的个数，作为偶数个。在电源瞬间断路后的恢复时成为不稳定的数字电路20中，只使其延迟直到消除该不稳定为止的时间。由单一的倒相器形成的延迟时间，例如为10ns时，设定串联的倒相器的个数，以便确保直到数字电路20稳定为止所需的延迟时间。另外，使该延迟时间较长时，如图所示，可将倒相器MOS电路INV2的输出与容电器C2连接，该容电器C2的充电时间能够确保延迟时间。

综上所述，采用本实施方式后，在由电源供给端子供给的电压下降时，能够防止电流由后援容电器向电源供给端子的反流。而且，还能够用标准CMOS工艺制造。进而，还能减小电路规模。

下面，使用图5及图6，讲述采用本发明的第2实施方式的后援电路的结构及动作。

图5是表示采用本发明的第2实施方式的后援电路的结构的电路图。图6是表示被采用本发明的第2实施方式的后援电路后援的数字电路的结构的方框图。此外，在图5中，和图1相同的符号，表示相同的部分。

在图5中，后援电路10A，由串联的p-MOS晶体管MOS1、MOS2、后援电容器C1和振荡器16构成。p-MOS晶体管MOS1、MOS2及后援电容器C1的动作，和图1所示的装置一样。

振荡器16，在电源供给端子TIN、TGND的两端电压的作用下动作，从时钟脉冲端子CLK输出时钟脉冲信号。时钟脉冲信号，供给数字电路20的时钟脉冲的端子CLK。振荡器16在电源供给端子TIN、TGND的两端电压降低后，自动停止振荡。

在图6中，数字电路20A，由程序计数器21、ROM22、寄存器组23、运算器24和输出入电路25构成。程序计数器21，管理从0到最大值反复巡回程序的实施。ROM22，按照程序计数器21的输出，输出预先存放的程序。由ROM22输出的程序代码，通过控制码总线CCB，发送给寄存器组23、运算器24和输出入电路25。寄存器组23暂时保持数据，运算器24进行计算，输出入电路25进行输出入。此外，在寄存器组23、运算器24和输出入电路25之间的数据的交换，通过数据总线DB进行。

由图5的振荡器16输入的时钟脉冲信号，分别供给程序计数器21、ROM22、寄存器组23、运算器24和输出入电路25。电源供给端子TIN、TGND的两端电压下降后，振荡器43自动停止振荡，由振荡器43供给时钟脉冲的数字电路20A的程序计数器21、ROM22、寄存器组23、运算器24和输出入电路25也停止动作，成为低耗电状态。

另外，数字电路20A，是使程序计数器21巡回、使程序巡回动作的装置，所以电源瞬间断路后，即使计数程序动作失控，也因为是巡回动作，所以一定会恢复。就是说，可以不进行复位动作地恢复。

采用本发明后，提供用标准CMOS工艺构成，能够减小电路规模。

Claims

1、一种后援电路，具有配置在包含存储电路的数字电路(20)与向该数字电路供给电源的电源供给端子(TIN、TGND)之间、当电源瞬间断路时向所述数字电路供给后援电压的后援电容器(C1)，保持所述存储电路中存储的信息，其特征在于：

具有：配置在所述电源供给端子(TIN、TGND)与所述后援电容器(C1)之间、当所述电源供给端子正常供给电源时起电阻作用、而当电源被断开时起到将由所述数字电路向所述电源供给端子的方向作为反向的二极管的作用、同时还能够用标准CMOS工艺构成的元件(MOS1、MOS2)。

2、如权利要求1所述的后援电路，其特征在于：

所述元件，是MOS晶体管(MOS1、MOS2)；

该MOS晶体管的栅极端子(G1、G2)，与接地电位连接。

3、如权利要求2所述的后援电路，其特征在于：所述MOS晶体管(MOS1、MOS2)，是多个串联。

4、如权利要求1所述的后援电路，其特征在于：还具有：在所述电源供给端子的电压成为预定的电压以下时，使所述数字电路向低耗电状态转移的转移单元(12)。

5、如权利要求4所述的后援电路，其特征在于：所述转移单元(12)，是检出所述电源供给端子的电压的电压检出单元，当成为预定的电压以下时，使所述数字电路向待机状态转移。

6、如权利要求4所述的后援电路，其特征在于：所述转移单元(12)，是受所述电源供给端子供给的电压驱动的振荡器，由该振荡器输出的时钟脉冲信号，驱动所述数字电路，并且，当所述电源供给端子供给的电压成为预定的电压后，停止振荡。

7、如权利要求1所述的后援电路，其特征在于：还具有：在所述电源供给端子的电压成为预定的电压以下时，将所述数字电路复位的复位单元(14)。

8、如权利要求7所述的后援电路，其特征在于：所述复位单元(14)，在所述电源供给端子的电压成为预定的电压以下之后，延迟规定时间后将所述数字电路复位。