[go: up one dir, main page]

CN1771662A - 数据传输控制装置及电子设备 - Google Patents

数据传输控制装置及电子设备 Download PDF

Info

Publication number
CN1771662A
CN1771662A CNA2004800096174A CN200480009617A CN1771662A CN 1771662 A CN1771662 A CN 1771662A CN A2004800096174 A CNA2004800096174 A CN A2004800096174A CN 200480009617 A CN200480009617 A CN 200480009617A CN 1771662 A CN1771662 A CN 1771662A
Authority
CN
China
Prior art keywords
circuit
power failure
transmission
transtation mission
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800096174A
Other languages
English (en)
Other versions
CN100566165C (zh
Inventor
柴田幸成
斋藤伸之
长谷川智良
石田卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1771662A publication Critical patent/CN1771662A/zh
Application granted granted Critical
Publication of CN100566165C publication Critical patent/CN100566165C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供了一种数据传输控制装置，其包括：OUT传输用发送电路，驱动串行信号线并发送OUT数据；时钟传输用发送电路，驱动串行信号线并发送时钟CLK；PLL电路，生成CLK；停电设定电路，设定停电模式。在第一停电模式中，将OUT传输用发送电路设定为停电模式，同时，将时钟传输用发送电路设定为停电模式，并且使目标侧数据传输控制装置的系统时钟停止。在第二停电模式中，关于时钟传输用发送电路并不设定为停电模式，而将OUT传输用发送电路设定为停电模式。

Description

数据传输控制装置及电子设备
技术领域
本发明涉及数据传输控制装置及电子设备。
背景技术
近年来，作为以降低EMI噪声等为目的的接口，LVDS(LowVoltage Signaling)等高速串行传输接口备受注目。在该高速串行传输接口中，发送电路通过差动信号(Diffrential Signals)发送串行处理后的数据，接收电路通过差动放大差动信号实现数据传输。作为这样的高速串行传输接口的现有技术可以列举出特开2002-314397号公报、特开2003-218843号公报等。
但是，在这样的高速串行传输接口中，由于在传输电路或接收电路中流动的是恒定的电流，所以，对实现节能有所限制。另一方面，也存在着如果切断该恒定电流，则无法进行所有的数据传输的技术缺陷。因此，如何在这样的高速串行传输接口的发送电路或接收电路中实现有效的停电模式就成了有待解决的技术问题。
发明内容
鉴于上述技术缺陷，本发明的目的在于提供可以实现节能效果良好的数据传输控制装置及电子设备。
本发明涉及一种数据传输控制装置，是在其与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，其包括：OUT传输用发送电路，通过OUT传输用串行信号线与目标侧数据传输控制装置的OUT传输用接收电路连接，驱动OUT传输用串行信号线，发送OUT数据；时钟传输用发送电路，通过时钟传输用串行信号线与目标侧数据传输控制装置的时钟传输用接收电路连接，驱动时钟传输用串行信号线，并发送时钟，其中，该时钟用于OUT数据的采样，同时也用于生成目标侧数据传输控制装置的系统时钟；停电设定电路，用于设定停电模式。该停电设定电路在第一停电模式中，将该OUT传输用发送电路设定为停电模式，同时，将该时钟传输用发送电路设定为停电模式，并使目标侧数据传输控制装置的系统时钟停止，在第二停电模式中，关于该时钟传输用发送电路并不设定为停电模式，而将该OUT传输用发送电路设定为停电模式。
根据本发明，在第一停电模式中，时钟传输用发送电路被设定为停电模式，目标侧数据传输控制装置的系统时钟停止。因此，无需进行复杂的控制就可以将目标侧数据传输控制装置设定为停电模式。而且，在第二停电模式中，关于该时钟传输用发送电路并不设定为停电模式，而将该OUT传输用发送电路设定为停电模式。这样，通过将OUT传输用发送电路设定为停电模式，可以实现节能化。而且，由于没有将时钟传输用发送电路设定为停电模式，所以，目标侧数据传输控制装置的系统时钟不会停止。因此，可以由目标侧对主机侧引发适当的动作，实现详细的、智能的停电控制。
而且，在本发明中还包括：IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲。上述停电设定电路在上述第一停电模式中，将上述OUT传输用发送电路、上述时钟传输用发送电路、上述IN传输用接收电路、该选通脉冲传输用接收电路设定为停电模式，在上述第二停电模式中，关于上述时钟传输用发送电路并不设定为停电模式，而将上述OUT传输用发送电路、上述IN传输用接收电路、该选通脉冲传输用接收电路设定为停电模式。
这样，可以实现全双工传输，同时，实现详细的停电控制。
在本发明中还可以是，包括：IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲，电路在第三停电模式中，上述停电设定对于上述OUT传输用发送电路、上述时钟传输用发送电路，并不设定为停电模式，而将上述IN传输用接收电路、该选通脉冲传输用接收电路设定为停电模式。
这样，可以将在全双工传输中无需进行动作的电路设定为停电模式，从而实现节能化。
而且，在本发明中也可以是，上述选通脉冲传输用接收电路从目标侧数据传输控制装置的上述选通脉冲传输用发送电路接收选通脉冲，其中，该选通脉冲是目标侧数据传输控制装置根据由上述时钟传输用发送电路发送的时钟而生成的。
这样，由于时钟和选通脉冲的基本频率相同，所以不需要用于采样的构成复杂的相位调整电路等，从而可以实现低功耗化和电路的小型化。
而且，在本发明中也可以是，上述OUT传输用发送电路及上述时钟传输用发送电路中的至少一个发送电路，通过在常规传输模式时由电流驱动型驱动器电流驱动串行信号线，从而向通过串行信号线与发送电路连接的接收电路发送用于将接收电路设定为停电模式的停电指令。
这样，可以无需设定串行信号线以外的用于传输停电指令的信号线。其结果是实现节能化、且实现电路的小型化。
而且，在本发明中也可以是，上述OUT传输用发送电路通过在常规传输模式时由电流驱动型驱动器电流驱动OUT传输用串行信号线来发送停电指令，其中，该停电指令用于将目标侧数据传输控制装置的OUT传输用接收电路及时钟传输用接收电路设定为停电模式。
而且，在本发明中，也可以是上述发送电路将通过扩展位宽的编码方式获得的特殊代码作为停电指令进行发送。
而且，在本发明中也可以是，包括：电流驱动型驱动器，上述OUT传输用发送电路及上述时钟传输用发送电路中的至少一方的发送电路电流驱动串行信号线；电压驱动型驱动器，在常规传输模式中，断开与串行信号线的连接，在停电模式中，接通与串行信号线的连接，从而电压驱动串行信号线。上述电压驱动型驱动器将停电电压或唤醒电压向串行信号线输出，其中，该停电电压用于将通过串行信号线与上述发送电路连接的接收电路设定为停电模式，该唤醒电压用于解除上述接收电路的停电模式。
这样，无需设定串行信号线以外的用于传输停电电压或唤醒电压的信号线，可以实现电路的小型化、且简化组装等。
而且，本发明涉及一种数据传输控制装置，是在其与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，其包括：OUT传输用发送电路，通过OUT传输用串行信号线与目标侧数据传输控制装置的OUT传输用接收电路连接，驱动OUT传输用串行信号线，并发送OUT数据；时钟传输用发送电路，通过时钟传输用串行信号线与目标侧数据传输控制装置的时钟传输用接收电路连接，驱动时钟传输用串行信号线，并发送时钟，其中，该时钟用于对OUT数据进行采样、同时用于生成目标侧数据传输控制装置的系统时钟；IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲。该选通脉冲传输用接收电路从目标侧数据传输控制装置的上述选通脉冲传输用发送电路接收选通脉冲，其中，该选通脉冲是目标侧数据传输控制装置根据由上述时钟传输用发送电路发送的时钟生成的。
根据本发明，可以实现全双工传输。而且，由于时钟和选通脉冲的基本频率相同，所以不需要用于采样的构成复杂的相位调整电路等，从而可以实现低功耗化和电路的小型化。
而且，在本发明中也可以包括串行/并行变换电路，根据通过上述选通脉冲传输用接收电路接收的选通脉冲，对通过该IN传输用接收电路接收的IN数据进行采样，将采样的串行数据变换为并行数据并进行输出。该串行/并行变换电路可以向与该时钟同步进行动作后级的逻辑电路以非同步方式传输并行数据。
这样，因为可以在传输率低的路径上进行非同步传输，从而可以实现稳定的非同步传输。
而且，本发明涉及一种数据传输控制装置，是在其与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，包括：OUT传输用接收电路，通过OUT传输用串行信号线与主机侧数据传输控制装置的OUT传输用发送电路连接，接收OUT数据；时钟传输用接收电路，通过时钟传输用串行信号线与主机侧数据传输控制装置的时钟传输用发送电路连接，并接收时钟，其中，该时钟用于对OUT数据进行采样，同时也用于生成目标侧数据传输控制装置的系统时钟；IN传输用发送电路，通过IN传输用串行信号线与主机侧数据传输控制装置的IN传输用接收电路连接，驱动IN传输用串行信号线，发送IN数据；选通脉冲传输用发送电路，通过选通脉冲传输用串行信号线与主机侧数据传输控制装置的选通脉冲传输用接收电路连接，驱动选通脉冲传输用串行信号线，发送用于对IN数据进行采样的选通脉冲。上述选通脉冲传输用发送电路向主机侧数据传输控制装置的上述选通脉冲传输用接收电路发送根据上述时钟传输用接收电路接收的时钟而生成的选通脉冲。
根据本发明，可以实现全双工传输。而且，因为无需在目标侧数据传输控制装置设置时钟生成电路，所以，可以实现低功耗化和电路的小型化。
而且，在本发明中还可以包括：选通脉冲控制电路，接收由上述时钟传输用接收电路接收的时钟，进行选通脉冲控制，向上述选通脉冲传输用发送电路输出选通脉冲。
而且，在本发明中还可以包括：分频电路，接收由上述时钟传输用接收电路接收的时钟，生成目标侧数据传输控制装置的系统时钟。
而且，本发明涉及一种电子设备，其包括上述任意一种的数据传输控制装置、通信设备、处理器、摄像装置以及显示装置中的至少一种。
附图说明
图1示出数据传输控制装置的构成例；
图2A是常规动作和第一停电模式M1的说明图；
图2B是常规动作和第一停电模式M1的说明图；
图3A是第二、第三停电模式M1、M2的说明图；
图3B是第二、第三停电模式M1、M2的说明图；
图4是停电模式设定的说明图；
图5是选通控制电路的构成例；
图6是非同步传输的说明图；
图7是发送电路、接收电路的构成例；
图8是发送电路、接收电路的详细的第一构成例；
图9是发送电路、接收电路的比较例；
图10是用于说明第一构成例的动作的波形图；
图11是用于说明第一构成例的动作的波形图；
图12A是利用特殊代码方法的说明图；
图12B是利用特殊代码方法的说明图；
图12C是利用特殊代码方法的说明图；
图13A是时钟传输用停电模式的设定或解除的方法说明图；
图13B是时钟传输用停电模式的设定或解除的方法说明图；
图14是本实施例的停电控制方法的说明图；
图15是本实施例的停电控制方法的说明图；
图16是发送电路、接收电路的详细的第二构成例；
图17是用于说明第二构成例的动作的波形图；
图18是用于说明第二构成例的动作的波形图；
图19是发送电路、接收电路的详细的第三构成例；
图20A是倒相电路的详细示例；
图20B是倒相电路的详细示例；
图20C是倒相电路的详细示例；及
图21是电子设备的构成例。
具体实施方式
下面，对本发明的优选实施例进行详细说明。另外，以下描述的本实施例，不是对记载在保护(权利要求)范围内的本发明内容的不当限定。而且本实施例中所描述的全部构成，不一定是本发明所要解决的技术问题的必要构成要件。
1.数据传输控制装置的构成例
图1表示主机侧、目标侧的数据传输控制装置10、30的构成例。在本实施例中，通过采用这些主机侧、目标侧的数据传输控制装置10、30，从而实现系统总线、接口总线之间的电桥功能。而且，数据传输控制装置10、30并不仅限定于图1的构成，可以省略图1的一部分电路块，或者改变电路块之间的连接形态，或者增加与图1不同的电路块。例如，也可以是省略链路控制器200、链路控制器300、接口电路210、接口电路310中的至少一个的构成。
主机(TX)侧数据传输控制装置10和目标(RX)侧传输控制装置30例如通过差动信号(differntial signals)的串行总线进行包传输。具体地说，通过电流驱动(或电压驱动)串行总线的差动信号线(广义上为串行信号线。在其他的说明中也是同样的)进行包的发送接收。
主机侧数据传输控制装置10包括接口电路210，该接口电路210进行CPU或显示控制器等系统装置之间的接口处理。接口电路210实现与系统装置之间的RGB接口、MPU接口或者串行接口等。
主机侧数据传输控制装置10包括进行链路层的处理(包生成、包分析、事务处理控制等)的链路控制器200。链路控制器200生成通过串行总线传输给目标侧数据传输控制装置30的包(请求包、数据流包等)，并进行发送所生成的包的处理。具体的说，启动发送事务处理，指示无线电收发两用机20发送所生成的包。
主机侧数据传输控制装置10包括进行物理层的处理等的无线电收发两用机20(串行接口电路)。该无线电收发两用机20将链路控制器200指示的包通过串行总线向目标侧传输控制装置30发送。而且，无线电收发两用机20还接收来自于目标侧传输控制装置30的包。在这种情况下，链路控制器200分析接收的包，并进行链路层(事务处理层)的处理。
主机侧数据传输控制装置10包括内部寄存器250。该内部寄存器250包括例如通信口存取寄存器、配置寄存器、LVDS寄存器、中断控制寄存器、目标(RX)用寄存器、停电模式设定寄存器等。系统装置通过系统总线将地址(指令)或数据(参数)写入内部寄存器250，或者从内部寄存器250读出前导数据或状态信息等。而且，将内部寄存器250中的目标用寄存器的信息进行包化，通过串行总线传输到目标侧数据传输控制装置30的内部寄存器350。即、目标侧的内部寄存器350成为主机侧内部寄存器250的子集(屏蔽寄存器)。
主机侧数据传输控制装置10(链路控制器100)包括进行停电的设定的停电设定电路260。停电设定电路260进行以下电路的停电设定处理：无线电收发两用机20包括的PLL电路12或发送电路22、发送电路24或接收电路26、接收电路28。具体地说，停电设定电路260根据设定于内部寄存器250的停电设定寄存器中的停电信息，进行停电控制。该停电信息是CPU等系统装置通过接口电路210设定在内部寄存器250中的。而且，也可以在主机侧数据传输控制装置10中设置停电设定用端子，利用该端子设定停电信息。而且，例如如后所述，发送电路的停电可以通过使停电信号PDIN有效、或者使输入信号DIN+/-同时非有效来实现。而且，例如如后所述，发送电路的停电可以通过使接收电路所包括的电流源的电流路径断开来实现。
目标侧数据传输控制装置30包括进行物理层的处理等的无线电收发两用机40(串行接口电路)。该无线电收发两用机40通过串行总线接收来自于主机侧数据传输控制装置10的包。而且，无线电收发两用机40还向主机侧数据传输控制装置10进行包的发送。在这种情况下，链路控制器300生成要发送的包，并指示发送所生成的包。
目标侧数据传输控制装置30包括链路控制器300。该链路控制器300进行来自于主机侧数据传输控制装置10的包的接收处理，并分析所接收的包的链路层(事务处理层)的处理。
目标侧数据传输控制装置30包括接口电路310，该接口电路310进行与接口总线连接的一个或多个装置(液晶显示装置、照相机等)之间的接口处理。该接口电路310可以包括未图示的RGB接口电路、MPU接口电路、串行接口电路等。
目标侧数据传输控制装置30包括内部寄存器350。该内部寄存器350存储目标侧所需要的信息。具体地说，存储接口信息，该接口信息用于规定从接口电路310输出的接口信号的信号形式(输出格式)。
2.串行传输方法
下面，对本实施例的串行传输方法和无线电收发两用机20、无线电收发两用机40的构成例进行说明。而且，在本实施例中，主机侧数据传输控制装置10是提供时钟的一侧，目标侧数据传输控制装置30是将所提供的时钟作为系统时钟而使用并进行动作的一侧。
在图1中DTO+、DTO-是主机侧(数据传输装置10)向目标侧(数据传输装置30)输出的数据(OUT数据)。CLK+、CLK-是主机侧向目标侧提供的时钟。主机侧与CLK+/-的边沿(例如上升沿。也可以是下降沿)同步输出DTO+/-。因此，目标侧可以利用CLK+/-对DTO+/-进行采样并读入。而且，在图1中，目标侧还根据主机侧提供的时钟CLK+/-进行动作。即、CLK+/-成为目标侧的系统时钟。因此，PLL(Phase Locked Loop)电路12(广义上为时钟生成电路)设置于主机侧，而不设置于目标侧。
DTI+、DTI-是目标侧向主机侧输出的数据(IN数据)。STB+、STB-是目标侧向主机侧提供的选通脉冲(广义上为时钟)。目标侧根据主机侧提供的CLK+/-生成STB+/-并输出。然后，目标侧与STB+/-的边沿(例如上升沿。也可以是下降沿)同步并输出DTI+/-。因此，主机侧可以使用STB+/-对DTI+/-进行采样并读入。
DTO+/-、CLK+/-、DTI+/-、STB+/-的各个信号通过发送电路(驱动器电路)电流驱动(也可以是电压驱动)与上述各个信号相对应的差动信号线(串行信号线)而被发送。而且，为了进一步实现高速传输，可以设置两对以上的DTO+/-、DTI+/-的各差动信号线。
主机侧的无线电收发两用机20包括OUT传输用(广义上为数据传输用)、时钟传输用的发送电路22、发送电路24、IN传输用(广义上为数据传输用)、选通脉冲传输用(广义上为时钟传输用)的接收电路26、接收电路28。目标侧的无线电收发两用机40包括OUT传输用、时钟传输用的接收电路42、接收电路44，或IN传输用、选通脉冲传输用的发送电路46、发送电路48。而且，也可以是不包括这些电路块的一部分的构成。例如，不需要全双工传输时，也可以是省略主机侧的接收电路26、接收电路28或目标侧的发送电路46、发送电路48的构成。
OUT传输用、时钟传输用的发送电路22、发送电路24分别通过电流驱动(广义上为驱动串行信号线)DTO+/-、CLK+/-的差动信号线发送DTO+/-、CLK+/-。OUT传输用、时钟传输用的接收电路42、接收电路44分别根据DTO+/-、CLK+/-的差动信号线中流动的电流进行电流·电压变换，通过进行电流·电压变换获得的差动电压信号(第一电压信号、第二电压信号)的比较处理(差动放大处理)，接收DTO+/-、CLK+/-。
IN传输用、时钟传输用的发送电路46、发送电路48分别通过电流驱动(广义上为驱动串行信号线)DTI+/-、STB+/-的差动信号线发送DTI+/-、STB+/-。IN传输用、选通脉冲传输用的接收电路26、接收电路28分别根据DTI+/-、STB+/-的差动信号线中流动的电流进行电流·电压变换，通过进行电流·电压变换获得的差动电压信号(第一电压信号、第二电压信号)的比较处理(差动放大处理)，接收DTI+/-、STB+/-。而且，下面以使用差动信号的差动传输方式为例进行说明，但是，本实施例也可以适用于单端传输。
3.常规动作
首先，参照图2A对数据传输控制装置进行说明。而且，如图2A所示，以下适当地将主机侧的发送电路22、发送电路24、接收电路26、接收电路28分别表示为OUTTX、CLKTX、INRX、STBRX。而且，将目标侧的接收电路42、接收电路44、发送电路46、发送电路48分别表示为OUTRX、CLKRX、INTX、STBTX。
在常规动作时，OUTTX、CLKTX、INRX、STBRX、OUTRX、CLKRX、INTX、STBTX都被设定为常规动作模式。而且，主机侧的逻辑电路220(链路控制器200、接口电路210、以及无线电收发两用机20的一部分电路)将并行数据向并行/串行变换电路230输出。并行/串行变换电路230将该并行数据变换为串行数据并向OUTTX输出。PLL电路12生成时钟CLK并向CLKTX或分频电路234输出。分频电路234对来自于PLL电路12的CLK进行分频，生成主机侧的系统时钟HSYSCLK，并向时钟电路220输出。主机侧的时钟电路220根据该HSYSCLK进行动作。
主机侧的OUTTX、CLKTX驱动串行信号线DTO+/-、CLK+/-，并将OUT数据、时钟向目标侧的OUTRX、CLKRX发送。然后，目标侧的OUTRX、CLKRX接收该OUT数据、时钟。目标侧的串行/并行变换电路330根据CLKRX接收的时钟CLK对OUTRX接收的串行的OUT数据进行采样。然后，将采样的串行数据变换为并行数据，并向逻辑电路320(链路控制器300、接口电路310、以及无线电收发两用机40的一部分电路)输出。分频电路334分频CLKRX接收的CLK，生成目标侧的系统时钟SYSCLK，并向逻辑电路320输出。目标侧的逻辑电路320根据该SYSCLK进行动作。
目标侧的逻辑电路320将并行数据向并行/串行变换电路340输出。并行/串行变换电路340将该并行数据变换为串行数据并向INTX输出。选通脉冲控制电路(分频电路)342接收通过CLKRX接收的时钟CLK，进行选通控制，向STBTX输出选通脉冲STB。具体地说，是以任意的分频比将CLK进行分频并生成STB。而且，作为选通控制，除了分频控制之外，还可以考虑时钟的相位控制或延迟控制等。
目标侧的INTX、STBTX驱动串行信号线DTI+/-、STB+/-，并将IN数据、选通脉冲向主机侧的INRX、STBRX发送。然后，主机侧的INRX、STBR接收该IN数据、选通脉冲。主机侧的串行/并行变换电路240根据STBRX接收的选通脉冲STB对INRX接收的串行的IN数据采样。然后，将采样的串行数据变换为并行数据，并向逻辑电路220输出。
在例如DVI(Digital Visual Interface)等现有技术中的数据传输控制方法(特开2003-218843号公报)中，发送侧和接收侧的数据传输控制装置的双方都包括PLL电路。而且，由于PLL电路的功耗在数据传输控制装置的功耗中所占的比例很大，所以，通过现有技术的方法很难实现数据控制装置的低功耗化。
而且，由发送侧的PLL电路生成的时钟的相位与由接收侧的PLL生成的时钟的相位不同。而且，因为基本振动频率(晶体振荡器的频率)不同，所以，很难使这些时钟的频率严格一致。因此，在现有技术的方法中，就需要用于防止采样误差或FIFO的溢出·下溢等的复杂的电路。这样，就存在数据传输控制装置的大型化或者功耗增加等问题。
对此，如图2A所示，在本实施例中，主机侧向目标侧传输时钟CLK，目标侧根据接收的CLK生成自身的系统时钟SYSCLK。而且，目标侧还根据接收的时钟生成STB，并作为用于对IN数据采样的选通脉冲向主机侧发送。这样，只在主机侧设置PLL电路12(时钟生成电路)就可以，没有必要在目标侧设置PLL电路。因此，和现有技术相比可以大幅降低目标侧数据传输控制装置30的功耗。
而且，目标侧的系统时钟SYSCLK是根据由主机发送的时钟CLK生成的，所以，只要停止来自于主机侧的CLK的提供，就可以将目标侧设定为停电模式。因此，如后所述可以简化停电控制。
而且，因为目标侧可以根据从主机侧接收的CLK对OUT数据采样，所以，可以无需设置用于防止采样误差或FIFO的溢出·下溢等的复杂电路。因此，能够实现数据传输控制装置的小型化或低功耗化。
而且，在本实施例中，如图2A所示，通过设置INRX、STBRX、INTX、STBTX可以实现全双工传输，即、在发送数据的同时接收数据。而且，此时，在本实施例中，目标侧根据由主机侧发送的时钟CLK生成选通脉冲STB，主机侧使用这样生成的选通脉冲STB可以对IN数据采样。因此，不会产生时钟CLK的相位和选通脉冲STB的相位随着时间流逝而逐渐偏离的问题。其结果是，可以有效地防止采样误差或FIFO的溢出·下溢的发生。
即、对于在发送侧和接收侧双方都设置PLL电路的现有技术方法，发送侧的PLL电路的基本振动频率(晶体振荡器的频率)和接收侧的PLL电路的基本振动频率是不会准确地相同的。因此，由于随着时间流逝而发送侧的时钟和接收侧的时钟的相位会逐渐偏离，所以，需要构成复杂的相位调整电路。
对此，在本实施例中，因为是根据时钟CLK生成选通脉冲STB，所以，STB和CLK的基本振动频率是相同的。因此，不会产生随着时间的流逝而偏离的现象。因此，如果为了通过选通脉冲STB可靠地对IN数据采样而一次就加入了电路(延迟值)，那么，无需设定构成复杂的相位调整电路，就可以通过选通脉冲STB可靠地对IN数据采样。而且，还可以有效地防止存储IN数据的FIFO的溢出·下溢的发生。
4.停电模式
下面，就本实施例的停电模式进行说明。如图4所示，在本实施例中准备了停电模式M1、M2、M3、M4。该停电模式M1～M4是通过系统装置将停电信息写入主机侧的内部寄存器250而设定的。
如图2B所示，在第一停电模式M1中，停电设定电路260在将OUTTX设定为停电模式的同时，将CLKTX也设定为停电模式。这样，通过将CLKTX设定为停电模式，目标侧数据传输控制装置30的系统时钟SYSCLK停止，目标侧自动转移到停电模式。
另一方面，如图3A所示，在第二停电模式M2中，停电设定电路260没有将CLKTX设定为停电模式，而将OUTTX设定为停电模式。
而且，如果是可以实现全双工的数据传输的构成时，在停电模式M1中，停电设定电路260将OUTTX、CLKTX、INRX、STBRX全部设定为停电模式。而且，在停电模式M2中，停电设定电路260没有将CLKTX设定为停电模式，而将OUTTX、INRX、STBRX设定为停电模式。
而且，在本实施例中，如图3B所示，在第三停电模式M3中，停电设定电路260没有将发送侧的OUTTX、CLKTX设定为停电模式，而是将接收侧的INRX、STBRX设定为停电模式。而且，如图4所示，在第四停电模式M4中，OUTTX、INRX、STBRX自动转移到停电模式。例如，OUT传输中断一定期间并呈空闲状态时，则OUTTX自动被设定为停电模式。而且，当IN传输中断一定期间并呈空闲状态时，则INRX或STBRX自动被设定为停电模式。
而且，如图2B所示，在本实施例中，在停电模式M1中，目标侧的OUTRX、CLKRX、INTX、STBTX也被设定为停电模式。而且，如图3A所示，在停电模式M2中，目标侧的OUTRX、INTX、STBTX也被设定为停电模式。而且，如图3B所示，在停电模式M3中，目标侧的INTX、STBTX也被设定为停电模式，这可以通过以下方式实现：通过由电流驱动型驱动器电流驱动串行信号线，主机侧的发送电路向与发送电路连接的接收电路发送停电指令，该停电指令用于将接收电路设定为停电模式。在这种情况下，如后所述，优选方式是，在停电模式中，通过电流驱动数据传输用的串行信号线来发送，而不是时钟传输用的串行信号线。
例如，在发送侧和接收侧的双方都包括PLL电路的现有技术的方法中，为了将接收侧设定为停电模式，需要停止接收侧的PLL电路等一定的步骤，从而停电控制复杂化。
对此，根据本实施例，通过停电模式M1将CLKTX设定为停电模式，所以，目标侧的系统时钟TSYSCLK自动停止。这样，可以自动将目标侧设定为停电模式，可以简化停电控制。
而且，根据本实施例，不仅是该停电模式M1，还准备了停电模式M2。而且，在停电模式M2中，OUTTX等被设定为停电模式，但是，CLKTX未被设定为停电模式，目标侧的系统时钟TSYSCLK不停止。因此，即使是被设定为停电模式M2，根据系统时钟TSYSCLK动作的目标侧的逻辑电路320对于主机侧也可能导致某种动作的发生。特别是在实现全双工的数据传输的构成的情况下，通过目标侧相对于主机侧引起动作，从而可以解除INTX、STBTX的停电模式，再次启动IN数据传输。
而且，在停电模式M2中，CLKTX未被设定为停电模式，但是OUTTX、INRX、STBRX被设定为停电模式。因此，可以将数据传输控制装置中功耗所占比例大的OUTTX、INRX、STBRX设定为停电模式，从而实现低功耗化。
而且，在本实施例中，通过设定为停电模式M3，可以只将INRX、STBRX设定为停电模式。因此，在只进行从主机侧向目标侧的数据传输、而不进行从目标侧向主机侧的数据传输时(不进行全双工传输时)，可以将不需要动作的INRX、STBRX设定为停电模式，实现省电化。因此，可以更详细地实现智能化的停电控制。
5.选通脉冲控制电路
图5示出了选通脉冲控制电路342的构成例。选通脉冲控制电路342包括分频电路343、选择器344、选择器345。
分频电路343可以由串行连接的多级的D触发器电路构成。而且，来自于上述的四级D触发器电路的多条输出信号被输入到选择器344。
信号TxSpeed是用于决定选通脉冲STB对于时钟CLK的分频比的信号。选择器344根据该信号TxSpeed选择分频电路343的多级D触发器电路的多条输出信号中的任意一个，向分频电路344的例如第一级D触发器电路的数据端子输出。这样，分频电路343可以生成将时钟CLK进行分频后的DSTB。
向选择器345的第一输入输入来自于分频电路343的信号DSTB，向其第二输入输入时钟CLK。然后，根据信号TxSpeed选择DSTB、CLK中的任意一个，并作为选通脉冲STB进行输出。例如，当信号TxSpeed指示分频比“1”时，选择CLK，当指示其他分频比时选择DSTB。
而且，Enble是控制选通脉冲STB的输出的使能/禁止的信号。INIT是用于将分频电路343进行初始化的控制信号。XRST是复位信号。
通过设置如图5所示的选通脉冲控制电路342，可以使IN传输侧的数据传输率任意地变化，而且可以实现根据传输的数据的灵活的数据传输控制。而且，选通脉冲控制电路342并不仅限于图5的构成。例如，不只是分频控制，也可以采用进行相位控制(延迟控制)等的选通脉冲控制的构成。
6.非同步传输
如图6所示，在本实施例中，从目标侧与选通脉冲STB同步传输IN数据。另一方面，接收该IN数据的主机侧的逻辑电路220与通过PLL电路12生成的时钟CLK同步进行动作。具体地说，逻辑电路220根据系统时钟HSYSCLK进行动作，该系统时钟HSYSCLK是通过分频电路234将CLK进行分频生成的。因此，在目标侧需要以非同步传输进行交换数据的部分。
如图6所示，在本实施例中，串行/并行变换电路240向后级的逻辑电路220非同步传输并行数据。
即、本实施例中的在串行信号线中的传输率是高速的(例如200MBPS)。因此，如果这样的传输率在高速的路径上进行非同步传输，则会产生关键路径，从而无法实现稳定的非同步传输。对此，在串行/并行变换电路240进行变换之后的并行数据的传输率与串行数据的传输率相比就足够慢。例如变换为16比特的并行数据时，传输率为1/16。
如图6所示，在串行/并行变换电路240和逻辑电路220之间的路径上进行非同步传输，该路径为上述传输率慢的路径。因此，不容易产生关键路径等，可以实现稳定的非同步传输。而且，作为串行/并行变换电路240的后级电路，例如有8B/10B等代码进行译码的电路。
7.发送电路、接收电路的构成
图7示出本实施例的发送电路(驱动电路)、接收电路的构成例。而且，下面主要就DTO+/-用发送电路、接收电路的构成、动作进行说明，但是，CLK+/-、DTI+/-、STB+/-用发送电路、接收电路的构成、动作也与此相同。
发送电路50包括电流驱动型驱动器60、电压驱动型驱动器70。接收电路80包括电流·电压变换电路90、比较器100、停电检测电路110、停电设定电路120、唤醒检测电路130(唤醒检测缓冲器)。而且，也可以是省略这些电路块的一部分的构成。
电流驱动型驱动器60是电流驱动差动信号线(广义上为串行信号线)的驱动器。具体地说，电流驱动型驱动器60交替重复下述电流驱动：使电流在DTO+的信号线(广义上为差动信号线的第一信号线)中流动的电流驱动；使电流在DTO-的信号线(广义上为差动信号线的第二信号线)流动的电流驱动。或者，也可以交替进行下述的电流驱动：在第一电流路径(从DTO+到DTO-的电流路径)的电流驱动；及在第二电流路径(从DTO-到DTO+的电流路径)的电流驱动，其中，该第一电流路径将DTO+的信号线作为去路，将DTO-的信号线作为归路，该第二电流路径将DTO-的信号线作为去路，将DTO+的信号线作为归路。电流驱动型驱动器60可以由电流源(恒电流源)或者用于进行使电流源的电流在信号线DTO+/-流动的电流控制的开关元件(晶体管)构成。
电压驱动型驱动器70在常规传输模式中，将与DTO+/-的差动信号线(串行信号线)的连接设定为断开，在停电模式中，将与差动信号线的连接设定为接通，并电压驱动差动信号线。在停电模式时，该电压驱动型驱动器70向差动信号线输出停电电压(用于将接收电路80设定为停电模式的电压)或者唤醒电压(用于解除接收电路80的停电模式的电压)。电压驱动型驱动器70可以由输出CMOS电压电平(可以导通·截止CMOS晶体管的电压电平)的停电电压或唤醒电压的电路、及接通或断开该电路的输出与差动信号线之间的连接的开关元件(晶体管)等构成。
而且，所谓常规传输模式是指在主机侧、目标侧之间正常地传输数据或时钟(选通脉冲)的模式。所谓停电模式是指限制或断开装置所包括的发送电路、接收电路、或者其它电路中流动的电流，以实现停电化的模式。而且，电压驱动是例如以CMOS电压电平使差动信号线的电压变化的驱动。相对于这一点，在电流驱动中，利用小于CMOS电压电平的微小电压，差动信号线的电压就发生变化。
电流·电压变换电路90根据差动信号线中流动的电流进行电流·电压变换，并输出构成差动电压信号的第一电压信号VS1、第二电压信号VS2。具体地说，发送电路50电流驱动DTO+的信号线时，电流·电压变换电路90根据DTO+的信号线中流动的电流进行电流·电压变换，生成第一电压信号VS1。而且，发送电路50电流驱动DTO-的信号线时，电流·电压变换电路90根据DTO-的信号线中流动的电流进行电流·电压变换，生成第二电压信号VS2。或者，也可以是，当发送电路50交替重复在从DTO+到DTO-的第一电流路径中的电流驱动和从DTO-到DTO+的第二电流路径中的电流驱动时，电流·电压变换电路90在电阻元件(终端电阻)的两端生成第一电压信号VS1、第二电压信号VS2，其中，该电阻元件设置于DTO+的输入节点和DTO-的输入节点之间。
比较器(运算放大器)100比较第一电压信号VS1、第二电压信号VS2(放大VS1、VS2之间的电压)，并输出输出信号CQ(放大信号)。当VS1的电压高于VS2时，比较器100输出CMOS电压电平中例如H电平(逻辑“1”)的输出信号CQ；当VS2的电压高于VS1时，输出CMOS电压电平中例如L电平(逻辑“0”)的输出信号CQ。
停电检测电路110是检测停电指令的电路。具体地说，通过发送电路50在常规传输模式时电流驱动差动信号线而发送停电指令时(在传输数据中包括停电指令并进行发送时)，根据在比较器100中的检测结果，检测发送的停电指令。此时，也可以是，停电检测电路110将来自于比较器100中的输出信号CQ从串行数据变换为并行数据，根据变换后的并行数据(广义上为检测结果)检测停电指令。或者也可以是从串行数据的输出信号CQ(广义上为检测结果)直接检测停电指令。
停电设定电路120是将接收电路80设定为停电模式的电路。具体地说，当检测出停电指令时，将电流·电压变换电路90或比较器100设定为停电模式。在这种情况下，也可以将电流·电压变换电路90和比较器100的任意一个设定为停电模式，也可以将两者都设定为停电模式。也可以将接收电路80所包括的其它电路设定为停电模式，或者将具有接收电路80的目标侧数据传输控制装置或主机侧数据传输控制装置所包括的其他电路设定为停电模式。
唤醒检测电路130是用于检测唤醒状态的电路。具体地说，检测由电压驱动型驱动器70向差动信号线(DTO+、DTO-的至少一方)输出的唤醒电压。然后，当检测出唤醒电压时，解除基于停电设定电路120的停电模式的设定，接收电路80例如转移到常规传输模式。或者，唤醒检测电路130也可以是下述电路：通过将停电电压输出到差动信号线而将接收电路80设定为停电模式之后，当检测出解除停电模式时，输出唤醒信号。
在本实施例中，发送电路50通过电流驱动差动信号线将停电指令向接收电路80发送。而且，当停电检测电路110检测出发送的停电指令时，停电设定电路120将电流·电压变换电路90或比较器100设定为停电模式。因此，根据本发明，对于电流·电压变换电路90或比较器100，在停电模式时可以限制或断开恒定流动的电流，实现节能化。
而且，根据本实施例，发送电路50可以单独地将接收电路80设定为停电模式。即、在图1中，OUT传输用、时钟传输用的发送电路22、发送电路24可以分别单独地将OUT传输用、时钟传输用的接收电路42、接收电路44设定为停电模式。或者IN传输用、选通脉冲传输用的发送电路46、发送电路48分别单独地将IN传输用、选通脉冲传输用的接收电路26、接收电路28设定为停电模式。因此，可以更详细地实现智能停电控制。
而且，根据本实施例，因为通过利用差动信号线(串行信号线)的常规传输模式而发送停电指令，所以，不需要另外设置用于发送停电指令的专用的控制信号线。这样，可以减少信号线的条数，实现电路的小型化、简化组装、产品的低成本化。
而且，根据本实施例，在停电模式时，电压驱动型驱动器70与差动信号线电连接，通过差动信号线向接收电路80输出唤醒电压。而且，当通过唤醒检测电路130检测出唤醒电压时，则解除停电模式。因此，即使是电流·电压变换电路90或比较器100被设定为停电模式而无法发送基于差动信号线的电流驱动的停电解除指令时，发送电路50也可以解除接收电路80的停电模式。而且，因为解除停电模式是通过基于唤醒电压的差动信号线的电压驱动进行的，所以，不需要另外设置用于发送停电解除指令的专用控制信号线。其结果是，可以减少信号线的条数，实现电路的小规模化、简化组装、产品的低成本化。
或者根据本实施例，发送停电指令之后，当通过电压驱动型驱动器70向差动信号线输出停电电压时，接收电路80被设定为停电模式。而且，之后当检测出停电模式的解除时，唤醒检测电路130输出唤醒信号。这样，可以简化停电的设定和解除的顺序。
而且，根据本实施例，在常规传输模式中，电压驱动型驱动器70和差动信号线的连接被电切断。这样，可以将带给电流驱动差动信号线的常规传输的恶劣影响控制在最小的限度。
8.第一构成例
图8示出发送电路、接收电路的详细的第一构成例。而且，发送电路、接收电路不不必包括图8的所有电路要件，也可以是省略其中一部分的构成。
发送电路的电流驱动型驱动器60包括设置于DTO+(广义上为第一信号线)侧的第一输出节点NQA和VSS(广义上为第一电源)之间的N型(广义上为第一导电型)晶体管TR1A(广义上为第一电流源)。而且，还包括设置于DTO-(广义上为第二信号线)侧的第二输出节点NQB和VSS之间的N型晶体管TR1B(广义上为第二电流源)。具体地说，晶体管TR1A其漏极端子连接有输出节点NQA，其栅极端子输入有正侧的第一输入信号DIN+，其源极端子连接有VSS。晶体管TR1B其漏极端子连接有输出节点NQ B，其栅极端子输入负侧的第一输入信号DIN-，其源极端子连接有VSS。在由上述晶体管TR1A、晶体管TR1B构成的电流源中使例如一定程度的电流流动。
当输入信号DIN+有效时(H电平)，晶体管TR1A导通，在从接收电路的DTO+侧的输入节点NIA到晶体管电路的输出节点NQA的路径中，电流流动。另一方面，当输入信号DIN-有效时，晶体管TR1B导通，在从接收电路的DTO-侧的输入节点NIB到晶体管电路的输出节点NQB的路径中，电流流动。因此，通过使DIN+、DIN-交替有效，可以差动电流驱动DTO+/-的差动信号线。
而且，在图8中，晶体管TR1A、TR1B同时兼有电流源的功能和控制在电流源中流动的电流的功能。但是，也可以由晶体管TR1A(广义上为开关元件)和设置于TR1A和VSS之间的电流源(例如在栅极端子输入基准电压的晶体管)构成设置于节点NQA和VSS(第一电源)之间的电流源。而且，也可以由晶体管TR1B(广义上为开关元件)和设置于TR1B和VSS之间的电流源构成设置于节点NQB和VSS之间的电流源。这样，通过晶体管TR1A、TR1B的导通·截止控制，可以实现如下控制：使上述电流源(恒电流源)的电流在DTO+/-的差动信号线中流动或不流动。或者，也可以由下述电流源(恒电流源)构成设置于节点NQA和VSS之间的电流源：当输入信号DIN+有效(H电平)时，较大电流(恒电流)流动，当DIN+非有效时(L电平)时，较小电流(恒电流)流动。而且，设置于节点NQB和VSS之间的电流源也可以由下述电流源(恒电流源)构成：当输入信号DIN-有效(H电平)时，较大电流(恒电流)流动，当DIN-非有效时(L电平)时，较小电流(恒电流)流动。而且在图8中，由晶体管TR1A、晶体管TR1B实现的电流源在DIN+、DIN-有效时进行使电流从接收电路侧向发送电路侧流动的控制。但是，也可以进行使电流从发送电路侧向接收电路侧流动的控制。在这种情况下，第一电源例如变成VDD。
发送电路的电压驱动型驱动器70包括N型晶体管TR2A(广义上为开关元件)。晶体管TR2A作为在常规传输模式中截止、在停电模式中导通的开关元件发挥功能。晶体管TR2A其源极端子连接有输出节点NQA(也可以是NQB)，其漏极端子连接有电压输出电路72的输出。而且，晶体管TR2A根据输入其栅极端子的停电输入信号PDIN，在常规传输模式中截止，在停电模式中导通。这样，电压驱动型驱动器70在常规传输模式时不与差动信号线电连接，在停电模式时与差动信号线电连接。而且，与差动信号线连接时，可以通过电压输出电路72电压驱动差动信号线。
而且，唤醒输入信号XWUPIN、停电输入信号PDIN是作为物理层的发送电路的上位层(链路层、应用层)生成的。即、将接收电路设定为停电模式时，上位层(停电设定电路)使信号PDIN有效(H电平)。而且，当解除接收电路的停电模式时，上位层(停电设定电路)使信号XWUPIN有效(L电平)。
电压输出电路72(电压输出缓冲器)是输出CMOS电压电平的信号XWUP并电压驱动差动信号线的电路。电压输出电路72在停电模式时(停电模式的初始时)用CMOS电压电平输出例如H电平的电压。另一方面，在解除停电模式时，以CMOS电压电平输出例如L电平的电压(唤醒电压)。
而且，在图8中，构成电压驱动型驱动器70的电压输出电路72和晶体管TR2A设置在DTO+一侧(VDD和NQA之间)，但是，也可以设置于DTO-一侧(VDD和NQB之间)。或者，也可以将电压驱动型驱动器70的一部分或者全部设置于DTO+一侧和DTO-一侧双方。
接收电路的电流·电压变换电路90包括设置于输入节点NIA和VSS(第一电源)之间的晶体管TR3A(广义上为接收电路侧的第一电流源)和设置于输入节点NIB和VSS之间的晶体管TR3B(广义上为接收电路侧的第二电流源)。在由上述晶体管TR3A、TR3B构成的电流源中，流动一定程度的电流。这样，由于在晶体管TR3A、TR3B中持续流动恒电流，所以，在晶体管TR3A、晶体管TR3B截止时，也可以将输入节点NIA、输入节点NIB、电压输出节点NVA、电压输出节点NVB的电压保持在规定范围。这样，可以实现电流·电压变换电路90的高速化。
而且，在图8中，晶体管TR3A、晶体管TR3B同时兼有电流源的功能和控制电流源中流动的电流的功能。但是，设置于节点NIA和VSS(第一电源)之间的电流源也可以由晶体管TR3A(广义上为开关元件)和设置于TR3A和VSS之间的电流源(例如在栅极端子输入基准电压的晶体管)构成。而且，设置于节点NIB和VSS之间的电流源也可以由晶体管TR3B(广义上为开关元件)和设置于TR3B和VSS之间的电流源构成。
电流·电压变换电路90包括：第一倒相电路INV1A(电压放大电路)，其输入与输入节点NIA连接；第二倒相电路INV1B(电压放大电路)，其输入与输入节点NIB连接。而且，还包括N型的晶体管TR4A(广义上为第一可变电阻元件)，其源极端子与输入节点NIA连接，其栅极端子与倒相电路INV1A的输出连接，其漏极端子与电压输出节点NVA连接。而且，还包括N型的晶体管TR4B(广义上为第二可变电阻元件)，其源极端子与输入节点NIB连接，其栅极端子与倒相电路INV1B的输出连接，其漏极端子与电压输出节点NVB连接。
晶体管TR4A、TR4B分别作为根据输入节点NIA、输入节点NIB的电压(电位)对电阻进行可变控制的可变电阻元件发挥功能。而且，倒相电路INV1A、倒相电路INV1B分别作为将输入节点NIA、输入节NIB的电压变化放大并控制晶体管TR4A、晶体管TR4B的导通电阻的电路而发挥功能。具体地说，当晶体管TR1A、晶体管TR1B导通，输入节点NIA、输入节点NIB的电压变化至L(低)电平侧时，则倒相电路INV1A、倒相电路INV1B将该电压变化放大。而且，INV1A、INV1B的输出电压变化至H(高)电平侧，晶体管TR4A、晶体管TR4B的导通电阻变低。这样，可以将通过晶体管TR1A、晶体管TR1B流动的电流的变化进行放大(加速)，也可以使电压输出节点NVA、电压输出节点NVB的电压迅速变化至L电平。即、通过设置TR4A、TR4B、INV1A、INV1B，可以将节点NIA、节点NIB(晶体管TR1A、晶体管TR1B)中的微小的电流变化进行放大，并向节点NVA、节点NVB(晶体管TR5A、晶体管TR5B)传输。而且，也可以是不设置晶体管TR4A、晶体管TR4B、倒相电路INV1A、倒相电路INV1B的构成。
电流·电压变换电路90包括设置于电压输出节点NVA和VDD(广义上为第二电源)之间的P型(广义上为第二导电型)的晶体管TR5A(广义上为第一电流·电压变换元件)和设置于电压输出节点NVB和VDD之间的P型晶体管TR5B(广义上为第二电流·电压变换元件)。具体地说，晶体管TR5A、晶体管TR5B分别是在其源极端子连接有VDD，在其栅极端子和漏极端子连接有电压输出节点NVA、电压输出节点NVB。上述晶体管TR5A、晶体管TR5B发挥作为将在VDD和电压输出节点NVA、电压输出节点NVB之间流动的电流变换为电压的电流·电压变换元件(负载元件)的功能。而且，电流·电压变换元件也可以不由晶体管TR5A、晶体管TR5B(负载元件)构成，而是由电阻等其他电路元件构成。
电流·电压变换电路90包括设置于DTO+的信号线和输入节点NIA之间的电阻RA、及设置于DTO-的信号线和输入节点NIB之间的电阻RB。上述电阻RA、电阻RB是用于阻抗匹配的电阻。而且，也可以是不设置电阻RA、电阻RB的构成。
将比较器100的输出信号输入到电平移位器102，并进行电压电平的变换(例如从2.8V到1.8V的变换)。将电平移位器102的反转输出信号输入到串行/并行变换电路104。而且，也可以将比较器100的反转输出信号(负逻辑)输入到电平移位器102，将电平移位器102的输出信号(正逻辑)输入到串行/并行变换电路104。
串行/并行变换电路104将来自于比较器100的串行数据变换为并行数据。从串行/并行变换电路104中输出的并行数据被存储在FIFO中，并向后级的上位层电路(物理层的上位层)输出。
停电检测电路110根据来自于串行/并行变换电路104的并行数据(并行信号)检测停电指令。具体地讲，在常规传输模式中，检测从发送电路发送的数据中所包括的停电指令。而且，还可以从比较器100的输出信号直接检测停电指令。
停电电路110包括指令译码器112和停电脉冲生成电路114。指令译码器112根据译码处理检测停电指令。例如，发送电路将通过扩展位宽的编码方式(8B/10B编码)生成的特殊代码作为停电指令传送时，通过指令译码器112的译码处理检测分配有停电指令的特殊代码。停电脉冲生成电路114在检测出停电指令时生成停电脉冲信号PDPLS。该停电脉冲生成电路114还进行信号PDPLS的生成时间的调整处理。
停电设定电路120包括保持电路122、延迟电路124、电平移位器126、电平移位器128。而且，也可以是省略上述电路模块的一部分的构成。
当检测出停电指令时，保持电路122保持停电信息(停电设定标志)，直到解除停电模式。具体地讲，当信号PDPLS为有效(L电平)时，将保持电路122置位，并保持逻辑“1”(停电设定信息)。通过带有复位端子、置位端子的RS型触发器等可以实现保持电路122。
将保持电路122的输出信号输入到延迟电路124，并进行信号的延迟处理。延迟电路124的输出信号被输入到电平移位器126，并进行电压的电平变换(从1.8V变换到2.8V)。作为电平移位器126的输出信号的正逻辑的停电信号PD被输入到比较器100的使能端子XEN(负逻辑)和唤醒检测电路130的使能端子EN(正逻辑)。作为电平移位器126的反转输出信号的负逻辑的停电信号XPD被输入到晶体管TR3A、晶体管TR3B的栅极端子。
唤醒检测电路130(唤醒检测缓冲器)是当发送电路向差动信号线输出唤醒电压时检测输出的唤醒电压的电路。唤醒检测电路130以CMOS电压电平进行动作，并检测CMOS电压电平的唤醒电压。而且，在图8中，唤醒检测电路130与DTO+信号线连接，但是也可以是与DTO-信号线连接或与DTO+、DTO-双方的信号线连接的构成。
在常规传送模式中，由于信号PD为L电平，所以，比较器100为使能状态，同时，唤醒检测电路130为禁止状态。而且，由于信号XPD为H电平，所以，晶体管TR3A、晶体管TR3B导通。另一方面，当检测停电指令时，由于信号PD为H电平，所以，比较器100为禁止状态，并设定为停电模式(动作电流截止或受到限制的模式)的同时，将唤醒检测电路130设定为使能状态。而且，由于信号XPD为L电平，所以，晶体管TR3A、晶体管TR3B截止，电压·电流变换电路90被设定为停电模式。
另一方面，在停电模式期间，当电压输出电路72输出L电平的唤醒电压时，设定为使能状态的唤醒检测电路128检测出唤醒电压，并输出作为用于解除停电模式的信号的XWUPPLS。然后，通过电平移位器128，将来自于唤醒检测电路128的L电平的脉冲信号XWUPPLS输入到保持电路122的复位端子时，保持电路122被复位。这样，清除停电设定信息(逻辑“1”)，并解除停电模式。
而且，在图9中，作为比较例，示出了不设置电压驱动型驱动器70、停电检测电路110、停电设定电路120时的发送电路、接收电路的构成。
9.动作
下面，利用图10、图11的波形图对图8的第一构成例的动作进行说明。首先，对常规传送模式时的动作进行说明。如图10所示，在常规传送模式中，由于信号PDIN为L电平，所以，晶体管TR2A为截止。而且，由于停电信号PD为L电平，所以，晶体管TR3A、晶体管TR3B为导通。而且，由于晶体管TR2A为截止，所以，电压驱动型驱动器70从差动信号线上被电切断。由于晶体管TR3A、晶体管TR3B导通，所以，常规的动作电流流动于电流·电压变换电路90，从而，可以实现常规传送。即，图8的构成与图9的构成等效。
在常规传送模式中，发送电路、接收电路进行如下动作：当晶体管TR1A、晶体管TR1B截止时，输入节点NIA、输入节点NIB的电压例如为1V左右。而且，当DTO+侧的晶体管TR1A导通时，电流通过差动信号线向VSS(GND)侧流动。因此，输入节点NIA的电压略微下降。于是，INA的电压通过倒相电路INV1A被反转，由于INV1A的输出电压上升，所以，晶体管TR4A正向电阻降低。而且，由于流动于晶体管TR5A的电流增多，VDD、NVA之间的电压差(TR5A的漏极·源极之间电压)变大，所以，电压输出节点NVA的电压下降。同样，当DTO-侧的晶体管TR1B导通时，则是电压输出节点NVB的电压下降。因此，通过比较器100比较电压输出节点NVA、电压输出节点NVB的电压差并进行放大，从而检测数据“0”、“1”。
下面，对发送停电指令时的动作进行说明。在图10的A1中，发送电路向接收电路发送停电指令。这样，在本实施例中，由于通过电流驱动差动信号线的常规传送模式发送停电指令，所以，不必设定多余的信号线。
而且，如图10的A2所示，也可以是发送电路电流驱动差动信号线发送多个停电指令。而且，也可以是，停电设定电路120将检测出多个停电指令作为条件，将电流·电压变换电路90或比较器电路100设定为停电模式。
这样，即使是由于要发送并检测多个停电指令而发生传送错误时，也可以防止将接收电路80误设为停电模式的情况发生。即，当接收电路80被误设为停电模式时，很难使其恢复，但是，如果是发送并检测多个停电指令，则可以使这样的情况防患于未然。
下面，对停电模式设定时的动作进行说明。如图10的3A所示，当信号PDIN为H电平时，晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且，如A4所示，电压驱动型驱动器70以CMOS电压电平将H电平的电压输出到差动信号线，从而，晶体管TR4A截止。这样，由于晶体管TR4A截止，可以防止无用的电流通过晶体管TR4A、DTO+、TR2A在从晶体管TR5A至电压输出电路72的路径上流动，实现节能化。
当发送电路发送停电指令时，如图10的A5所示，在经过期间TD1之后，停电脉冲信号PDPLS为有效(L电平)。该期间TD1可以通过停电脉冲生成电路114进行调整。而且，当信号PDPLS为有效时，在保持电路122中将逻辑“1”置位。而且，如A6所示，在经过期间TD2之后，停电信号PD为有效。而且，该期间TD2可以通过延迟电路124进行调整。
当停电信号PD为有效时，晶体管TR3A、晶体管TR3B为截止，同时比较器100为禁止状态，所以，可以切断在电流·电压变换电路90或比较器100中稳定流动的动作电流而实现节能化。而且，由于将唤醒检测电路130设定为使能状态，所以，可以检测出向差动信号线输出的唤醒电压。
下面，利用图11对解除停电模式时的动作进行说明。如图11的B1所示，在停电模式时，以CMOS电压电平将H电平电压输出到DTO+(也可以是DTO-)的信号线。而且，当解除停电模式时，如B2所示，电压输出电路72以CMOS电压电平将L电平的唤醒电压输出到DTO+的信号线。而且，经过期间TD3之后，信号PDIN为L电平，因此，晶体管TR2A为截止，电压输出电路72从DTO+信号线断开。
当输出唤醒电压时，设定为使能状态的唤醒检测电路130检测该唤醒电压，如B4所示，使信号XWUPPLS为L电平。所以，保持电路122被复位为逻辑“0”，在经过期间TD4后，如B5所示，停电信号PD为L电平。于是，晶体管TR3A、晶体管TR3B为导通，同时，比较器100为使能状态，停电模式被解除。而且，唤醒检测电路130为禁止状态。而且，如B6所示，差动信号线在经过不确定期间之后为空闲状态，成为可以进行常规传送的状态。
10.使用特殊代码的停电指令的发送
在本实施例中，如图12A所示，可以在主机侧数据传输控制装置10、目标侧数据传输控制装置30(发送电路)中设置编码电路11、编码电路31。编码电路11、编码电路31例如用扩展位宽的编码方式对数据进行编码。作为上述编码方式，例如，有将8位数据变换为10位数据的8B/10B编码等方式。通过该8B/10B编码，如图12B所示，即使是0或1连续的数据，编码后信号的位变化增多，可降低由噪音等原因引起的传送错误。而且，通过该8B/10B编码，由于将位宽从8位扩展为10位，除数据之外，还可以发送图12C所示的特殊代码(与控制代码同义)。
在本实施例中，如图12A所示，在特殊代码中分配停电指令，并进行发送。而且，通过图8中的指令译码器112的译码处理，检测分配有停电指令的特殊代码，从而检测出停电指令。这样，如果熟练地利用编码方式，可以降低传送错误的发生，同时，可以简单地实现通过电流驱动差动信号线来发送和检测停电指令。而且，可以简单地实现将特殊代码分配到包的起始代码或结束代码中，并进行数据发送。
而且，在编码电路11、编码电路31中所进行的编码方式只要是扩展位宽的编码即可，并不限定于8B/10B编码。
11.时钟传送用接收电路的停电模式的设定
根据本实施例，在图1中，发送电路22、发送电路24、发送电路46、发送电路48可以将对应的接收电路42、接收电路44、接收电路26、接收电路28单独设定为停电模式。因此，可以通过CLK+/-的差动信号线发送停电指令或唤醒电压，其中，停电指令用于将时钟传送用接收电路44设定为停电模式，唤醒电压用于解除其停电模式。同样，可以通过STB+/-的差动信号线发送停电指令或唤醒电压，其中，停电指令用于将选通脉冲传输用(广义上为时钟发送用)接收电路28设定为停电模式，唤醒电压用于解除其停电模式。
但是，如图13A所示，通过CLK+/-的差动信号线、STB+/-的差动信号线传送的信号的频率(频带)高于通过DTO+/-差动信号线、DTI+/-的差动信号线传送的信号的频率。因此，在CLK+/-差动信号线、STB+/-的差动信号线一侧设置本实施例中说明的停电检测电路或停电设定电路或电压驱动型驱动器时，可能对传送速度或传送可靠性带来恶劣影响。尤其是，如果在CLK+/-差动信号线、STB+/-的差动信号线一侧设置电压驱动型驱动器时，就会在差动信号线上附加晶体管的漏极端子或栅极端子的寄生电容，对传送性能产生恶劣影响的可能性较大。
因此，在图13B中，通过OUT传送用的差动信号线DTO+/-，传送用于将时钟传送用的接收电路44设定为停电模式的停电指令(以下称之为时钟传送用的停电指令)或用于解除其停电模式的唤醒电压(以下称之为时钟传送用的唤醒电压)。
即，将时钟传送用的接收电路44设定为停电模式时，OUT传送用的发送电路22通过DTO+/-差动信号线将时钟传送用的停电指令发送到OUT传送用的接收电路42。而且，对于OUT传送用的接收电路42包含的停电设定电路，当作为通过DTO+/-所发送的停电指令而检测出时钟传送用停电指令时，将停电信号输出到时钟传送用的接收电路44。然后，将时钟传送用的接收电路44包括的电流·电压变换电路或比较器设定为停电模式。
另一方面，当解除时钟传送用的接收电路44的停电模式时，OUT传送用的发送电路22(电压驱动型驱动器)向DTO+/-信号线输出唤醒电压。而且，OUT传送用的接收电路42包括的唤醒检测电路，当检测来自于OUT传送用的发送电路22的唤醒电压时，输出用于解除OUT传送用的接收电路42和时钟传送用的接收电路44双方的停电模式的信号。
根据如上所述，即使不通过CLK+/-差动信号线传送停电指令或唤醒电压也没有问题。因此，可以防止对通过CLK+/-差动信号线所进行的时钟传送的传送性能带来的恶劣影响以及故障的发生。
而且，关于用于将选通脉冲传送用的接收电路26设定为停电模式的停电指令、或用于解除其停电模式的唤醒电压，也可以通过IN传送用的差动信号线DTI+/-发送。而且，用于将时钟传送用的接收电路设定为停电模式的停电指令、和用于将数据传送用的接收电路设定为停电模式的停电指令既可以是不同代码的指令，也可以是相同代码的指令。
12.停电控制的详细内容
下面，对控制的详细内容进行说明。在本实施例中，如图14、图15所示，定义有各种状态。在图14、图15中，装置禁止状态是电子仪器整体(主机侧数据传送控制装置及目标侧数据传送控制装置)被设定为停电模式的状态。目标禁止状态(期间T1)是指停止从主机侧数据传送控制装置向目标侧数据传送控制装置的时钟的提供、并停止目标侧数据传送控制装置的全部功能的状态。时钟的供给停止是在变为目标禁止状态之后进行。
OUT空闲状态(期间T2)是指OUT传送(从主机侧数据传送控制装置向目标侧数据传送控制装置的传送)的空闲状态(包传送和包传送之间的状态)。在该OUT空闲状态下，主机侧发送电路、目标侧接收电路由于未被设定为停电模式，所以，可以立即进行常规传送。但是，在这些电路中，电流恒定地流动，并消耗电力。OUT传送状态(期间T3)是指进行OUT传送的状态。
OUT禁止状态(期间T4)是指OUT传送停止的状态。在该状态中，在主机侧发送电路和目标侧接收电路中恒定流动的电流通过停电模式而变为截止，从而，可以实现节能化。而且，主机侧发送电路通过向目标侧接收电路输出唤醒电压，可以解除停电模式，再次起动停止了的传送。
IN空闲状态(期间T5)是指IN传送(从目标侧数据传输控制装置向主机侧数据传输装置的传送)的空闲状态。在该IN空闲状态中，目标侧发送电路、主机侧接收电路由于未被设定为停电模式，所以，可以立即进行常规传送，但是，在这些电路中，电流稳定地流动，并消耗电力。IN传送状态(期间T6)是指进行IN传送的状态。
IN禁止状态(期间T7)是指IN传送停止的状态。在该状态中，在目标侧发送电路和主机侧接收电路中稳定流动的电流通过停电模式而变为截止，从而，可以实现节能化。而且，目标侧发送电路通过向主机侧接收电路输出唤醒电压，可以解除停电模式，再次起动停止的传送。
而且，在图14中，“主机功能”表示主机侧的系统功能，“目标CLKIN”表示有无到目标侧数据传输控制装置的时钟输入，“目标功能”表示目标侧的系统功能。“DTO发送”表示主机侧的TDO+/-的发送功能，“DTI接收”表示主机侧的DTI+/-的接收功能。“DTI发送”表示目标侧的DTI+/-的发送功能，“DTO接收”表示目标侧的DTO+/-的接收功能。“CLK发送”表示CLK+/-的发送功能，“CLK接收”表示CLK+/-的接收功能。而且，在图14中，“○”表示这些功能为使能状态(动作状态)，“×”表示这些功能为禁止状态(停电状态)。而且，“-”表示无关。而且，在图10中，“S”表示包传送的开始代码，“E”表示包传送的结束代码。这些开始代码、结束代码是例如利用8B/10B编码生成的。
在图15的C1中，OUT传送为空闲状态，在C2中，通过OUT传送传送包。在C3中，变为OUT禁止状态，主机侧发送电路和目标侧接收电路被设定为停电模式。在C4中，变为目标禁止状态，在该状态中，如C5所示，也停止了CLK+/-的提供，并停止目标侧数据传输控制装置的所有功能。
在图15的C6中，IN传送变为空闲状态，在C7中，通过IN传送传送包。在C8中，变为IN禁止状态，目标侧发送电路和主机侧接收电路被设定为停电模式。在C9中，变为目标禁止状态。而且，如C10、C11所示，只在进行常规的IN传送时，目标侧向主机侧提供STB+/-。
根据本实施例，各发送电路可以将对应的接收电路单独设定为停电模式、或解除其停电模式。因此，在图14、图15所示的各状态中，可以实现优选的停电模式的设定、解除，以及更智能化的停电控制。
13.第二构成例
下面，利用图16对本实施例的发送电路、接收电路的第二构成例的详细内容进行说明。而且，在图16中，与图8相同符号的电路模块的构成及动作，因为与图3的第一构成例大致相同，所以省略其说明。
在图16中，停电检测电路110包括指令译码器112和停电信号生成电路115。指令译码器112通过译码处理检测停电指令。当检测出停电指令时，停电信号生成电路115输出H电平(有效)的目标侧停电信号TPDW。
当通过停电检测电路110检测出停电指令、且发送电路将停电电压输出到差动信号线(DTO+、DTO-)时，停电设定电路120将电流·电压变换电路90或比较器100设定为停电模式。具体地说，停电设定电路120包括逻辑与电路AND1。而且，当来自于停电信号生成电路115的目标侧停电信号TPDW和其电压电平根据差动信号线的状态而发生变化的主机侧停电信号HPDW同时变为H电平(有效)时，使停电信号PD为H电平(有效)并进行输出。而且，当停电信号PD为H电平时，比较器100为禁止状态，同时，晶体管TR3A、晶体管TR3B截止，接收电路被设定为停电模式。
唤醒检测电路130检测停电模式的解除并输出唤醒信号TWUP。具体地说，唤醒检测电路130，通过发送电路向差动信号线输出停电电压而将接收电路设定为停电模式之后，当检测出解除停电模式时，使唤醒信号TWUP为H电平(有效)并进行输出。而且，当唤醒信号TWUP为H电平时，唤醒后级的逻辑电路(比物理层更上层的电路)。
下面，利用图17、图18的波形图对图16的第二构成例的动作进行说明。如图17的D1所示，当发送电路向接收电路发送停电指令时，停电检测电路110检测该停电指令。然后，当检测出停电指令时，停电信号生成电路115如D2所示输出H电平的信号TPDW。
下面，当信号PDIN变为H电平时，发送电路的晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且，电压驱动型驱动器70如图17的D3所示，以CMOS电压电平向差动信号线输出H电平的停电电压时，如D4所示，信号HPDW变为H电平(有效)。于是，信号HPDW、信号TPDW同时变为H电平，所以，从停电设定电路120输出的停电信号PD如D5所示变为H电平。而且，当停电信号PD变为H电平(有效)时，比较器100成为禁止状态，同时，晶体管TR3A、晶体管TR3B截止，接收电路被设定为停电模式。
而且，如通过图13A、13B等所说明的，优选方式是，信号PD变为H电平、数据传送用的接收电路(42、26)被设定为停电模式时，时钟传送用的接收电路(44、28)也被设定为停电模式。而且，优选方式是，当解除数据传送用的接收电路的停电模式时，也解除时钟传送用的接收电路的停电模式。此时，例如，数据传送用的接收电路将信号PD输出到时钟传送用的接收电路，根据该PD信号，如果进行时钟传送用的接收电路的停电模式的设定或解除也可以。
当信号HPDW变为H电平时，在唤醒检测电路130中所包括的RS触发器电路(NAND1、NAND2)的输出节点NA、NB如图17的D6、D7所示，分别变为L电平、H电平。此时，信号HPDW的节点ND是H电平，所以，如D8所示，唤醒检测电路130输出的唤醒信号TWUP仍为L电平(非有效)。
接着，信号PDIN变为L电平，如图18的E1所示，晶体管TR2A截止。由此，停止向差动信号线的停电电压的提供，解除停电模式，如E2所示，差动信号线变为空闲状态。而且，在该空闲状态中，由于发送电路的晶体管TR1A、晶体管TR1B同时变为截止，所以，差动信号线的电压电平变为例如1V左右的低电压。因此，如E3所示，信号HPDW变为L电平，如E4所示，停电信号PD变为L电平(非有效)。由此，比较器100变为使能状态，同时，晶体管TR3A、晶体管TR3B变为导通，解除接收电路的停电模式。而且，如通过图13A、13B等所说明的，也解除时钟传送用的接收电路(44、28)的停电模式。
而且，在晶体管TR2A变为截止后，也可以通过使晶体管TR1A或TR1B导通将信号HPDW设定为L电平。或者也可以是，使晶体管TR2A导通一定期间，在该一定期间内，通过电压输出电路72输出L电平的电压，而将信号HPDW设定为L电平。
当信号HPDW的节点ND为L电平时，唤醒检测电路130的节点NB为H电平、节点NC为L电平，所以，如图18的E5所示，唤醒信号TWUP为H电平。而且，将唤醒信号TWUP为H电平作为触发，唤醒后级的逻辑电路(物理层电路的上层电路)。而且，当信号TWUP为H电平时，经过该一定期间后，如E6所示，停电信号生成电路115使信号TPDW为L电平。由此，如E7、E8所示，节点NA、节点NB的电压分别为H电平、L电平，唤醒信号TWUP返回L电平。
下面，对在图8、图10、图11中说明的第一构成例和在图16～图19中说明的第二构成例的不同点进行说明。
首先，在第一构成例中，如图10的A5所示，检测停电指令，并经过一定期间TD1之后，脉冲信号PDPLS变为L电平。由此，如A6所示，信号PD变为H电平，接收电路被设定为停电模式。
对此，在第二构成例中，如图17的D1、D2所示，输出检测停电指令，信号TPDW变为H电平，而且，如D3、D4所示，发送电路向差动信号线输出H电平的停电电压时，如D5所示，信号PD变为H电平，接收电路被设定为停电模式。
而且，在第一构成例中，如图11的B2所示，当晶体管电路输出L电平的唤醒电压时，如B5所示，信号PD为L电平，解除接收电路的停电模式。
对此，在第二构成例中，如图18的E2所示，当停止利用发送电路向差动信号线提供停电电压时，如E4所示，信号PD为L电平，解除接收电路的停电模式。而且，如E5所示，唤醒信号TWUP为H电平，唤醒后级的上位层逻辑电路。
即，在第一构成例中，只将检测出停电指令作为条件，进行停电模式的设定。因此，需要用于设定图10的期间DT1、DT2的延迟电路。这是因为，当如图10的A4所示的差动信号线变为H电平的时间比A5所示的脉冲信号PDPLS变为L电平的时间慢时，图8的保持电路122被复位，停电模式被解除。而且，由于发送电路一侧无法知道接收电路一侧的信号延迟的状态，所以，当设置这样的延迟电路时，时间调整变得复杂化，时序设计变难。
对此，在第二构成例中，如图17的D2所示，对于只是检测出停电指令，不进行停电模式的设定，如D3、D4所示，在停电指令的检测之后，将发送电路输出了停电电压作为条件，进行停电模式的设定。即，将检测出停电指令作为条件，进行向停电模式转移的准备，将检测出停电电压的输出作为条件，转移到停电模式。这样，就不需要第一构成例中所需要的延迟电路，可以简化时间调整，并简化顺序设计。
而且，在第二构成例中，在图17的D8时间中，必须使唤醒信号TWUP一直为L电平，另一方面，在图18的E5的时间中，需要使唤醒信号TWUP为H电平。但是，在图17的期间TA1和图18的期间TA2中，信号HPDW同时为L电平，信号TPDW同时为H电平，信号状态是相同的状态。而且，在如图17的D8的时间和图18的E5的时间之间的期间中，时钟也是停止，必须只根据信号状态区别期间TA1和期间TA2。
所以，在第二构成例中，设置有图16所示构成的唤醒检测电路130。即，在第二构成例中，唤醒检测电路130的RS触发器电路(NAND1、NSND2)通过保持节点NA、NB的电压状态，可以区别图17的期间TA1和图18的期间TA2。这样，唤醒检测电路130，在检测出停电指令、且停电检测电路110的输出信号TPDW变为H电平(有效)后，当差动信号线的电压电平从停电电压(例如H电平)变化到其他电压电平(例如1V)时(信号HPDW从H电平变化到L电平时)，成为使唤醒信号TWUP为H电平(有效)的电路。如果是这样的电路，在图17的D8的时间中，唤醒信号TWUP不会成为H电平，在图18的E5时间中，唤醒信号TWUP成为H电平。
14.第三构成例
下面，利用图19对本实施例的发送电路、接收电路的第三构成例进行详细地说明。而且，在图19中，与图8、图16相同符号的电路模块的构成及动作与图8、图16的第一构成例、第二构成例大致相同，所以，省略其说明。
图19的第三构成例与图16的第二构成例不同的部分是发送电路的构成。具体地讲，在图19中，发送电路的电流驱动型驱动器60(第一电流源、第二电流源)包括N型(第一导电型)晶体管TR11A、晶体管TR12A和电流源IHS。而且，包括N型(第一导电型)晶体管TR11B、晶体管TR12B和电流源ILS。这里，晶体管TR11A设置于输出节点NQA和电流源IHS之间。具体地说，晶体管TR11A是其栅极端子输入有输入信号DIN+、其漏极端子连接有输出节点NQA、其源极端子连接有电流源IHS。晶体管TR12A设置于输出节点NQB和电流源IHS之间。具体地说，晶体管TR12A是其栅极端子输入有输入信号DIN-、其漏极端子连接有输出节点NQB、其源极端子连接有电流源IHS。
晶体管TR11B设置于输出节点NQA和电流源ILS之间。具体地说，晶体管TR11B是其栅极端子输入有输入信号DIN-、其漏极端子连接有输出节点NQA、其源极端子连接有电流源ILS。晶体管TR12B设置于输出节点NQB和电流源ILS之间。具体地说，晶体管TR12B是其栅极端子输入有输入信号DIN+、其漏极端子连接有输出节点NQB、其源极端子连接有电流源ILS。
电流源IHS设置于晶体管TR11A及晶体管TR12A和VSS(第一电源)之间。该IHS是可以使大于电流源ILS的电流(例如500μA)流动的电流源，例如，可以由将第一基准电压输入到栅极端子的晶体管等构成。
电流源ILS设置于晶体管TR11B及TR12B和VSS(第一电源)之间。该ILS是可以使小于电流源IHS的电流(例如100μA)流动的电流源，例如，可以由将小于第一基准电压的第二基准电压输入到栅极端子的晶体管等构成。
当输入信号DIN+为有效(H电平)、输入信号DIN-为非有效(L电平)时，晶体管TR11A、晶体管TR12B导通，晶体管TR12A、晶体管TR11B截止。从而，在DTO+上较大的电流(例如500μA)流动、在DTO-上较小的电流(例如100μA)流动。另一方面，当输入信号DIN+为非有效、输入信号DIN-为有效时，晶体管TR11A、晶体管TR12B截止，晶体管TR12A、晶体管TR11B导通。因此，在DTO+上较小的电流流动、在DTO-上较大的电流流动。
而且，在图20A、图20B、图20C中，示出倒相电路(反转电路)INV1A、倒相电路INV1B的具体示例。在图20A中，倒相电路INV1A(INV1B)由在VDD、VSS之间串联的N型(第一导电型)晶体管TR20、晶体管TR21构成。而且，晶体管TR20的栅极端子与VDD(第二电源)连接，晶体管TR21的栅极端子与输入节点NIA(NIB)连接。而且，也可以用负荷电阻代替晶体管TR20。在图20B中，倒相电路INV1A(INV1B)由在VDD、VSS之间串联的P型(第二导电型)晶体管TR22和N型(第一导电型)晶体管TR23构成。而且，输入节点NIA(NIB)连接于晶体管TR22、晶体管TR23的栅极端子。在图20C中，倒相电路INV1A(INV1B)由运算放大器OP构成。在运算放大器的第一输入(负侧)输入基准电压VREF，在第二输入(负侧)连接输入节点NIA(NIB)。
在图8、图16、图19中，由晶体管TR4A(TR4B)和倒相电路INV1A(INV1B)构成的电路作为低阻抗生成电路发挥作用。通过在由该低阻抗生成电路生成的阻抗(Z1)上增补电阻RA(RB)的阻抗(Z2)，可以使DTO+(DTO-)的差动信号线的特定阻抗(Z0)和接收电路的阻抗进行阻抗整合(Z0＝Z1+Z2)。而且，根据电子仪器的种类，存在着差动信号线的长度发生变化、差动信号线的特定电阻发生变化的情况。此时，优选方式是，使电阻RA(RB)为可变电阻。这样，由低阻抗生成电路(TR4A及INV1A电路、TR4B及INV1B电路)和电阻RA(RB)构成的电路可以作为阻抗调整电路发挥作用。而且，即使差动信号线的特定阻抗发生变化，也可以进行阻抗匹配。而且，在差动信号线的特定阻抗低、且可以只用低阻抗生成电路的输入阻抗进行阻抗匹配等时，也可以是不设置电阻RA(RB)的构成。
15.电子设备
图21示出本实施例的电子设备的构成例。该电子设备包括本实施例中说明的数据传输控制电路502、数据传输控制电路512、数据传输控制电路514、数据传输控制电路520、数据传输控制电路530。而且，还包括基带引擎500(广义上为通信装置)、应用引擎510(广义上为处理器)、照相机540(广义为摄像装置)、或LCD550(广义上为显示装置)。换言之，图21的电子设备包括：目标侧数据传输控制装置520、目标侧数据传输控制装置530；通过串行总线与目标侧数据传输控制装置520、目标侧数据传输控制装置530连接的主机侧数据传输控制装置514；通过接口总线与目标侧数据传输控制装置520、目标侧数据传输控制装置530连接一个或多个装置540、装置550。而且，也可以是省略这些的一部分的构成。根据该构成，可以实现具有照相功能和LCD(Liquid CrystalDisplay)显示功能的便携式电话。但是，本实施例的电子仪器并不限于便携式电话，可以适用于数字相机、PDA、电子记事本、电子字典、或便携式信息终端等各种电子设备。
如图21所示，在设置于基带引擎500的主机侧数据传输控制装置502、和设置于应用引擎510(图示引擎)的目标侧数据传输控制装置512之间，进行在本实施例中说明的串行传输。而且，即使是在设置于应用引擎510的主机侧数据传输控制装置514和数据传输控制装置520或数据传输控制装置530之间，也可以进行在本实施例中说明的串行传输，其中，该数据传输控制装置520包括照相机接口电路522，该数据传输控制装置530包括LCD接口电路532。
根据图21的构成，与现有技术中的电子设备相比，可以降低EMI噪声。而且，因为可以实现数据传输控制装置的小型化、节能化，从而，可以实现电子设备的进一步的节能化。而且，当电子设备是便携式电话时，可以将串行信号线作为穿过便携式电话的连接部分(铰接部分)的信号线，从而实现组装的简化。
而且，本发明并不限于在上述实施例中说明的内容，可以实施各种变形。例如，在说明书或附图中，作为广义或同义用语(第一导电型、第二导电型、第一电源、第二电源、装置、时钟、数据传送、串行信号线、通信设备、处理器、摄像设备、显示设备等)所引用的用语(N型、P型、VSS、VDD、主机装置·目标装置、选通脉冲、IN传送·OUT传送、差动信号线、基带引擎、应用引擎、照相机、LCD等)在说明书或附图以外的其他记载中也可以被广义或同义用语所代替。

Claims (15)

1.一种数据传输控制装置，是在与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，其特征在于，包括：
OUT传输用发送电路，通过OUT传输用串行信号线与目标侧数据传输控制装置的OUT传输用接收电路连接，驱动OUT传输用串行信号线，发送OUT数据；
时钟传输用发送电路，通过时钟传输用串行信号线与目标侧数据传输控制装置的时钟传输用接收电路连接，驱动时钟传输用串行信号线，发送时钟，其中，所述时钟用于对OUT数据进行采样，同时也用于生成目标侧数据传输控制装置的系统时钟；以及
停电设定电路，用于设定停电模式，
其中，所述停电设定电路，
在第一停电模式中，将所述OUT传输用发送电路设定为停电模式的同时，将所述时钟传输用发送电路设定为停电模式，并使目标侧数据传输控制装置的系统时钟停止；在第二停电模式中，对于所述时钟传输用发送电路并不设定为停电模式，而将所述OUT传输用发送电路设定为停电模式。
2.根据权利要求1所述的数据传输控制装置，其特征在于，包括：IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；以及
选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲，
其中，所述停电设定电路，
在所述第一停电模式中，将所述OUT传输用发送电路、所述时钟传输用发送电路、所述IN传输用接收电路、所述选脉冲传输用接收电路设定为停电模式；在所述第二停电模式中，对于所述时钟传输用发送电路并不设定为停电模式，而将所述OUT传输用发送电路、所述IN传输用接收电路、所述选通脉冲传输用接收电路设定为停电模式。
3.根据权利要求1所述的数据传输控制装置，其特征在于，包括：
IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；以及
选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲，
其中，所述停电设定电路，
在第三停电模式中，对于所述OUT传输用发送电路、所
述时钟传输用发送电路，并不设定为停电模式，而将所述IN传输用接收电路、所述选通脉冲传输用接收电路设定为停电模式。
4.根据权利要求2所述的数据传输控制装置，其特征在于：
所述选通脉冲传输用接收电路从目标侧数据传输控制装置的所述选通脉冲传输用发送电路接收选通脉冲，其中，所述选通脉冲是目标侧数据传输控制装置根据通过所述时钟传输用发送电路发送的时钟生成的。
5.根据权利要求3所述的数据传输控制装置，其特征在于：
所述选通脉冲传输用接收电路从目标侧数据传输控制装置的所述选通脉冲传输用发送电路接收选通脉冲，其中，所述选通脉冲是目标侧数据传输控制装置根据通过所述时钟传输用发送电路发送的时钟生成的。
6.根据权利要求1所述的数据传输控制装置，其特征在于：
所述OUT传输用发送电路及所述时钟传输用发送电路中的至少一种发送电路，通过在常规传输模式时由电流驱动型驱动器电流驱动串行信号线，从而向接收电路发送用于将接收电路设定为停电模式的停电指令，其中，所述接收电路通过串行信号线与所述发送电路连接。
7.根据权利要求6所述的数据传输控制装置，其特征在于：
所述OUT传输用发送电路，通过在常规传输模式时由电流驱动型驱动器电流驱动OUT传输用串行信号线，发送用于将目标侧数据传输控制装置的OUT传输用接收电路及时钟传输用接收电路设定为停电模式的停电指令。
8.根据权利要求6所述的数据传输控制装置，其特征在于：
所述发送电路将通过扩展位宽的编码方式获得的特殊代码作为停电指令进行发送。
9.根据权利要求1所述的数据传输控制装置，其特征在于，包括：
电流驱动型驱动器，所述OUT传输用发送电路及所述时钟传输用发送电路中的至少一种发送电路电流驱动串行信号线；以及
电压驱动型驱动器，在常规传输模式中，断开与串行信号线的连接；在停电模式中，接通与串行信号线的连接，从而电压驱动串行信号线，
其中，所述电压驱动型驱动器将停电电压或唤醒电压向串行信号线输出，其中，所述停电电压用于将通过串行信号线与发送电路连接的接收电路设定为停电模式，所述唤醒电压用于解除所述接收电路的停电模式。
10.一种数据传输控制装置，是在与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，其特征在于，包括：
OUT传输用发送电路，通过OUT传输用串行信号线与目标侧数据传输控制装置的OUT传输用接收电路连接，驱动OUT传输用串行信号线，发送OUT数据；
时钟传输用发送电路，通过时钟传输用串行信号线与目标侧数据传输控制装置的时钟传输用接收电路连接，驱动时钟传输用串行信号线，发送时钟，其中，所述时钟用于对OUT数据进行采样，同时也用于生成目标侧数据传输控制装置的系统时钟；
IN传输用接收电路，通过IN传输用串行信号线与目标侧数据传输控制装置的IN传输用发送电路连接，接收IN数据；以及
选通脉冲传输用接收电路，通过选通脉冲传输用串行信号线与目标侧数据传输控制装置的选通脉冲传输用发送电路连接，接收用于对IN数据进行采样的选通脉冲，
所述选通脉冲传输用接收电路从目标侧数据传输控制装置的所述选通脉冲传输用发送电路接收选通脉冲，其中，所述选通脉冲是目标侧数据传输控制装置根据通过所述时钟传输用发送电路发送的时钟生成的。
11.根据权利要求10所述的数据传输控制装置，其特征在于，包括：
串行/并行变换电路，根据由所述选通脉冲传输用接收电路接收的选通脉冲对由所述IN传输用接收电路接收的IN数据进行采样，将采样的串行数据变换为并行数据进行输出，
其中，所述串行/并行变换电路向与所述时钟同步进行动作的后级的逻辑电路以非同步方式传输并行数据。
12.一种数据传输控制装置，是在与目标侧数据传输控制装置之间进行数据传输的主机侧的数据传输控制装置，其特征在于，包括：
OUT传输用接收电路，通过OUT传输用串行信号线与主机侧数据传输控制装置的OUT传输用发送电路连接，接收OUT数据；
时钟传输用接收电路，通过时钟传输用串行信号线与主机侧数据传输控制装置的时钟传输用发送电路连接，接收时钟，其中，所述时钟用于对OUT数据进行采样，同时也用于生成目标侧数据传输控制装置的系统时钟；
IN传输用发送电路，通过IN传输用串行信号线与主机侧数据传输控制装置的IN传输用接收电路连接，驱动IN传输用串行信号线，并发送IN数据；以及
选通脉冲传输用发送电路，通过选通脉冲传输用串行信号线与主机侧数据传输控制装置的选通脉冲传输用接收电路连接，驱动选通脉冲传输用串行信号线，发送用于对IN数据进行采样的选通脉冲，
其中，所述选通脉冲传输用发送电路向主机侧数据传输控制装置的所述选通脉冲传输用接收电路发送根据由所述时钟传输用接收电路接收的时钟而生成的选通脉冲。
13.根据权利要求12所述的数据传输控制装置，其特征在于，包括：
选通脉冲控制电路，接收由所述时钟传输用接收电路接收的时钟，进行选通脉冲控制，并向所述选通脉冲传输用发送电路输出选通脉冲。
14.根据权利要求12所述的数据传输控制装置，其特征在于，包括：
分频电路，接收由所述时钟传输用接收电路接收的时钟，生成目标侧数据传输控制装置的系统时钟。
15.一种电子设备，其特征在于，包括：
权利要求1至14中任一项所述的数据传输控制装置；以及
通信装置、处理器、摄像装置以及显示装置中的至少一种。
CNB2004800096174A 2003-09-05 2004-09-06 数据传输控制装置及电子设备 Expired - Fee Related CN100566165C (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP314055/2003 2003-09-05
JP2003314056 2003-09-05
JP2003314055 2003-09-05
JP314056/2003 2003-09-05
JP2004014413 2004-01-22
JP2004014412 2004-01-22
JP014413/2004 2004-01-22
JP014412/2004 2004-01-22
JP2004065937A JP3807406B2 (ja) 2003-09-05 2004-03-09 データ転送制御装置及び電子機器
JP065937/2004 2004-03-09
PCT/JP2004/012934 WO2005025067A1 (ja) 2003-09-05 2004-09-06 データ転送制御装置及び電子機器

Publications (2)

Publication Number Publication Date
CN1771662A true CN1771662A (zh) 2006-05-10
CN100566165C CN100566165C (zh) 2009-12-02

Family

ID=34280120

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800096174A Expired - Fee Related CN100566165C (zh) 2003-09-05 2004-09-06 数据传输控制装置及电子设备

Country Status (7)

Country Link
US (2) US7249271B2 (zh)
EP (1) EP1662658B1 (zh)
JP (1) JP3807406B2 (zh)
KR (1) KR100647186B1 (zh)
CN (1) CN100566165C (zh)
DE (1) DE602004027511D1 (zh)
WO (1) WO2005025067A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262435A (zh) * 2010-05-28 2011-11-30 Lsi公司 用于低功率带外通信的方法和装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
US7404090B1 (en) * 2004-10-15 2008-07-22 National Semiconductor Corporation Device and computer system for power management using serial link connections
US7417459B2 (en) * 2005-04-06 2008-08-26 Intel Corporation On-die offset reference circuit block
JP4816152B2 (ja) 2005-05-02 2011-11-16 セイコーエプソン株式会社 受信回路、差動信号受信回路、インターフェース回路及び電子機器
DE102005055886B4 (de) * 2005-11-23 2015-03-26 Austriamicrosystems Ag Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren
KR101205324B1 (ko) * 2005-11-25 2012-11-28 삼성전자주식회사 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법
JP4983033B2 (ja) * 2006-02-08 2012-07-25 ソニー株式会社 通信装置および方法、並びにプログラム
US7702832B2 (en) * 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
JP2008005114A (ja) * 2006-06-21 2008-01-10 Seiko Epson Corp 受信装置および送受信システム
US7835289B2 (en) * 2007-02-07 2010-11-16 Valens Semiconductor Ltd. Methods for managing a multi data type communication link
US8355327B2 (en) * 2007-02-07 2013-01-15 Valens Semiconductor Ltd. Methods and devices for daisy chain CE device power save modes
US8364991B2 (en) * 2007-02-07 2013-01-29 Valens Semiconductor Ltd. Ethernet low power partial functionality communication link
US20080291986A1 (en) * 2007-02-07 2008-11-27 Valens Semiconductor Ltd. Low power partial functionality modems
US8085858B2 (en) 2007-02-07 2011-12-27 Valens Semiconductor Ltd. Power saving techniques for a partial functionality communication link
US7835382B2 (en) * 2007-02-07 2010-11-16 Valens Semiconductor Ltd. High definition and low power partial functionality communication link
US9426006B2 (en) * 2007-02-07 2016-08-23 Valens Semiconductor Ltd. Low power partial functionality communication link
JP4661810B2 (ja) * 2007-03-16 2011-03-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
CN101675632B (zh) * 2007-06-05 2012-11-21 松下电器产业株式会社 接收电路及数据传输系统
JP4404122B2 (ja) * 2007-09-07 2010-01-27 セイコーエプソン株式会社 高速シリアルインターフェース回路及び電子機器
JP2009105726A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 高周波電力検波回路及び無線通信装置
JP5416900B2 (ja) * 2007-11-22 2014-02-12 株式会社東芝 超音波診断装置及び穿刺支援用制御プログラム
US7974787B2 (en) * 2008-04-24 2011-07-05 The Invention Science Fund I, Llc Combination treatment alteration methods and systems
JP4924560B2 (ja) * 2008-07-28 2012-04-25 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US20100036805A1 (en) * 2008-08-05 2010-02-11 International Business Machines Corporation System Maintainable and Reusable I/O Value Caches
JP5173880B2 (ja) * 2008-10-03 2013-04-03 ルネサスエレクトロニクス株式会社 シリアルデータ転送装置
KR101514963B1 (ko) * 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
US20100166021A1 (en) * 2008-12-31 2010-07-01 Xun Yang Subscriber line interface circuitry with integrated serial interfaces
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US9612987B2 (en) 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
JP2011034559A (ja) * 2009-07-09 2011-02-17 Ricoh Co Ltd 画像形成装置、省エネルギ移行復帰制御方法、及び省エネルギ移行復帰制御プログラム
CN102292950B (zh) * 2009-11-13 2014-12-03 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
EP2383948B1 (en) 2009-11-13 2018-07-11 Panasonic Intellectual Property Management Co., Ltd. Interface circuit, and interface system
JP5580786B2 (ja) * 2010-07-23 2014-08-27 パナソニック株式会社 ホスト装置、周辺装置、通信システム、および、通信方法
ITTO20120289A1 (it) * 2012-04-02 2013-10-03 St Microelectronics Srl Circuito per comunicazioni asincrone, sistema e procedimento relativi
KR101984902B1 (ko) * 2012-09-14 2019-05-31 삼성전자 주식회사 단방향의 리턴 클락 신호를 사용하는 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들을 포함하는 임베디드 멀티미디어 카드 시스템의 동작 방법
KR102110157B1 (ko) 2014-02-06 2020-05-14 삼성전자주식회사 송신기 회로 및 이를 포함하는 송수신 시스템
US9886412B2 (en) * 2014-03-24 2018-02-06 Silicon Laboratories Inc. Communication apparatus having an oscillator that is disabled based on idle state detection of a communication link and associated methods
US10514747B2 (en) * 2014-03-24 2019-12-24 Silicon Laboratories Inc. Low-power communication apparatus with wakeup detection and associated methods
US11310075B2 (en) * 2014-04-02 2022-04-19 Aten International Co., Ltd. Asymmetric duplex transmission device and switching system thereof
KR102243310B1 (ko) 2014-08-19 2021-04-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN105939157B (zh) 2015-03-03 2019-08-06 卡西欧计算机株式会社 电平变换电路以及投影装置
JP6500571B2 (ja) * 2015-04-14 2019-04-17 船井電機株式会社 信号伝送装置及び信号伝送方法
KR102530073B1 (ko) 2016-07-15 2023-05-08 삼성전자주식회사 Rf 집적회로와 디지털 통신하는 베이스밴드 집적회로 및 이를 포함하는 장치
JP6662398B2 (ja) 2018-02-27 2020-03-11 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
CN117373365B (zh) * 2023-10-11 2025-05-27 北京集创北方科技股份有限公司 一种信号传输方法、装置、芯片及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345919B2 (ja) * 1992-09-29 2002-11-18 松下電器産業株式会社 リモコン装置
JPH06132968A (ja) 1992-10-20 1994-05-13 Sharp Corp 電源制御機能を備える通信装置
JP3489147B2 (ja) * 1993-09-20 2004-01-19 株式会社日立製作所 データ転送方式
US5546021A (en) 1994-02-14 1996-08-13 Motorola, Inc. 3-state bicmos output buffer having power down capability
JPH07264042A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 高速インタフェース回路
JP3506508B2 (ja) * 1994-10-20 2004-03-15 和泉電気株式会社 データ伝送方法およびデータ伝送システム
JPH08162942A (ja) 1994-11-29 1996-06-21 Mitsubishi Electric Corp 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム
US5717871A (en) * 1995-08-17 1998-02-10 I-Cube, Inc. Crossbar switch with input/output buffers having multiplexed control inputs
JP3835884B2 (ja) * 1997-04-30 2006-10-18 株式会社 沖マイクロデザイン 半導体集積回路の入力回路
JP3429674B2 (ja) * 1998-04-28 2003-07-22 沖電気工業株式会社 多重通信システム
US6725388B1 (en) * 2000-06-13 2004-04-20 Intel Corporation Method and system for performing link synchronization between two clock domains by inserting command signals into a data stream transmitted between the two clock domains
JP2002314397A (ja) * 2001-04-17 2002-10-25 Seiko Epson Corp 差動信号出力回路
JP2003110484A (ja) * 2001-09-27 2003-04-11 Sony Corp 携帯通信端末、該携帯通信端末における通信方法、プログラムおよび該プログラムを記録した記録媒体
JP3671920B2 (ja) * 2001-11-15 2005-07-13 セイコーエプソン株式会社 スキュー調整回路及びスキュー調整方法
US7020208B1 (en) * 2002-05-03 2006-03-28 Pericom Semiconductor Corp. Differential clock signals encoded with data
JP4064150B2 (ja) * 2002-05-20 2008-03-19 シャープ株式会社 無線通信装置及び無線通信装置の制御方法
US7206981B2 (en) * 2002-12-31 2007-04-17 Intel Corporation Compliance testing through test equipment
GB2399722A (en) * 2003-03-21 2004-09-22 Sony Uk Ltd Data communication synchronisation
JP3891185B2 (ja) 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
JP3807407B2 (ja) 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262435A (zh) * 2010-05-28 2011-11-30 Lsi公司 用于低功率带外通信的方法和装置

Also Published As

Publication number Publication date
DE602004027511D1 (de) 2010-07-15
EP1662658B1 (en) 2010-06-02
WO2005025067A1 (ja) 2005-03-17
JP3807406B2 (ja) 2006-08-09
EP1662658A4 (en) 2006-12-06
US7984321B2 (en) 2011-07-19
US7249271B2 (en) 2007-07-24
EP1662658A1 (en) 2006-05-31
KR20060035591A (ko) 2006-04-26
US20080022144A1 (en) 2008-01-24
JP2005236929A (ja) 2005-09-02
CN100566165C (zh) 2009-12-02
KR100647186B1 (ko) 2006-11-23
US20050066077A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
CN1771662A (zh) 数据传输控制装置及电子设备
CN1778081A (zh) 发送电路、接收电路、接口电路及电子设备
CN1778046A (zh) 接收电路、接口电路、以及电子设备
CN1363891A (zh) 数据传送控制装置和电子设备
CN1228721C (zh) 集成电路装置、电子装置
CN1160634C (zh) 串行/并行转换电路、数据传送控制装置和电子设备
CN1402495A (zh) 电源控制电路、电子仪器、及其充电方法
CN1667966A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1993948A (zh) 高数据速率接口设备和方法
CN1879383A (zh) 高数据速率接口
CN1575448A (zh) 用于高数据速率信号传送的通信协议和接口的产生和实现
CN1826786A (zh) 生成并实施一用于更高数据率的讯号协议和接口
CN1293410A (zh) 数据传送控制装置和电子装置
CN1190742C (zh) 发送电路、数据传输控制装置及电子机器
CN1838101A (zh) 数据传输控制装置及电子设备
CN1961560A (zh) 高数据速率接口装置和方法
CN1820445A (zh) 串行通信设备及其方法、和使用串行通信设备的通信系统
CN1251096C (zh) 数据传送控制装置及电子机器
CN1795635A (zh) 信号传输装置、供电系统和串行通信装置
CN1770329A (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN101032113A (zh) 单线双向通信装置和系统
CN100342355C (zh) 一种基于串行接口的数据传输方法及装置
CN1677916A (zh) 发送时钟信号相位与接收时钟信号相位锁相的系统及方法
CN1577858A (zh) 电平位移电路
CN1838065A (zh) 数据传输控制装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20190906