[go: up one dir, main page]

CN1766799A - 外设部件接口快速数据传输系统及链接电源状态转换方法 - Google Patents

外设部件接口快速数据传输系统及链接电源状态转换方法 Download PDF

Info

Publication number
CN1766799A
CN1766799A CNA2005101268117A CN200510126811A CN1766799A CN 1766799 A CN1766799 A CN 1766799A CN A2005101268117 A CNA2005101268117 A CN A2005101268117A CN 200510126811 A CN200510126811 A CN 200510126811A CN 1766799 A CN1766799 A CN 1766799A
Authority
CN
China
Prior art keywords
power supply
supply state
link
circuit power
chain circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101268117A
Other languages
English (en)
Other versions
CN100373298C (zh
Inventor
曾纹郁
王惟林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1766799A publication Critical patent/CN1766799A/zh
Application granted granted Critical
Publication of CN100373298C publication Critical patent/CN100373298C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electrotherapy Devices (AREA)
  • Information Transfer Systems (AREA)

Abstract

PCI Express数据传输系统及其链路电源状态转换方法。PCI Express数据传输系统包括上游元件、下游元件及链路。上游元件及下游元件通过链路相互传输。首先，选择门限闲置时间。接着，检测链路在第一链路电源状态下，上游元件或下游元件至少其中之一是否停止数据传输。之后，若上游元件或下游元件至少其中之一停止数据传输，检测停止数据传输的时间是否达到门限闲置时间。最后，若停止数据传输的时间达到门限闲置时间，使链路进入第二链路电源状态。

Description

外设部件接口快速数据传输系统及链 接电源状态转换方法
技术领域
本发明是有关于一种PCI Express的电源状态转换方法，且特别是有关于一种PCI Express链路电源状态转换方法。
背景技术
随着时间的巨轮不断向前迈进，在个人计算机原为主流的外设部件连接接口(Peripheral Component Interconnect，PCI)，在未来的处理器与输出/输入元件需要更高的传输频宽，已渐渐超出PCI的范围。业界因此推出新一代的PCI Express，以做为未来各种运算平台的标准区域输入/输出总线。其最大特色为效能的提升，单向传输速率即可达2.5GHz，更可藉扩增通道(lane)增加传输速率，例如使用4信道即可使传输速度提升4倍。
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)，是定义元件于各个情况下的电源状态，称为元件电源状态(devicepower states，D-states)。而PCI Express更进一步的定义元件间的链路的电源状态，称为链路电源状态(link power states，L-states)。且各个链路电源状态与元件电源状态亦有相对应的关系。
元件电源状态D0(Full-On)是表示元件是于正常工作的状态下。元件于元件电源状态D0时，此时元件之间的链路是处于链路电源状态L0、L0s或L1。
元件电源状态D1及D2并未明显地定义出，但概括而言，元件电源状态D2较D0与D1节省电力，但保持较少元件的状态。元件电源状态D1较D2节省电力，但可保持更多元件的状态。元件电源状态D1及D2是对应至链路电源状态L1。
元件电源状态D3(Off)表示关机状态，包括有D3cold与D3hot状态。当元件于D3cold状态时，表示主电源未提供至元件。当元件于D3hot状态时，表示主电源提供至元件。当元件的电源状态是于D3cold状态，若有辅助电源(auxiliary power)提供给元件，则元件之间的链路是对应至链路电源状态L2；若无电源提供给元件，则元件之间的链路是对应至链路电源状态L3。元件电源状态D3hot是对应至链路电源状态L1。
链路电源状态L0是元件之间的链路于正常工作状态的电源状态。链路电源状态L0s是于元件之间的链路传输数据时，若有短暂的数据传输的闲置时段，可进入链路电源状态L0s以减少功率的耗损。
元件之间的链路于链路电源状态L1时，元件是于暂停无工作要求的状态下，而会减低元件之间的链路电力的需求。此时，并无时钟信号的触发，及锁相环路(Phase Locked Loop，PLL)亦暂停使用。
链路电源状态L2与L3为关机状态，差别在于链路电源状态L2有辅助电源的存在，而链路电源状态L3无辅助电源。
然而，在链路电源状态L0转换至链路电源状态L0s的状态下，发现并无法恰当地进入链路电源状态L0s，亦或是过于频繁地进入链路电源状态L0s，如此皆无法真正达到省电的目的。
发明内容
有鉴于此，本发明提供一种PCI Express数据传输系统及其链路电源状态转换方法，可调整门限闲置时间，使得于数据传输闲置的状态时，以适时适当地进入转换为较省电的链路电源状态，而达到真正省电的目的。
本发明提出一种PCI Express的链路电源状态转换方法，用于上游元件与下游元件之间的链路。首先，选择门限闲置时间。接着，检测链路于第一链路电源状态下，上游元件或下游元件至少其中之一是否停止数据传输。之后，若上游元件或下游元件至少其中之一停止数据传输，检测停止数据传输的时间是否达到门限闲置时间。最后，若停止数据传输的时间达到门限闲置时间，使链路进入第二链路电源状态以进入低耗电状态。
本发明提出一种PCI Express的数据传输系统，包括上游元件、下游元件及链路。链路电性连接于上游元件与下游元件之间，上游元件及下游元件通过链路相互传输数据。PCI Express的数据传输系统是选择门限闲置时间，并检测链路于第一链路电源状态下，上游元件或下游元件至少其中之一是否停止数据传输，若上游元件或下游元件至少其中之一停止数据传输，若停止数据传输的时间达到门限闲置时间，使链路进入第二链路电源状态以进入低耗电状态。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示依照本发明一较佳实施例的一种PCI Express的数据传输系统的方块图。
图2绘示依照本发明一较佳实施例的一种PCI Express的链路电源状态转换方法的流程图。
图3绘示是链路于链路电源状态L0与链路电源状态L1之间转换的相关波形图。
图4绘示是链路于链路电源状态L0与链路电源状态L0s之间转换的相关波形图。
[主要元件标号说明]
111、121：事务层
112、122：数据链路层
113、123：物理层
120：下游元件
110：上游元件
130：链路
具体实施方式
在PCI Express的规格下，是有硬件机制的主动状态电源管理(ActiveState Power Management，ASPM)以处理链路电源状态L0s进入链路电源状态L1的换转。
请参照图1，其绘示依照本发明一较佳实施例的PCI Express数据传输系统的方块图。
本发明PCI Express的数据传输系统100包含有：上游元件110、下游元件120、以及链路130。其中链路130电性连结于上游元件110(upstreamcomponent)与下游元件120(downstream component)之间。
上游元件110包括有：事务层111(Transaction Layer，TL)、数据链路层112(Data Link Layer，DLL)及物理层113(Physical Layer，PHY)。
事务层111产生数据封包(data packet)至数据链路层112，或接收数据链路层112传输而来的数据封包，亦管理与元件之间的流量控制(flowcontrol)。而事务层接收或产生的数据封包称为事务层封包(TransactionLayer Packets，TLPs)。
数据链路层112与物理层113之间传输的数据封包，以及与事务层111之间传输数据封包。数据链路层112接收数据封包后提供事务层封包至事务层111，或接收事务层111输出的事务层封包以输出数据封包至物理层113。而数据链路层在做以上动作时，更可检错以稳定传输数据封包。数据链路层112与物理层113之间传输的数据封包为数据链路层封包(Data Link LayerPackets，DLLPs)。
物理层113负责在元件110与元件120之间的链路(Link)传送封包。物理层113自元件120接收封包后，转为数据链路层封包输至数据链路层112。物理层113亦接收数据链路层112的数据链路层封包后，通过与元件120的链路传送封包至元件120的物理层。
而下游元件120与上游元件110很类似，包括有：事务层121、数据链路层122及物理层123。各层的动作亦如上述，于此不再重述。
请参照图2，其绘示依照本发明一较佳实施例的一种PCI Express的链路电源状态转换方法的流程图200。
此方法用于上游元件110与下游元件120之间的链路(Link)130。首先，选择门限闲置时间(步骤21)。接着，检测链路130于第一链路电源状态下，上游元件110或下游元件120至少其中之一是否停止数据传输(步骤22)。
若上游元件110或下游元件220至少其中之一停止数据传输，检测其停止数据传输的时间是否达到门限闲置时间(步骤23)。其中若停止数据传输的时间达到门限闲置时间，则使得链路130进入第二链路电源状态(步骤24)。
当在第二链路电源状态时，若有数据封包须传输，则使得链路130由第二链路电源状态进入第一链路电源状态。链路130先由第二链路电源状态进入过渡的链路电源状态，再进入第一链路电源状态。步骤21中，门限闲置时间是视设计所需，可自128纳秒(nanosecond，ns)到32微秒(microsecond，us)的范围调整。而相对于PCI Express的规格中，旧有规格中门限闲置时间为7微秒。在不同的需求下，例如传输频率的不同，若以固定的门限闲置时间定义进入由链路电源状态L0进入链路电源状态L0s时数据的闲置时间，并无法有效达到省电的功效。而数据的闲置定义，例如在上游元件110的事务层111并无数据的传输，或上游元件110的数据链路层112无数据的传输，或下游元件120的各层之间无数据的传输。
步骤22中，第一链路电源状态例如为：链路电源状态L0。步骤23中，第二链路电源状态系链路电源状态L1或链路电源状态L0s。
链路电源状态L0是最耗电的链路电源状态，亦即主动式状态(Activestate)或正常运作状态(normal operation state)，所有PCI Express接口上的数据交易皆是在此状态下来进行。
链路电源状态L0s是时间非常短的电源状态，可于在链路130有传输动作之间的时段，在短暂的逻辑闲置减少低功率的损耗。而由链路电源状态L0进入链路电源状态L0s是由软件控制。在L0s状态下会阻挡数据的传输。因此若要传输数据时，必须使链路130快速的回到链路电源状态L0。
链路电源状态L1较链路电源状态L0s时间长，在链路电源状态L1时，所有的传输电路皆停止动作，产生时钟拴锁(clock gating)，且所有的锁相环路(Phase Locked Loop，PLL)亦停止。
以下，是提出一例进入链路电源状态L1的过程。请参照图3，其绘示是于链路电源状态L0与链路电源状态L1之间转换的相关波形图。
当上游元件110自时间点t0遇到闲置状态，而后到时间点t1的时间达到门限闲置时间后，就会开始进入链路电源状态L1的过程。而时间点t0至时间点t 1的时间差，即本发明的概念下所选定的门限闲置时间。上游元件110在时间点t1连续送出PM_Active_State_Request_L1的数据链路层封包。上游元件110而后在时间点t2收到进入链路电源状态L1的要求，即PM_Request_Ack，且是在没有任何事务层封包或是数据链路层封包传输的情况下。在时间点t2后，使得链路130真正进入链路电源状态L1。
若在链路电源状态L1中，于时间点t3，上游元件110或下游元件120产生事务层封包或数据链路层封包，为了完成事务层封包或数据链路层封包的传输，必须回到链路电源状态L0。因此，于时间点t3后，链路130会先进入恢复状态(Recovery state)，再回到链路电源状态L0。
请参照图4，其绘示是于链路电源状态L0与链路电源状态L0s之间转换的相关波形图。当下游元件120或上游元件110于时间点t10至时间点t11，于链路电源状态L0无封包的传输，链路130则于时间点t11后进入链路电源状态L0s。
而于此例中，时间点t10至时间点t11的时间差即本发明的概念下所选定的门限闲置时间。若时间点t12时，有事务层封包或数据链路层封包的传输，为使封包顺利的传输，需使链路130回到链路电源状态L0。
在使链路130回到链路电源状态L0之前，先使链路130于时间点t12进入链路电源状态L0s.TXFTS。而后，于时间点t13后，链路230回到链路电源状态L0。
本发明上述实施例所揭露的PCI Express的链路电源状态转换方法，使得于链路电源状态L0有数据传输闲置的状态时，可以设计上或传输速度的需求调整门限闲置时间，以适时适当的进入转换为链路电源状态L0s或链路电源状态L1，而达到真正省电的目的。而可调整的门限闲置时间的应用，亦可支持未来的频宽或传输速度增加等情况，而可以应用的更长远。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (10)

1.一种外设部件接口快速链路电源状态转换方法，用于上游元件与下游元件之间的链路，该方法包括：
检测该链路于第一链路电源状态下，该上游元件或该下游元件至少其中之一是否停止数据传输，该第一链路电源状态是该链路正常传输数据的状态；
若该上游元件或该下游元件至少其中之一停止数据传输，检测停止数据传输的时间是否达到门限闲置时间；及
其中当停止数据传输的时间达到该门限闲置时间，使该链路进入第二链路电源状态。
2.根据权利要求1所述的方法，其中该第一链路电源状态为正常工作下的链路电源状态，该第二链路电源状态为低耗电状态。
3.根据权利要求1所述的方法，其中该第一链路电源状态为链路电源状态L0，该第二链路电源状态是链路电源状态L1或链路电源状态L0s。
4.根据权利要求1所述的方法，其中当在该第二链路电源状态时，若有数据封包须传输，则使得该链路由该第二链路电源状态进入该第一链路电源状态。
5.根据权利要求4所述的方法，其中该链路先由该第二链路电源状态进入过渡的链路电源状态，再进入该第一链路电源状态。
6.一种外设部件接口快速数据传输系统，包括：
上游元件；
下游元件；
链路，电性连接于该上游元件与该下游元件之间，该上游元件及该下游元件系通过该链路相互传输数据，该第一链路电源状态是该链路正常传输数据的状态；
其中，该数据传输系统是选择门限闲置时间，并持续检测该链路于第一链路电源状态下，该上游元件或该下游元件至少其中之一是否停止数据传输，若该上游元件或该下游元件至少其中之一停止数据传输，若停止数据传输的时间达到该门限闲置时间，使该链路进入第二链路电源状态以进入低耗电状态。
7.根据权利要求6所述的数据传输系统，其中该第一链路电源状态为正常工作下的链路电源状态，该第二链路电源状态为低耗电状态。
8.根据权利要求6所述的数据传输系统，其中该第一链路电源状态是链路电源状态L0，该第二链路电源状态是链路电源状态L1或链路电源状态L0s。
9.根据权利要求6所述的数据传输系统，其中当在该第二链路电源状态时，若有数据封包须传输，则使得该链路由该第二链路电源状态进入该第一链路电源状态。
10.根据权利要求9所述的数据传输系统，其中该链路先由该第二链路电源状态进入过渡的链路电源状态，再进入该第一链路电源状态。
CNB2005101268117A 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法 Expired - Lifetime CN100373298C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68331305P 2005-05-23 2005-05-23
US60/683,313 2005-05-23

Publications (2)

Publication Number Publication Date
CN1766799A true CN1766799A (zh) 2006-05-03
CN100373298C CN100373298C (zh) 2008-03-05

Family

ID=36742711

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB2005101254383A Expired - Lifetime CN100373297C (zh) 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法
CNB200510126728XA Expired - Lifetime CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法
CNB2005101268117A Expired - Lifetime CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB2005101254383A Expired - Lifetime CN100373297C (zh) 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法
CNB200510126728XA Expired - Lifetime CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Country Status (3)

Country Link
US (6) US20060265611A1 (zh)
CN (5) CN100373297C (zh)
TW (5) TWI311705B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103076868A (zh) * 2013-01-06 2013-05-01 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
CN103797435A (zh) * 2011-07-06 2014-05-14 爱立信调制解调器有限公司 用于控制两个集成电路之间的事务交换的方法
US9423864B2 (en) 2011-07-27 2016-08-23 Huawei Technologies Co., Ltd. PCI express device and link energy management method and device
CN108924008A (zh) * 2018-07-10 2018-11-30 郑州云海信息技术有限公司 一种双控制器数据通信方法、装置、设备及可读存储介质

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069711B2 (en) * 2006-06-30 2018-09-04 Intel Corporation System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption
KR100954819B1 (ko) * 2007-01-22 2010-04-28 이노베이티브 소닉 리미티드 무선통신시스템에서 다중입력다중출력（ｍｉｍｏ）프로세스를 개선하는 방법 및 장치
KR20080074754A (ko) * 2007-02-08 2008-08-13 이노베이티브 소닉 리미티드 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치
CN101123511B (zh) * 2007-09-21 2010-06-02 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
US9146892B2 (en) * 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
KR101464741B1 (ko) * 2007-12-12 2014-11-24 엘지전자 주식회사 전원관리 제어 장치 및 방법
JP5096905B2 (ja) * 2007-12-20 2012-12-12 株式会社日立製作所 サーバ装置及びそのリンク回復処理方法
US8706924B2 (en) * 2008-08-14 2014-04-22 Via Technologies, Inc. PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
US8971241B2 (en) * 2008-09-30 2015-03-03 Qualcolmm Incorporated Techniques for supporting relay operation in wireless communication systems
US9203564B2 (en) * 2008-10-20 2015-12-01 Qualcomm Incorporated Data transmission via a relay station in a wireless communication system
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8601296B2 (en) 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
CN101526846B (zh) * 2009-04-29 2011-12-07 成都市华为赛门铁克科技有限公司 Pcie系统及其控制方法
US8831666B2 (en) 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8312187B2 (en) * 2009-09-18 2012-11-13 Oracle America, Inc. Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
CN102075342A (zh) * 2009-11-23 2011-05-25 智微科技股份有限公司 网络装置及其控制方法
CN102082671A (zh) * 2009-11-30 2011-06-01 智微科技股份有限公司 网络装置及其控制方法
US20110145655A1 (en) * 2009-12-11 2011-06-16 Mike Erickson Input/output hub to input/output device communication
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
WO2013162512A1 (en) * 2012-04-24 2013-10-31 Intel Corporation Adaptive low-power link-state entry policy for active interconnect link power management
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
US10216814B2 (en) 2013-05-17 2019-02-26 Oracle International Corporation Supporting combination of flow based ETL and entity relationship based ETL
US9507838B2 (en) * 2013-05-17 2016-11-29 Oracle International Corporation Use of projector and selector component types for ETL map design
GB201309336D0 (en) 2013-05-23 2013-07-10 Protia As Proton conducing ceramic membrage
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9535490B2 (en) 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
KR102714198B1 (ko) * 2016-10-31 2024-10-10 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US11054887B2 (en) * 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
US11467999B2 (en) 2018-06-29 2022-10-11 Intel Corporation Negotiating asymmetric link widths dynamically in a multi-lane link
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US10855600B2 (en) * 2018-11-13 2020-12-01 Intel Corporation System, apparatus and method for traffic shaping of data communication via an interconnect
US11073894B2 (en) * 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
TWI751501B (zh) * 2020-02-25 2022-01-01 宏碁股份有限公司 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
US20220066531A1 (en) * 2020-08-27 2022-03-03 Realtek Semiconductor Corp. Docking station for power management
US12416962B2 (en) 2020-09-24 2025-09-16 Advanced Micro Devices, Inc. Mechanism for performing distributed power management of a multi-GPU system by powering down links based on previously detected idle conditions
US11763040B2 (en) * 2021-04-07 2023-09-19 Western Digital Technologies, Inc. Enhanced D3-cold and faster recovery
US12153485B2 (en) 2021-07-09 2024-11-26 Ati Technologies Ulc In-band communication interface power management fencing
CN118245417A (zh) * 2022-12-23 2024-06-25 瑞昱半导体股份有限公司 活动状态电源管理机制的动态管理方法及动态管理系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer
US4872110A (en) * 1987-09-03 1989-10-03 Bull Hn Information Systems Inc. Storage of input/output command timeout and acknowledge responses
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
ATE176063T1 (de) * 1994-04-06 1999-02-15 Advanced Micro Devices Inc Parallelschlussschnittstellenschaltkreise in rechnersystemen
US5974558A (en) * 1994-09-02 1999-10-26 Packard Bell Nec Resume on pen contact
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
GB2326065B (en) * 1997-06-05 2002-05-29 Mentor Graphics Corp A scalable processor independent on-chip bus
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US6076128A (en) * 1998-01-28 2000-06-13 International Business Machines Corp. Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses
GB2369717B (en) * 1999-08-25 2003-10-15 Seagate Technology Llc Intelligent power management of disc drives
US6694390B1 (en) * 2000-09-11 2004-02-17 Intel Corporation Managing bus transaction dependencies
US7287096B2 (en) * 2001-05-19 2007-10-23 Texas Instruments Incorporated Method for robust, flexible reconfiguration of transceive parameters for communication systems
US20030123486A1 (en) * 2001-12-31 2003-07-03 Globespanvirata Incorporated System and method for utilizing power management functionality between DSL peers
US7047428B2 (en) * 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
US6959395B2 (en) * 2002-06-26 2005-10-25 Broadcom Corporation Method and apparatus for the conditional enablement of PCI power management
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7350087B2 (en) * 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US7185212B2 (en) * 2003-07-21 2007-02-27 Silicon Integrated Systems Corp. Method for PCI express power management using a PCI PM mechanism in a computer system
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
CN1246751C (zh) * 2003-09-09 2006-03-22 威盛电子股份有限公司 具有电源管理的计算机系统及其方法
US7320080B2 (en) * 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7337338B2 (en) * 2004-01-16 2008-02-26 Dell Products L.P. Information handling system capable of operation in reduced power states
CN100527725C (zh) * 2004-03-05 2009-08-12 威盛电子股份有限公司 调整网络接口的电源消耗的方法
US7383457B1 (en) * 2005-03-23 2008-06-03 Apple Inc. Adaptive power-reduction mode
US7469366B1 (en) * 2005-12-13 2008-12-23 Nvidia Corporation Measurement of health statistics for a high-speed interface

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797435A (zh) * 2011-07-06 2014-05-14 爱立信调制解调器有限公司 用于控制两个集成电路之间的事务交换的方法
US9767056B2 (en) 2011-07-06 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method for controlling transaction exchanges between two integrated circuits
US9423864B2 (en) 2011-07-27 2016-08-23 Huawei Technologies Co., Ltd. PCI express device and link energy management method and device
CN103076868A (zh) * 2013-01-06 2013-05-01 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
CN103076868B (zh) * 2013-01-06 2015-08-26 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
TWI502332B (zh) * 2013-01-06 2015-10-01 Via Tech Inc 電源管理方法及應用該方法之電子系統
US9292072B2 (en) 2013-01-06 2016-03-22 Via Technologies, Inc. Power management method for an electronic system
CN108924008A (zh) * 2018-07-10 2018-11-30 郑州云海信息技术有限公司 一种双控制器数据通信方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
US20060265611A1 (en) 2006-11-23
TWI308695B (en) 2009-04-11
US20100115311A1 (en) 2010-05-06
CN100353285C (zh) 2007-12-05
CN100407107C (zh) 2008-07-30
CN1763696A (zh) 2006-04-26
US7721031B2 (en) 2010-05-18
CN100373298C (zh) 2008-03-05
US20060271649A1 (en) 2006-11-30
TW200641620A (en) 2006-12-01
CN100373297C (zh) 2008-03-05
TW200641617A (en) 2006-12-01
CN100390707C (zh) 2008-05-28
US20060271651A1 (en) 2006-11-30
TW200641595A (en) 2006-12-01
US7647517B2 (en) 2010-01-12
CN1763694A (zh) 2006-04-26
US20060265612A1 (en) 2006-11-23
CN1841269A (zh) 2006-10-04
CN1811664A (zh) 2006-08-02
TWI298839B (en) 2008-07-11
TW200641623A (en) 2006-12-01
TWI295769B (en) 2008-04-11
TW200641596A (en) 2006-12-01
TWI325536B (en) 2010-06-01
US7607029B2 (en) 2009-10-20
US20060262839A1 (en) 2006-11-23
US7849340B2 (en) 2010-12-07
TWI311705B (en) 2009-07-01

Similar Documents

Publication Publication Date Title
CN1766799A (zh) 外设部件接口快速数据传输系统及链接电源状态转换方法
CN103765345B (zh) 用于降低平台中空闲链路功率的方法和装置
CN101030097A (zh) 减少计算机系统于工作状态下电源消耗的方法及芯片组
US9117036B2 (en) Fast exit from low-power state for bus protocol compatible device
US7702944B2 (en) Dynamic frequency scaling sequence for multi-gigahertz microprocessors
WO2022262819A1 (zh) 边缘计算模组及其功耗控制方法
CN101063894A (zh) 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN1702601A (zh) 带串行ata接口的电子设备及该设备中使用的省电控制方法
CN1620757A (zh) 分频器
CN101727163A (zh) 具有省电功能的嵌入式系统及其相关省电方法
CN1471664A (zh) 用于总线连接电路块的功率调节方法和装置
CN1300661C (zh) 计算机系统及电源管理状态切换方法
CN1639670A (zh) 在不同时钟频率总线之间传输数据
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN1280688C (zh) 计算机系统的电源管理系统
KR100737549B1 (ko) 주소 버스 전력 제어에 관한 장치 및 방법
CN1547088A (zh) 中断信号控制方法
CN1696869A (zh) 计算机设备的动态省电方法
CN1547127A (zh) 中断信号控制系统与控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080305