CN1761061A - 半导体器件以及使用该器件的晶体振荡器 - Google Patents

Abstract

提供了一种小巧的半导体器件，该半导体器件形成了能够获得良好的电容变化的用于高频的电容元件。还提供了一种MOS电容器型半导体器件，该器件包括：通过栅极绝缘膜形成在衬底表面上的栅电极，设置成其间具有所述栅电极的源极/漏极区，以及包括用于接触衬底的接触扩散区的背栅。调整施加在源极或漏极区与栅电极之间的区域上或者施加在栅电极与背栅之间的区域上的电压，使得能够调整累积在栅极绝缘膜处的电荷。在该器件中，确定源极区与漏极区之间的距离或者背栅与栅电极之间的距离，使得在所施加的电压的一个周期内，电子或空穴能够累积在栅极绝缘膜与衬底之间的界面处。

Description

半导体器件以及使用该器件的晶体振荡器

技术领域

本发明涉及MOS(金属氧化物半导体)电容器型半导体器件以及使用该器件的晶体振荡器，更具体而言，涉及形成MOS结构电容器的半导体器件。

背景技术

近年来，诸如移动电话的移动通信设备得到快速改进，并且存在在通信设备中进行各种额外的功能性改进的需求，比如尺寸的进一步减小以及在更高的频率下工作。因此，需要能够在更高的频率下工作的更小巧的晶体振荡器，因为晶体振荡器的频率被用作标准通信频率。

为了减小晶体振荡器的尺寸并且使该器件进行高频工作，晶体振荡器必须与振荡频率相关。当通过选择所使用的晶体取向并且当改变电极的设计，比如形成在晶体表面上的电极的间距和阻抗时，能够在某种程度上实现高频工作。然而，这样的改变会导致频率灵敏度的降低，这将造成特性的劣化，因此，必须通过振荡电路部分来补偿频率灵敏度的降低。

在使用这样的晶体振荡器的振荡电路中，为了实现高频工作，同时解决频率灵敏度降低的问题，增大了用作晶体振荡器负载的电容值的最小和最大值，从而能够增大频率变化的宽度。

已知的是，利用通过P型和N型半导体的结所形成的电容器、具有可变电容的可变电容器(下文中称为“开关电容器”)或者用于增大频率变化宽度的诸如MOS电容器的其他电容器，能够改善振荡电路的特性。

为了增大在P型和N型半导体的结中电容变化的宽度，必须改变P型和N型载流子浓度，以改变结电容，但是随着浓度差的增大，绝对电容值的变化也增大。

在以上所描述的电容器中，开关电容器的使用需要额外的开关电容以增大电容变化的宽度，并且必须增大开关电容值和开关元件的面积。

当使用MOS电容器时，必须增大电极之间的电容的变化宽度，因此，正如开关电容器的情况那样，需要额外的面积，但是与使用开关元件的情况相比，能够减小元件的面积。然而，高频特性劣化了。

例如，如图10所示，典型的常规MOS电容器型半导体器件包括：硅衬底(或形成在硅衬底表面上的阱)37，其间具有栅电极35的源极区38和漏极区39，以及在该器件周围的具有接触扩散区40的背栅(back gate)34。还存在源极线31、栅极线32、漏极线33以及背栅线34。控制这些线之间的电势，从而在形成于栅电极35与硅衬底37之间的栅极氧化膜36处累积并改变电容。

在所提出的器件中，为了改善诸如最大振荡频率的整体高频特性，在有源区上形成环形的栅电极，在有源区中栅电极的内侧区域中形成漏极区，在栅电极的外侧区域中形成源极区，并且连接到栅电极的栅极延伸线从源极区的顶部延伸到元件隔离区上。这样，获得了良好的高频特性(参见例如日本专利特开No.H10-214971)。

然而，当使用能够在对应于最大振荡频率的高频下工作的MOS晶体管来产生电极之间的电容变化时，需要额外的面积。在采用电容器形成振荡器时，这样做并不合适，甚至可能劣化振荡器的特性，而不是对其予以改善。

根据频率和所使用的电极的结构，以下定义了能够在尺寸上减小并在高频下工作的MOS电容器型半导体器件的频率特性。

(1)使用栅极与源极(漏极)之间的电容值

在由电子的移动速度所定义的周期中，作为载流子的电子的移动距离(扩散长度)能够通过以下表达式表达：

电子的移动距离：Ln＝sqrt(Dn×τ_n)

其中Dn是电子的扩散系数，τ_n是所用频率的周期[s]。

当施加电压以使栅极被正向偏置时，电子从漏极和源极被提供，并累积在SiO₂的栅极氧化膜与Si衬底之间的SiO₂/Si界面处。此时，当源极-漏极距离L较大时，通过扩散移动的作为少数载流子的电子不能到达中心部分，电容值减小。更具体而言，从图5中响应于栅极电压变化的电容变化的测量结果可以看出，在100kHz频率附近，示出了足够的灵敏度特性，但是在约20MHz处，灵敏度特性大大降低。

这很可能是因为，随着所用频率更高，所述移动距离更短，电子不会到达中心部分。因此，对于高频区域的工作，实际的源极-漏极距离L必须不大于电子的移动距离Ln(Ln依赖性)。

(2)使用栅极与背栅之间的电容

当施加电压从而负向偏置栅极时，空穴从背栅电极被提供并累积在SiO₂/Si界面处。

在由空穴的移动速度所定义的周期中作为载流子的空穴的移动距离(扩散长度)能够通过以下表达式表达：

一个周期内空穴的移动距离：Wp＝sqrt(Dp×τ_p)

其中Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

当栅极和背栅之间的距离，换言之栅极端部和用于接触背栅的接触扩散区40之间的距离L_BG较大时，背栅中的移动空穴在其扩散时不到达所述端部，电容值较小。更具体而言，从图6中栅极电压变化时利用背栅的电容变化的测量结果可以看出，在100kHz频率附近，示出了足够的灵敏度特性，但是在20MHz的高频，灵敏度特性大大降低。

更具体而言，当所用频率更高时，移动距离更短，空穴不会到达栅极端部。因此，对于高频工作，栅极和背栅之间的实际距离L_BG必须等于或小于空穴的移动距离Wp(Wp依赖性)。

发明内容

本发明针对上述问题，本发明的一个目的是提供一种形成了用于高频操作的小巧电容元件的半导体器件，该电容元件能够获得良好的电容变化，同时防止频率变化的宽度降低。

根据本发明，通过调整电子和空穴距各个区域的距离，使电子和空穴在移动时在移动方向上反向，并且，由于这样改进布局，提供了能够在高频工作而不会产生问题的半导体器件。

更具体而言，根据本发明的MOS电容器型半导体器件包括：通过栅极绝缘膜形成在衬底表面上的栅电极，设置成其间具有所述栅电极的源极/漏极区，以及具有用于接触衬底的接触扩散区的背栅。调整施加在源极/漏极区与栅电极之间或者施加在栅电极与背栅之间的电压，从而使累积在栅极绝缘膜处的电荷能够得到调整。确定源极区与漏极区之间的距离或者背栅与栅电极之间的距离，使得在叠加于所施加的电压上的频率的一个周期内，电子或空穴能够累积在栅极绝缘膜与衬底之间的界面处。

这样，如果工作频率较高，则移动距离较短，电子或空穴不会到达栅极的端部，能够防止电势反相，因此该器件能够在高频下使用。更为优选的是，确定所述距离，使得电子或空穴在栅极绝缘膜与衬底之间的界面处累积到基本饱和的水平。

在根据本发明的MOS电容器型半导体器件中，确定源极-漏极距离以及背栅与栅电极之间的距离，使得在叠加于所施加的电压上的频率的一个周期内，电子或空穴能够累积在栅极绝缘膜与衬底之间的界面处。

这样，当在工作频率较高的情况下调整源极/漏极区与栅电极之间的电荷以及背栅与栅电极之间的电荷时，移动距离较短，电子或空穴不会到达栅极的端部，能够防止电势反相。因此，该器件能够在高频下使用。

更具体而言，根据本发明的MOS电容器型半导体器件包括：通过栅极绝缘膜形成在衬底表面上的栅电极，设置成其间具有所述栅电极的源极/漏极区，以及具有用于接触衬底的接触扩散区的背栅。调整施加在源极或漏极区与栅电极之间或者施加在栅电极与背栅之间的电压，从而能使累积在栅极绝缘膜处的电荷能够得到调整。确定源极-漏极距离或者背栅与栅电极之间的距离，使得在叠加于所施加的电压上的频率的一个周期内，电子或空穴能够累积在栅极绝缘膜与衬底之间的界面处。

这样，如果在高频下移动距离较短，则电子或空穴不会到达栅极的端部，能够防止电势反相，从而使该器件能够在高频下使用。

此外，在根据本发明的MOS电容器型半导体器件中，源极-漏极距离L_SD设定成满足基于所用频率而确定的以下的表达式(1)：

L_SD＜Ln，其中Ln＝sqrt(Dn×τ_n)        ...(1)

其中Ln是电子在一个周期内的移动距离，Dn是电子的扩散系数，τ_n是所用频率的周期[s]。

这样，当源极-漏极距离L_SD小于基于源极/漏极与栅极之间的电势差而使电子在一个周期内移动的距离Ln时，电子不会到达栅极的端部，能够防止电势反相，使得该器件能够在高频下工作。

此外，在根据本发明的MOS电容器型半导体器件中，背栅-栅极距离L_BG设定成满足基于所用频率而确定的以下的表达式(2)：

L_BG＜Wp，其中Wp＝sqrt(Dp×τ_p)       ...(2)

其中Wp是空穴在一个周期内的移动距离，Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

这样，当背栅-栅极距离L_BG小于基于栅极与背栅之间的电势差而使空穴在一个周期内移动的距离Wp时，空穴不会到达栅极的端部，能够防止电势反相，使得该器件能够在高频下工作。

此外，在根据本发明的MOS电容器型半导体器件中，源极-漏极距离L_SD和栅电极与背栅之间的距离L_BG设定成满足以下的表达式(1)和(2)：

L_SD＜Ln，其中Ln＝sqrt(Dn×τ_n)          ...(1)

其中Ln是电子在一个周期内的移动距离，Dn是电子的扩散系数，τ_n是所用频率的周期[s]，以及

L_BG＜Wp，其中Wp＝sqrt(Dp×τ_p)          ...(2)

其中Wp是空穴在一个周期内的移动距离，Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

在根据本发明的MOS电容器型半导体器件中，栅电极排列成H形。

这样，背栅的排列能够更加灵活，从而简化设计。

在根据本发明的MOS电容器型半导体器件中，栅电极排列成十字形。

这样，源极/漏极区的面积进一步减小，因此能够增大振荡器件的频率变化宽度。

在根据本发明的MOS电容器型半导体器件中，提供了形成背栅的衬底接触，从而能够设定源极-漏极距离L_SD和背栅-栅极距离L_BG，使得源极/漏极区设置在其半径等于距栅电极中心的距离Ln的圆内，该距离Ln根据基于所用频率而定义的表达式(1)确定，并且背栅设置在其半径等于距离Wp的圆内，该距离Wp根据基于所用频率而定义的表达式(2)确定。

在根据本发明的MOS电容器型半导体器件中，栅电极的中心位于栅电极的重心。

这样，能够形成不遭受掩模错位的器件。

根据本发明的MOS电容器型半导体器件形成在形成于衬底表面上的阱中并且与衬底隔离。

这样，能够将背栅电势固定在与参考电势不同的电势上，并且将背栅电势连接到源极或漏极，从而能够增大变化量。

根据本发明的晶体振荡器利用上述MOS电容器型半导体器件作为负载电容。使用于晶体振荡器的该负载电容变化，从而使频率变化，并且将控制电势提供到作为负载电容的MOS电容器型半导体器件的栅电极、漏极或源极，从而控制电势差以允许电容变化。

这样，能够增大MOS电容器型半导体器件的电容变化的宽度，并且能够增大频率变化的宽度。

在根据本发明的晶体振荡器中，MOS电容器型半导体器件用作单元器件，并且提供至少两个这样的器件以形成MOS电容器。

以这样的方式，多个元件被独立地控制，从而能够增大可供控制的电容量的宽度。

在根据本发明的晶体振荡器中，沿对角线设置MOS半导体器件，使得重心位于两个元件之间。

这样，即使存在任何尺寸误差，也能够容易地被吸收，这能够减少错误操作。

在高的工作频率下，从电极端注入的电子或空穴的移动距离过短，从而使载流子不能到达界面，因此观察到L依赖性和W依赖性。在根据本发明的半导体器件中，为了确保所用电极之间足够的电容，将源极、漏极和背栅的部分或全部设置在距栅电极的预定距离之内。这样，提供了不会产生与频率变化宽度相关的问题的MOS电容器型半导体器件。

附图说明

图1是根据本发明第一实施例的利用MOS电容器型半导体器件的晶体振荡电路的等效电路图；

图2(a)至2(d)是根据第一实施例的MOS电容器型半导体器件的视图；

图3(a)至3(c)是根据本发明第二实施例的MOS电容器型半导体器件的视图；

图4(a)和4(b)是根据本发明第三实施例的MOS电容器型半导体器件的视图；

图5(a)和5(b)是根据本发明第四实施例的MOS电容器型半导体器件的视图；

图6(a)和6(b)是根据本发明第五实施例的MOS电容器型半导体器件的视图；

图7至9是根据本发明第六至第八实施例的MOS电容器型半导体器件的视图；

图10是常规器件结构的截面图；

图11是表示所施加的电压与栅极-源极电容之间关系的曲线图；

图12是表示所施加的电压与栅极-背栅电容之间关系的曲线图。

具体实施方式

现结合附图详细描述本发明的实施例。

第一实施例

图1是根据本发明第一实施例的利用MOS电容器型半导体器件的晶体振荡电路的构造图。该晶体振荡电路包括振荡电路部分44、晶体振荡器60以及负载电容器部分50。根据第一实施例，形成负载电容器部分50的MOS电容器型半导体器件56和57具有设置在由所用频率周期限定的距栅电极中心规定距离之内的背栅、源极和漏极。这样，从电极端注入的电子或空穴的移动距离不会过短从而使载流子不能到达界面。注意，负载电容器部分50包括MOS电容器型半导体器件56和57、电阻51至53以及电容器54和55。振荡电路部分44包括反相器晶体管43、反馈电阻41以及限流电阻42。

在图2(a)至2(d)中也示出了根据第一实施例的MOS电容器型半导体器件。图2(a)至2(c)分别是沿图2(d)中的线A-A、B-B和C-C得到的截面图。图2(d)是其顶视图。在MOS电容器型半导体器件中，栅电极11由形成在硅衬底13上的多晶硅制成，在栅电极11和硅衬底13之间具有栅极氧化膜12。背栅14、15和16由P型扩散层制成，该P型扩散层通过将高浓度的P型半导体扩散到P阱13中而形成，该P阱13通过将P型半导体扩散到N型硅衬底13的表面中而形成。漏极/源极区17、18和19由N型半导体层制成，该N型半导体层通过将N型半导体扩散到P阱13中而形成。

根据本发明的第一实施例，为了确保电极之间足够的电容，源极-漏极距离L_SD和背栅-栅极距离L_BG设定为满足基于所用频率所定义的以下表达式(1)和(2)。实际上，源极/漏极区17、18和19设置在其半径等于距离Ln的圆内，该距离Ln根据基于所用频率的表达式(1)而被确定，并且形成背栅的P型扩散层14、15和16设置在其半径等于距离Wp的圆内，该距离Wp根据基于所用频率的表达式(2)而被确定。

一个周期内电子的移动距离：Ln＝sqrt(Dn×τ_n)       ...(1)

其中Dn是电子的扩散系数，τ_n是所用频率的周期[s]。

一个周期内空穴的移动距离：Wp＝sqrt(Dp×τ_p)       ...(2)

其中Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

根据本实施例，栅电极排列成H形。

这样，半导体器件设置成使得电子和空穴在一周期内到达栅极并且电荷累积在栅极绝缘膜处，从而能够响应于频率变化的宽度而保持电容变化的预期宽度。

在这种情况下，作为源极/漏极区的N型扩散层17、18和19以及作为背栅的P型扩散层14、15和16均设置在其半径为距离Ln和Wp的圆内，距离Ln和Wp分别根据表达式(1)和(2)而定义。

需注意的是，理想的是这些层完全设置在其半径为表达式(1)和(2)所定义的距离Ln和Wp的圆内，但是这些层必须至少一半在所述圆内。

本发明不仅适用于NMOS器件，而且还适用于PMOS器件。对于PMOS器件，导电性相反，因此，表示一周期内电子和空穴移动距离的表达式(1)和(2)被相反地应用。

第二实施例

根据第一实施例，栅电极排列成H形，并且源极-漏极距离L_SD和背栅-栅极距离L_BG在移动距离之内。而根据第二实施例，栅电极排列成十字形，使得源极-漏极距离L_SD和背栅-栅极距离L_BG在移动距离内。

在图3(a)至3(c)中示出了根据第二实施例的MOS电容器型半导体器件。图3(a)和3(b)分别是沿图3(c)中的线A-A和B-B得到的截面图。图3(c)是其顶视图。在MOS电容器型半导体器件中，栅电极11由通过栅极氧化膜12形成在硅衬底13上的多晶硅制成，背栅14由P型扩散层制成，该P型扩散层通过将高浓度的P型半导体扩散到P阱13中而形成，该P阱13通过将P型半导体扩散到N型硅衬底13的表面中而形成。漏极/源极区18和19由N型半导体层制成，该N型半导体层通过将N型半导体扩散到P阱13中而形成。

根据第二实施例，为了确保所用电极之间必要的电容，源极-漏极距离L_SD和背栅-栅极距离L_BG设定为满足基于所用频率而定义的表达式(1)和(2)。实际上，源极/漏极区18和19设置在其半径等于距栅电极11中心的距离Ln的圆内，该距离Ln根据基于所用频率定义的表达式(1)而被确定，并且形成背栅的P型扩散层14设置在其半径等于距离Wp的圆内，该距离Wp根据基于所用频率定义的表达式(2)而被确定。

这样，半导体器件设置成使得电子和空穴在一周期内到达栅极并且电荷累积在栅极绝缘膜处，从而能够响应于频率变化的宽度而保持电容变化的预期宽度。

第三实施例

根据前面所描述的实施例，栅电极排列成十字形或H形，使得源极-漏极距离L_SD和背栅-栅极距离L_BG在移动距离之内。根据第三实施例，仅利用栅极与源极/漏极区之间的电容变化，使得源极-漏极距离L_SD在移动距离之内。

在图4(a)至4(b)中示出了根据第三实施例的MOS电容器型半导体器件。图4(a)是沿图4(b)中的线A-A得到的截面图，图4(b)是其顶视图。与第一和第二实施例类似，在MOS电容器型半导体器件中，栅电极11由通过栅极氧化膜12形成在硅衬底13上的多晶硅制成，漏极/源极区18和19由P型半导体层制成，该P型半导体层通过将P型半导体扩散到P阱13中而形成。

根据第三实施例，为了确保所用电极之间必要的电容，源极-漏极距离L_SD设定为满足基于所用频率而定义的表达式(2)。实际上，源极/漏极区18和19设置在其半径等于距栅电极11中心的距离Wp的圆内，该距离Wp根据基于所用频率定义的表达式(2)而被确定。

这样，半导体器件设置成使得电子在一周期内到达栅极并且电荷累积在栅极绝缘膜处，从而能够响应于频率变化的宽度而保持电容变化的预期宽度。能够增大栅极与源极/漏极区之间的区域上的电压，同时能够将电容从小的量值变到大的量值。

第四实施例

根据第三实施例，源极-漏极距离L_SD在移动距离之内，而根据第四实施例，仅利用通过控制施加到背栅与栅极之间的区域上的电压所引起的电容变化，使得背栅-栅极距离L_BG设定在以上所述的移动范围内。

在图5(a)和5(b)中示出了根据第四实施例的MOS电容器型半导体器件。图5(a)是沿图5B中的线A-A得到的截面图，图5(b)是其顶视图。与第一至第三实施例类似，在MOS电容器型半导体器件中，栅电极11由通过栅极氧化膜12形成在硅衬底13上的多晶硅制成，背栅15和16由N型半导体层制成，该N型半导体层通过将N型半导体扩散到P阱13中而形成。

根据第四实施例，为了确保电极之间必要的电容，背栅-栅极距离L_BG设定为满足基于所用频率而定义的表达式(1)。实际上，用于背栅的P型扩散区15和16设置在其半径等于距栅电极11中心的距离Ln的圆内，该距离Ln根据基于所用频率定义的表达式(1)而被确定。

这样，半导体器件设置成使得空穴在一周期内到达栅极并且电荷累积在栅极绝缘膜处，从而能够响应于频率变化的宽度而保持电容变化的预期宽度。能够增大栅极与背栅之间的区域上的电压，同时能够将电容从大的量值变到小的量值。

根据本实施例，栅电极排列成H形。

第五实施例

根据第四实施例，背栅-栅极距离L_BG设定在移动距离之内，并且这也应用于第五实施例。栅电极具有从其H形排布向外的突出体，并且背栅-栅极距离L_BG设定在移动距离之内。

在图6(a)和6(b)中示出了根据第五实施例的MOS电容器型半导体器件。图6(a)是沿图6(b)中的线A-A得到的截面图，图6(b)是其顶视图。与第一至第四实施例类似，在MOS电容器型半导体器件中，栅电极11由通过栅极氧化膜12形成在硅衬底13上的多晶硅制成，背栅14由N型半导体层制成，该N型半导体层通过将N型半导体扩散到P阱13中而形成。

根据第五实施例，为了确保所用电极之间必要的电容，背栅-栅极距离L_BG设定为满足基于所用频率而定义的表达式(1)。实际上，用于背栅的P型扩散区14设置在其半径等于距栅电极11中心的距离Ln的圆内，该距离Ln根据基于所用频率定义的表达式(1)而被确定。

这样，与第四实施例类似，半导体器件设置成使得空穴在一周期内到达栅极并且电荷累积在栅极绝缘膜处，从而能够响应于频率变化的宽度而保持电容变化的预期宽度。能够增大栅极与背栅之间的区域上的电压，同时能够将电容从大的量值变到小的量值。

第六实施例

图7示出了根据本发明第六实施例的MOS电容器型半导体器件的布局图。

在该实例中，将根据第一至第五实施例中任意一个实施例的MOS电容器型半导体器件设置为单元器件，并且四个这样的器件用于形成负载电容器。

这样，能够在更高的频率下工作。

第七实施例

图8示出了根据第一至第五实施例的两个或更多个MOS电容器型半导体器件的排布，其中两个器件沿对角线设置，重心位于其间，并且在顶视图中，这样的器件被相对地设置在垂直和对角线方向上。

在这种排布中，能够吸收工艺中引起的误差，从而能够减小半导体器件的电容值的偏差，并能够获得更精确的电容值。

第八实施例

图9示出了两个或更多个块的排布，每个块包括根据第一至第五实施例中任意一个的MOS结构，其中重心位于两个块之间，并且在顶视图中，所述块沿对角线并且相对地设置在垂直和对角线方向上。

在这种排布中，能够减小半导体器件的电容值的偏差，并且能够提供更精确的电容值。

根据本发明的半导体器件能够作为高频MOS电容器型半导体器件应用，该器件允许其电容在高频带内被高度精确地调节。

Claims (13)

1.一种金属氧化物半导体电容器型半导体器件，包括：

栅电极，其通过栅极绝缘膜形成在衬底的表面上；

源极/漏极区，其间设置有所述栅电极；以及

背栅，其具有用于接触所述衬底的接触扩散区，

其中调整施加在所述源极/漏极区与所述栅电极之间或者施加在所述栅电极与所述背栅之间的电压，使得能够调整累积在所述栅极绝缘膜处的电荷；并且

确定所述源极区与漏极区之间的距离或者所述背栅与所述栅电极之间的距离，使得在叠加于所施加的电压上的频率的一个周期内，电子或空穴能够累积在所述栅极绝缘膜与所述衬底之间的界面处。

2.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中确定源极-漏极距离以及所述背栅与所述栅电极之间的距离，使得在叠加于所施加的电压上的频率的一个周期内，电子或空穴能够累积在所述栅极绝缘膜与所述衬底之间的界面处。

3.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中源极-漏极距离L_SD设定成满足基于所用频率而确定的以下的表达式1：

L_SD＜Ln，其中Ln＝sqrt(Dn×T_n)          1

其中Ln是电子的移动距离，Dn是电子的扩散系数，T_n是所用频率的周期[s]。

4.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中所述背栅与所述栅电极之间的距离L_BG设定成满足基于所用频率而确定的以下的表达式2：

L_BG＜Wp，其中Wp＝sqrt(Dp×τ_p)         2

其中Wp是空穴的移动距离，Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

5.根据权利要求2所述的金属氧化物半导体电容器型半导体器件，其中源极-漏极距离L_SD和所述背栅与所述栅电极之间的距离L_BG分别设定成满足以下的表达式1和2：

L_SD＜Ln，其中Ln＝sqrt(Dn×τ_n)         1

其中Ln是电子的移动距离，Dn是电子的扩散系数，τ_n是所用频率的周期[s]，以及

L_BG＜Wp，其中Wp＝sqrt(Dp×τ_p)        2

其中Wp是空穴的移动距离，Dp是空穴的扩散系数，τ_p是所用频率的周期[s]。

6.根据权利要求5所述的金属氧化物半导体电容器型半导体器件，其中提供形成所述背栅的衬底接触，从而设定所述源极-漏极距离L_SD和所述背栅与所述栅电极之间的距离L_BG，使得所述源极/漏极区设置在其半径等于距所述栅电极中心的距离Ln的圆内，该距离Ln根据基于所用频率而定义的表达式1确定，并且所述背栅设置在其半径等于距离Wp的圆内，该距离Wp根据基于所用频率而定义的表达式2确定。

7.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中所述栅电极排列成H形。

8.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中所述栅电极排列成十字形。

9.根据权利要求1所述的金属氧化物半导体电容器型半导体器件，其中该金属氧化物半导体电容器型半导体器件形成在形成于所述衬底表面上的阱中并且与所述衬底隔离。

10.根据权利要求6所述的金属氧化物半导体电容器型半导体器件，其中所述栅电极的中心位于所述栅电极的重心。

11.一种晶体振荡器，其利用根据权利要求1的金属氧化物半导体电容器型半导体器件作为负载电容，其中用于该晶体振荡器的该负载电容是可变的，从而使频率变化，并且

控制电势被提供到作为负载电容的该金属氧化物半导体电容器型半导体器件的栅电极、漏极或源极，从而控制电势差以允许电容变化。

12.根据权利要求11所述的晶体振荡器，其中所述金属氧化物半导体电容器型半导体器件用作单元器件，并且提供至少两个所述器件以形成金属氧化物半导体电容器。

13.根据权利要求12所述的晶体振荡器，其中所述金属氧化物半导体半导体器件沿对角线设置，使得重心位于所述两个器件之间。

Images