CN1755375A - 一种信号发生装置和方法 - Google Patents

Abstract

本发明提供一种信号发生装置和方法，其核心为：通过各器件分别对应的包含器件模型的原理图来产生相应的器件信号；本发明通过调用存储的包含器件模型的原理图，避免了电路板设计及复杂的信号参数设定过程，极大地节省了人力、物力和时间；通过预先对各通用输出信号、自定义信号进行信号参数定义，满足了实际应用中对输出信号的各种需求；本发明能够根据仿真软件或者示波器等获得的波形数据文件产生对应的输出信号，进一步避免了信号参数设置过程，使本发明的实现方法更加简单；从而通过本发明提供的技术方案实现了简化信号发生过程，降低信号发生成本，提高信号发生装置应用范围的目的。

Description

一种信号发生装置和方法

技术领域

本发明涉及电子设备测试技术领域，具体涉及一种信号发生装置和方法。

背景技术

在对被测试设备进行测试时，经常需要将预定器件的输出信号输入至被测试设备中。

目前预定器件的输出信号的产生方法主要有两种：

方法一：通过专门的信号发生器来模拟产生器件的输出信号。专门的信号发生器主要包括两种：一种为通用信号发生器，另一种为专用信号发生器。

通用信号发生器需要操作人员设置输出信号的各信号参数，如设置输出信号的类型为方波、正弦波、比特码流等，同时根据需要设置输出信号的电压幅度等各个参数，设置完成后，通用信号发生器中的信号输出模块根据设置的各个参数产生相应的器件的输出信号。

因此，在使用通用信号发生器时，需要操作人员充分了解被模拟的器件的输出信号的各信号参数才能够进行信号参数设定，操作非常烦琐。

专用信号发生器输出的信号的各信号参数都是固定的，只要控制是否输出信号就可以了。目前一些综合测试仪器中都内置了这种专用信号发生器。专用信号发生器能够模拟的输出信号较单一，通常都只能够模拟部分种类接口的输出信号，如能够模拟以太网的100Base-T接口的输出信号的专用信号发生器，不能够模拟其他不同标准接口如SDH(同步数字系列)接口的输出信号。

同一类型的不同器件虽然都遵守同样的输出规范，但是实际上不同的器件输出的输出信号是存在差别的，而不管是通用输出信号发生器还是专用信号发生器，都很难模拟这种差别，因此，专门的信号发生器模拟产生的输出信号与实际器件的输出信号存在差别。

方法二：通过使用包含该器件的电路板，并让该器件正常工作来产生输出信号。对于用户需要获得的输出信号，需要供应商或使用人员自行设计电路板。这样，电路板的设计工作会随着用户对不同输出信号的需要而随时增加，非常耗费人力、时间和物力。

发明内容

本发明的目的在于提供一种信号发生装置和方法，信号输出模块通过包含器件模型的原理图产生需要的输出信号，使器件产生的输出信号真实再现，本发明实现过程简单，实现成本低，应用范围广泛。

为达到上述目的，本发明提供的一种信号发生装置，包括：

原理图管理模块：设置并存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，将相应的包含器件模型的原理图传输至信号输出模块；

信号输出模块：根据所述原理图管理模块传输来的包含器件模型的原理图产生并输出对应器件的输出信号。

所述装置还包括：码型定义模块：定义并存储各信号的信号参数，根据需要将其存储的相应的信号参数传输至所述信号输出模块，或根据所述原理图管理模块中器件模型的器件符号所需的输入信号，将其存储的相应的信号参数传输至所述原理图管理模块。

所述装置还包括：波形数据管理模块：存储各器件的输出信号的波形数据文件，并根据需要将相应的波形数据文件传输至所述信号输出模块。

本发明还提供一种信号发生方法，包括：

a、设置各器件对应的包含器件模型的原理图，并存储至原理图管理模块；

b、当需要预定器件的输出信号时，信号输出模块根据所述原理图管理模块存储的相应的包含器件模型的原理图产生对应的输出信号。

所述步骤a中的器件模型包括：集成电路核心的仿真程序SPICE器件模型、输入输出缓冲信息规格IBIS器件模型、描述混合信号的建模语言VHDL-AMS器件模型、描述混合信号的建模语言Verilog-AMS器件模型。

所述步骤b包括：

当需要预定器件的输出信号时，原理图管理模块根据相应的器件模型原理图显示器件符号；

根据需要在所述器件符号的各引线上添加、连接其他器件、设置所述器件模型的工作状态；

信号输出模块根据所述器件模型原理图产生对应的输出信号。

所述步骤b之前还包括：

确定器件模型需要的各输入信号，并将所述各输入信号的信号参数存储至码型定义模块；

且所述步骤b还包括：

当器件模型需要输入信号时，码型定义模块将相应的输入信号的各参数传输至所述原理图管理模块。

所述方法还包括：

确定需要输出的各通用输出信号的参数，并存储至码型定义模块；

当需要预定的通用输出信号时，信号输出模块根据所述码型定义模块中存储的相应的通用输出信号的参数产生相应的通用输出信号。

所述方法还包括：

确定各器件的输出信号的波形数据文件，并存储至波形数据管理模块；

当需要预定器件的输出信号时，信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应器件的输出信号。

所述信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应的输出信号包括：

将所述波形数据管理模块中存储的相应波形数据文件进行周期对齐处理；

所述信号输出模块根据所述周期对齐处理后的波形文件产生对应器件的输出信号。

通过上述技术方案的描述可明显得知，本发明通过在原理图管理模块中存储包含器件模型的原理图，对于需要得到的不同器件的输出信号，只需要调入对应的包含器件模型的原理图，信号输出模块就可以产生相应的输出信号，避免了电路板设计及复杂的信号参数设定过程，极大地节省了人力、物力和时间；本发明能够根据包含器件模型的原理图显示器件符号，方便了添加、连接必要的辅助元器件，方便了设置器件模型各管脚的工作状态；本发明通过预先在码型定义模块中存储各通用输出信号的信号参数定义，使信号输出模块能够产生众多标准接口的输出信号，满足了实际应用中对输出信号的各种需求；本发明的信号输出模块可以根据仿真软件或者示波器等获得的器件的输出信号的波形数据文件产生对应器件的输出信号，进一步避免了信号参数设置过程，使本发明的实现方法更加简单；从而通过本发明提供的技术方案实现了简化信号发生过程，降低信号发生成本，提高信号发生装置应用范围的目的。

附图说明

图1是本发明的信号发生装置示意图。

具体实施方式

本发明的核心是：存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，信号输出模块根据原理图管理模块中存储的相应的包含器件模型的原理图产生对应器件的输出信号。

下面基于本发明的核心思想，结合附图1对本发明提供的信号发生装置和方法进行详细说明。

在图1中，本发明提供的信号发生装置包括：原理图管理模块、码型定义模块、波形数据管理模块和信号输出模块。

原理图管理模块的主要功能为：存储各器件在电路仿真时的包含器件模型的原理图，并对其存储的包含器件模型的原理图进行管理。

本发明所指的器件是具备输出信号功能的器件。

本发明所指的器件模型是基于各种类型的语言描述的器件模型。

由于目前的电路仿真主要通过SPICE(Simulation Program with IntegratedCircuit Emphasis集成电路核心的仿真程序)、IBIS(I/O Buffer InformationSpecification输入输出缓冲信息规格)、VHDL-AMS(描述混合信号的建模语言)或Verilog-AMS(描述混合信号的建模语言)等来实现，所以本发明所指的器件模型主要包括：SPICE器件模型、IBIS器件模型、VHDL-AMS器件模型和Verilog-AMS器件模型等。当然，基于其他语言描述的器件模型也适用本发明提供的技术方案。

当需要预定器件的输出信号时，原理图管理模块将该预定器件对应的包含器件模型的原理图进行可视化处理，显示该器件的符号，将该器件的各引线清晰展现。

然后，原理图管理模块将包含器件模型的原理图传输至信号输出模块，由信号输出模块根据包含器件模型的原理图产生相应的器件输出信号。

原理图管理模块可以编辑其存储的包含器件模型的原理图，如在器件模型上添加和连接辅助元器件、设置器件模型工作状态、设置输入信号等。

原理图管理模块可以直接在可视化处理的器件符号的各引线上添加和连接辅助元器件，比如添加匹配电阻等。本发明还可以直接在可视化处理的器件符号的各引线上设置器件模型的工作状态，如在某个引线加偏置电压-3.3V等。由于很多器件模型还需要输入信号，原理图管理模块还可以从码型定义模块中调用相应信号的各信号参数，来实现设置器件的输入信号。

原理图管理模块将编辑后的包含器件模型的原理图传输至信号输出模块，由信号输出模块根据编辑后的包含器件模型的原理图产生相应的输出信号。

码型定义模块的主要功能为：设置并存储各种信号的码型、频率、信号电压等信号参数，并根据需要将其存储的信号参数传输至原理图管理模块或直接输出至信号输出模块。

码型定义模块中可以存储一些标准的通用输出信号，如E1/T1(两种数字中继接口)、10/100BASE-T(两种以太网电接口)接口的输出信号等。码型定义模块存储这些标准的通用输出信号的详细设置，比如存储通用输出信号的电压参数、电流参数和边沿时间参数等设置；码型定义模块中也可以根据实际需要存储一些非标准的自定义输出信号的详细设置，如存储自定义输出信号的码型为正弦波的设置，或存储自定义输出信号为不同长度如2∧7-1的PRBS(PseudoRandom Bit Sequences伪随机比特序列)、2^9-1的PRBS等的设置。

由于很多器件在产生输出信号过程中还需要输入信号，如器件需要的输入信号是正弦波或者不同长度的PRBS等。在器件需要输入信号时，其对应的器件模型同样需要提供相应的输入信号。

在器件模型需要输入信号时，原理图管理模块可以从码型定义模块中存储的各信号的信号参数中选择其需要的信号的信号参数，码型定义模块根据原理图管理模块的选择，将相应信号的信号参数传输至原理图管理模块，作为相应的器件模型的输入信号。

在实际应用中，不仅仅需要用到指定的器件的输出信号，往往还会需要一些自定义信号或通用输出信号，如E1/T1接口、10/100BASE-T接口的输出信号，或者高电平为1V，低电平为0V，上升沿为1ns，频率为100MHz的方波等等，为使本发明的信号发生装置的应用范围更加广泛，上述在码型定义模块中预先设置并存储的信号的信号参数除应用在产生器件的输出信号中，还能够应用在产生通用输出信号或自定义信号的过程中。当需要预定的通用输出信号或自定义信号时，可以将码型定义模块中存储的相应的信号的信号参数，直接传输至信号输出模块，信号输出模块根据码型定义模块传输来的信号参数直接产生并输出相应的通用输出信号或自定义信号。

波形数据管理模块的主要功能为：存储各器件输出的波形数据文件，并对各波形数据文件进行管理。当需要预定器件的输出信号时，波形数据管理模块将相应的波形数据文传输至信号输出模块，由信号输出模块直接根据波形数据文件产生相应器件的输出信号。

波形数据管理模块中存储的波形数据文件的内容通常包括：波形时间信息、电压幅度和波形幅度信息等，如在时刻0.0015us时，信号的波形幅度为0.9V等。本发明的信号输出模块能够根据波形数据文件中的时间、电压、波形幅度等信息，在指定的时刻输出指定的电压、波形，从而得到相应器件的输出信号，如在时刻0.0015us时，输出信号的波形幅度为0.9V。

波形数据管理模块中存储的波形数据文件的文件类型可以是多种多样的，如CSV(Comma Separated Variable逗号分开变量)文件，文本文件等。

波形数据管理模块中存储的波形数据文件的获得方法有两种，方法一：在使用示波器对预定器件的输出波形进行测试时，将预定器件的输出波形保存至相应的波形数据文件中。方法二：在使用信号仿真软件时，由信号仿真软件输出获得的波形数据文件。信号仿真软件包括ADS(Advanced Design System，先进设计系统)，HSPICE(High Speed Simulation Program with Integrated CircuitEmphasis，高速集成电路核心的仿真程序)、MATLAB(Matrix Laboratory，矩阵实验室)等。ADS是Agilent公司的一个仿真软件，HSPICE是Synopsys公司的一个仿真软件，MATLAB是MathWorks公司的一个仿真软件。

由于波形数据文件在大多数情况下需要进行循环输出，如果将波形数据文件直接进行循环输出则可能出现开始波形和结束波形连接不上的情况，所以本发明的波形数据管理模块还可以将波形数据文件进行周期对齐处理，避免波形数据文件在循环输出时可能出现开始波形和结束波形连接不上的情况，使信号输出模块根据波形数据文件产生的器件输出信号的波形能够连续。

信号输出模块的主要功能为：根据原理图管理模块传输来的包含器件模型的原理图产生相应的预定器件的输出信号。即信号输出模块根据原理图管理模块对器件工作状态设置、码型情况，设置输出结构的电压和电流大小，以及信号的边沿时间等参数，来模拟产生预定器件的输出信号。

信号输出模块可根据码型定义模块传输来的信号参数直接产生通用输出信号或操作人员自定义的输出信号，如根据码型定义模块传输来的信号参数输出高电平为1V，低电平为0V，上升沿为1ns，频率为100MHz的方波。

信号输出模块同样可根据波形数据管理模块传输来的波形数据文件产生相应器件的输出信号，如在指定的时刻输出指定的电压、波形，从而得到相应器件的输出信号。

虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化。

Claims (10)

1、一种信号发生装置，其特征在于包括：

原理图管理模块：设置并存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，将相应的包含器件模型的原理图传输至信号输出模块；

信号输出模块：根据所述原理图管理模块传输来的包含器件模型的原理图产生并输出对应器件的输出信号。

2、如权利要求1所述的一种信号发生装置，其特征在于所述装置还包括：

码型定义模块：定义并存储各信号的信号参数，根据需要将其存储的相应的信号参数传输至所述信号输出模块，或根据所述原理图管理模块中器件模型的器件符号所需的输入信号，将其存储的相应的信号参数传输至所述原理图管理模块。

3、如权利要求1所述的一种信号发生装置，其特征在于所述装置还包括：

波形数据管理模块：存储各器件的输出信号的波形数据文件，并根据需要将相应的波形数据文件传输至所述信号输出模块。

4、一种信号发生方法，其特征在于包括：

a、设置各器件对应的包含器件模型的原理图，并存储至原理图管理模块；

b、当需要预定器件的输出信号时，信号输出模块根据所述原理图管理模块存储的相应的包含器件模型的原理图产生对应的输出信号。

5、如权利要求4所述的一种信号发生方法，其特征在于所述步骤a中的器件模型包括：集成电路核心的仿真程序SPICE器件模型、输入输出缓冲信息规格IBIS器件模型、描述混合信号的建模语言VHDL-AMS器件模型、描述混合信号的建模语言Verilog-AMS器件模型。

6、如权利要求4所述的一种信号发生方法，其特征在于所述步骤b包括：

当需要预定器件的输出信号时，原理图管理模块根据相应的器件模型原理图显示器件符号；

根据需要在所述器件符号的各引线上添加、连接其他器件、设置所述器件模型的工作状态；

信号输出模块根据所述器件模型原理图产生对应的输出信号。

7、如权利要求4或5或6所述的一种信号发生方法，其特征在于所述步骤b之前还包括：

确定器件模型需要的各输入信号，并将所述各输入信号的信号参数存储至码型定义模块；

且所述步骤b还包括：

当器件模型需要输入信号时，码型定义模块将相应的输入信号的各参数传输至所述原理图管理模块。

8、如权利要求4或5或6所述的一种信号发生方法，其特征在于所述方法还包括：

确定需要输出的各通用输出信号的参数，并存储至码型定义模块；

当需要预定的通用输出信号时，信号输出模块根据所述码型定义模块中存储的相应的通用输出信号的参数产生相应的通用输出信号。

9、如权利要求4或5或6所述的一种信号发生方法，其特征在于所述方法还包括：

确定各器件的输出信号的波形数据文件，并存储至波形数据管理模块；

当需要预定器件的输出信号时，信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应器件的输出信号。

10、如权利要求9所述的一种信号发生方法，其特征在于所述信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应的输出信号包括：

将所述波形数据管理模块中存储的相应波形数据文件进行周期对齐处理；

所述信号输出模块根据所述周期对齐处理后的波形文件产生对应器件的输出信号。

Images