[go: up one dir, main page]

CN1741709A - 电路板及电路板制造方法 - Google Patents

电路板及电路板制造方法 Download PDF

Info

Publication number
CN1741709A
CN1741709A CNA2005100915957A CN200510091595A CN1741709A CN 1741709 A CN1741709 A CN 1741709A CN A2005100915957 A CNA2005100915957 A CN A2005100915957A CN 200510091595 A CN200510091595 A CN 200510091595A CN 1741709 A CN1741709 A CN 1741709A
Authority
CN
China
Prior art keywords
supply line
dielectric layer
power supply
circuit board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100915957A
Other languages
English (en)
Other versions
CN100525579C (zh
Inventor
M·库门卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1741709A publication Critical patent/CN1741709A/zh
Application granted granted Critical
Publication of CN100525579C publication Critical patent/CN100525579C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一电路板包括一介电层(102),用以提供一第一参考电压平面的一第一电源供应线(132a、134a)网,以及用以提供一第二参考电压平面的一第二电源供应线(132b、134b)网。所述第一与第二电源供应线(132a、132b、134a、134b)网是配置为使所述第一电源供应线(132a、134a)与所述第二电源供应线(132b、134b)交替地配置在所述介电层(102)的一第一表面的方向中。

Description

电路板及电路板制造方法
技术领域
本发明与一种电路板,以及制造电路板的方法有关,且特别是与一种包括多数参考电压平面的电路板有关。
背景技术
印刷电路板通常包括一多数信号层及参考电压层。大多数现代印刷电路板,特别是以高频率操作的电路板,包含一或多个像是供应电压VDD平面、接地GND平面或参考电压Vref平面的供应或参考平面。所述参考平面典型为一种铜平面。大多数在印刷电路板上的信号线迹,是与所述参考平面之一关联。此造成所述信号线迹的较佳阻抗控制,以及在相邻信号线迹之间的相互耦合。高频率信号的回复路径,通常是在直接位于所述信号线迹下方区域中的参考平面上传播。
在双排直插式内存模块(DIMM)或是母板的范例中,通常有一些信号群与一特定参考平面关联。举例而言,数据总线与时脉信号线是沿着所述记忆模块记忆动态随机存取内存(DRAM)芯片记忆控制器的完整路径,而与所述GND平面关联。与其相比之下,共有地址总线线则与所述VDD平面关联。
图4显示一种传统四层电路板的横断面图标。所述电路板包括一第一、一第二与一第三介电层402、404、406。在图4中,所述介电层402的一第一平面,也就是顶部表面,形成带有一第一信号线迹412的一信号层。在图4中,所述第二介电层404的一第一表面,也就是底部表面,形成包括一第二信号线迹414的另一信号层。所述信号线迹412、414为条状线或微条状线,其与所述供应平面424、426关联。一第一供应平面424配置在所述第一介电层402与所述第三介电层406之间。而第二供应平面则配置在所述第二介电层404与所述第三介电层406之间。在此,所述第一供应平面424形成一GND平面,而所述第二供应面426则形成一VDD平面。所述电路板包括一信道442,其连接所述第一信号线迹412与所述第二信号线迹414。
所述信号线迹412接着被安排平行于所述第一供应平面424。因此,在所述第一信号线迹412上传播的一信号回复电流,便回到所述第一供应平面424。所述第二信号线迹则安排相对于所述第二供应平面426。因此,在所述第二信号线迹414上传播的一信号回复电流,便回到所述第二供应平面426。这对于一信号从所述第一信号线迹412透过所述信道442,传播至所述第二信号线迹414而言是不利的,因为所述第一信号线迹412是与所述第二信号线迹所不同的供应平面关联。在此,一信号线迹412、414从所述第一介电层402顶部表面上的信号层,穿过所述信道442,跳进在所述第二介电层404底部表面上的第二信号层。此造成从所述接地平面424至所述VDD平面426的参考平面改变。因此,用于在所述整合线迹412、414上传拨的信号电流回复路径便被中断。这样在所述电流回复路径中的中断,便因为所述线迹的非单调阻抗,以及在不同线迹共享所述铜平面相同区域的电流回复路径区域中,线迹至线迹之间的干扰,而造成信号反射。这样的影响在没有信道时并不严重,因为所述高频率回复电流路径直接地在所述线迹之后传播,但是会在信道所在区域中发生。信号反射的不利之处在于不好的信号品质会限制一信号的最大频率。在信道区域中的线迹至线迹的干扰,也造成信道至信道所需空间的限制,并限制每个线迹的信道数目,其造成难以或无法设计电路板。
所述信号层或发送层的数目受到限制。一般上每个参考平面只有两个发送层。因此,其难以实作一种信号发送,其保持信号线迹只与所需要的参考平面关联,而不改变至另一参考平面。为了保持与所需的面关联,便需要大量的层,而造成所述印刷电路板的厚度变成难以接受的大。
发明内容
本发明的目标是提供一种电路板,其具有改良的参考电压,以及一种制造所述电路板的方法。
与一第一构想一致,本发明提供一种电路板,包括:一介电层;一第一电源供应线网,用以提供一第一参考电压平面;以及一第二电源供应线网,用以提供一第二参考电压平面;其中所述第一与第二电源供应线网是配置为所述第一电源供应线与所述第二电源供应线,交替地配置于所述介电层的一第一表面方向中。
与一第二构想一致,本发明提供一种制造电路板的方法,包括以下步骤:提供一介电层;提供一第一电源供应线网,用以提供一第一参考电压平面,并提供一第二电源供应线网,用以提供一第二参考电压平面:以及
配置所述第一与第二电源供应线网为所述第一电源供应线与所述第二电源供应线,交替地配置于所述介电层的一第一表面方向中。
本发明是根据发现一传导平面,其在一层中整合像是一VDD参考与一GND参考,可以使得在不同信号层中发送的信号线迹,不具有一中断信号电流回复路径的问题。所述提出的供应参考平面型式,使得用于在所述印刷电路板不同信号层上,所发送的条状及微条状印刷电路板传输线电流回复路径不中断。所述不中断电流回复路径不需要增加所述电路板的厚度便可达成,因为并没有额外需要的信号平面或参考电压平面。此外,所述电路板的厚度则因为所述整合两分离参考层的整合参考平面而减少。由于在所述整合参考层VDD供应线与GND供应线之间的非常紧密配置,产生在VDD与GND之间的较高电容耦合的额外优点。
根据本发明的另一构想,利用交织铜电线实作一整合的参考平面,其中在水平与垂直方向的每个第二电线是为GND电线,而其它的交织电线为VDD电线。属于相同供应电压的电线是相连接的,而属于不同供应电压的电线彼此绝缘。
这样属于一不同参考电压的电线交织网,使得信号可以在任何方向中,大致平行于所述整合参考层发送。
根据另一构想,所述不同参考电压的电线是利用绝缘漆的覆盖绝缘。此具有在不同供应电压电线之间不需要绝缘层的优点。此外,可以使用具有不同熔点温度的绝缘漆。此可以利用加热温度至所述第一绝缘漆熔化的方式,提供属于相同供应电压电线之间的电性连接,且之后化学修复所述第一绝缘漆,并加热属于所述第二参考电压的电线,至其温度为所述第二绝缘漆熔化。
附图说明
本发明的这些与其它目标与特征,将在之后结合伴随图标进行说明而变地清楚,其中:
图1为根据本发明一实施例的电路板断面图;
图2为根据本发明另一实施例的电路板顶视图;
图3为根据本发明一实施例,带有信道的电路板断面图;
图4为根据先前技术的电路板断面图。
具体实施方式
在本发明的较佳实施例后续说明中,相同或类似的参照数字在不同图标中参照为相同的组件,其中这些组件的重复叙述便被省略。
图1显示根据本发明一实施例,带有一交织平面的电路板断面侧视图。
所述电路板包括一第一介电层102与一第二介电层104。在图1中,所述第一介电层102的一第一表面,也就是所述顶部表面上,配置一信号线迹112。在图1中,所述第二介电层104的一第一表面,也就是所述底部表面上,配置一信号线迹114。所述第一介电层102的顶部表面与所述第二介电层104的底部表面,形成所述电路板的信号层。所述信号线迹112、114可以形成为条状线或微条状线。
一交织的GND/VDD平面122则配置在所述介电层102、104的第二表面之间。所述第二表面是相对于所述介电层102、104的第一表面。所述交织平面122形成一整合参考电压平面,并为了配置在所述第一介电层102顶部表面上的第一信号线迹112,提供一第一参考平面,也为了配置在所述第二介电层104底部表面上的第二信号线迹114,提供一第二参考表面。为了线迹112与114两者的信号回复电流将透过所述交织平面122传播,就像其为一固定传导平面。GND与VDD电线的格网将为了所述交流回复电流而作用为一传导平面,其中电流的相等部分将在属于不同GND网与VDD网的类直流电网之中区分。在图1所显示的实施例中,所述电线132a、132b、134a、134b是配置为交织方式。
在此实施例中,所述介电层102、104的顶部表面与底部表面为水平配置。所述整合参考平面122与所述介电层102、104的顶部表面与底部表面,配置在同一个水平方向中。所述交织平面122的邻近电线132a、132b,属于不同的参考电压。因此,一接地电线132a是配置在两个VDD电线132b之间。所述电线132a、132b位在水平于所述介电层102、104的顶部表面与底部表面的一主要方向中。所述电线134a、134b配置在一第二主要方向中,与所述第一主要方向正交,并与所述介电层102、104的顶部表面与底部表面平行。
由于所述整合参考平面122的内部交织结构,介于所述第一介电层102表面与所述GND电线132a、134a之间的平均距离,与相距所述VDD电线132a、132b的平均距离相等。因此,形成一GND平面的GND电线132a、134a,与形成一VDD参考平面的VDD电线132b、134b一样,可以形成用于所述第一信号线迹112的参考电压平面。因此,根据在所述第一信号线迹112上传播的信号形式,一信号回复电流可以在所述VDD参考平面或所述GND参考平面上流动。
图2显示如图1所描述交织平面的断面顶视图。为了清楚描述,在图2中不显示任何介电层。其显示一部份的第一信号线迹112。如同可从图2所见,GND线132a与所述VDD线132b交替配置。对于所述右向角度配置的GND与VDD线134a、134b也是相同的。GND线134a交替地配置在VDD线134b之间。GND线132a、134a形成GND线网。与所述GND线132a、134a相同,所述VDD线132b、134b也形成VDD线网。在每个交叉位置136a、136b中,必须连接属于一电路或网的电线,而属于不同电路的网必须彼此绝缘。在图2中,所述相同线的交叉点136a、136b以一圆形记号标注。为了清楚表示,每个网只有三个交叉点136a、136b以参照符号136a、136b指明。交叉点136a是GND线132a、134a的交叉点,而交叉点136b是VDD线132b、134b的交叉点。在相同网的线交叉点136a、136b处,提供电连接。在不同线的交叉点138处,所述不同的线彼此电性绝缘。
相邻线132a、132b、134a、134b形成平面单元139。因此,一平面单元139是位于没有提供参考电压的区域中。因此,所述线132a、132b、134a、134b较佳地是配置为所述每个平面单元139的尺寸,小于所述第一信号线迹的宽度。在此实施例中,所述信号线迹的宽度大致是上一平面单元139宽度的三倍半。
属于相同网的线连结,与属于不同网的线的绝缘一样,可以为了GND电线与VDD电线的绝缘,利用不同种类的绝缘漆实作。根据一实施例,所述不同种类的绝缘漆具有不同的熔点温度。
在一第一步骤中,所述平面材料,也就是所述GND与VDD电线为交织配置。所述电线是利用围绕所述电线的绝缘漆彼此绝缘。
在一第二步骤中,所述交织材料遭受高于所述第一绝缘漆熔点,但低于所述第二绝缘漆熔点的温度。因此,像是在GND电线边缘上的第一绝缘漆将熔化,而GND电线便彼此连接。
在一第三步骤中,在所述GND电线上的绝缘漆被修复。所述绝缘漆可以利用聚合的方式进行化学修复。
在一第四步骤中,所述交织材料受到高于所述第二绝缘漆熔点温度的影响,因此在VDD电线边缘上的绝缘漆将被熔化,而VDD电线将彼此连接。由于所述GND电线的绝缘漆修复,所述GND电线的修复绝缘漆,在所述VDD电线的绝缘漆熔化时,并不再次熔化,因为所述修复绝缘漆的熔点温度是高于所述VDD电线绝缘漆的熔点温度。
电源供应网必须连接至对应的电源供应势能。对所述GND与VDD网的个别的存取则可以利用选择性化学蚀刻步骤进行。
图3显示根据本发明另一实施例,带有混合GND/VDD平面电路板的横断面图标。
所述电路板包括一第一介电层102与一第二介电层104。一第一信号线迹112是配置在所述第一介电层102的顶部表面上,一第二信号线迹114是配置在所述第二介电层104的底部表面上。在所述介电层102、104之间,配置有一混合GND/VDD平面122。所述整合参考平面122为了所述接地电压GND与所述供应电压VDD,提供一参考电压平面。
在所述第一介电层102的顶部表面上,其形成一信号层,一第三信号线迹316是配置在所述第一信号线迹112旁边。在所述第二介电层104的底部表面上,其形成一第二信号层,一第四信号线迹318是配置在所述第二信号线迹114旁边。所述第一信号线迹112与所述第二信号线迹114,透过一信道342连接,其包括两个平面,每一个都电性连接至所述信号线迹112、114之一,且一平板状钻除洞是穿过所述介电层102、104,电性连接至所述两平面。所述整合参考层122与所述信道342电性绝缘。为此目的,所述整合参考层122包括一开口344、而所述信道342穿过所述开口344。
在此实施例中,所述第一信号线迹112与所述第二信号线迹114,为一数据总线的部分,其与所述接地电压关联。此意义为在所述第一信号线迹112与第二信号线迹114上传播的资料信号回复电流,在一接地参考平面上流动。所述接地参考平面是所述整合参考平面122的部分。因此,并不产生由于从在所述第一信号层上第一信号线迹112,至所述第二信号层上第二信号线迹114的改变,所形成的回复电流路径中断。在所述信号线迹112、114上传播的信号回复路径,可以连续地流动穿过所述整合参考平面122的对应供应线,即使所述信号线迹112、114是属于不同的信号层。
所述第三信号线迹316是一记忆地址总线的部分。因此在所述第三信号线迹316上传播的信号则与所述VDD电压关联。不过,所述第三信号线迹316可以与所述接地电压关联的信号线迹112一样,在相同的信号层上发送,因为所述整合参考层122提供用于所述接地电压与所述VDD电压的参考平面。
所述第四信号线迹318可以是一时脉信号路径的部分,其中所述时脉信号是与所述接地电压关联,其也是由所述合参考平面122提供。
图3显示用于与不同参考电压信号关联的多数信号线迹,可以在相同的信号层上发送,因为一整合参考电压平面提供用于不同信号的参考电压。此外,介于不同信号层之间的信号内连可能在所述回复电流路径中不中断。
根据另一实施例,所述不同的参考平面是以每个供应线网所形成。所述不同的网可以配置在彼此的顶部,因此不同网的供应线对于彼此是有位移的。不同网可利用一绝缘漆覆盖或一薄介电层彼此绝缘。
虽然已经以参考GND层与VDD层的方式描述以上的实施例,其明显的是所述参考电压并不限制为这些特别的电压,而可以是任何形式的的供应电压或参考电压。此外,本发明并不限制提供参考平面的整合参考平面,只能提供两个参考电压。藉由使用用于不同电压的多数供应线,一整合参考平面可以提供用于多数不同电压的参考电压。所述网结构并不限制为在所述实施例中显示的结构,而可以是任何不同形式,可以提供如本发明整合参考平面的网结构。
在不同网供应线之间的绝缘,可以利用绝缘漆或是以任何其它绝缘材料替换实作。不同网的供应线可以各自配置在一介电层的表面上,或是替代利用一交织结构的多数供应线制造,并接着配置在一介电层上。所述介电层可以是任何使用于电路板的材料种类。
如在图2所描述,为了熔化所述绝缘漆而对所述供应线的加热,可以利用对所述供应线施加一电流,或是替代以任何加热所述材料的方式实作。
所述整合参考平面可以配置在一介电层的中央。这样的配置在所述介电层的两面上,平行于所述整合参考平面提供两个信号层。替代地,所述整合参考平面可以配置在所述介电层的顶部或底部表面上,并在相对面上提供一单一信号层。此外,一电路板可以包括一多数彼此相邻配置的整合参考平面。
组件符号说明
102 第一介电层
104 第二介电层
112 第一信号线迹
114 第二信号线迹
122 整合参考电压平面
132a、134a 第一电源供应线
132b、134b 第二电源供应线
136a、136b 相同线的交叉点
138 不同线的交叉点
139 平面单元
316 第三信号线迹
318 第四信号线迹
342 信道
344 在交织平面中的开口
402 第一介电层
404 第二介电层
406 第三介电层
412 第一信号线迹
414 第二信号线迹
424 第一参考平面
426 第二参考平面
442 信道

Claims (13)

1.一种电路板,包括:
一介电层(102);
一第一电源供应线(132a、134a)网,用以提供一第一参考电压平面;以及
一第二电源供应线(132b、134b)网,用以提供一第二参考电压平面;
其中所述第一电源供应线(132a、134a)网与第二电源供应线(132b、134b)网是配置为使所述第一电源供应线(132a、134a)与所述第二电源供应线(132b、134b)交替配置在所述介电层(102)的一第一表面的方向中。
2.如权利要求1的电路板,其中所述第一与第二电源供应线(132a、132b、134a、134b)是交替地配置在所述介电层(102)的第一表面上。
3.如权利要求1的电路板,其中所述第一电源供应线(132a、134a)网是配置在所述第二电源供应线(132b、134b)网的顶部上。
4.如权利要求1的电路板,其中所述第一电源供应线(132a、134a)网与第二电源供应线(132b、134b)网是交织配置在所述介电层(102)的第一表面上。
5.如权利要求4的电路板,其中所述交织配置使得在同一电力供应线网的电力供应线交叉点(136a、136b)处具有电性连接,而在不同电力供应线网的电力供应线交叉点(138)上则为电性绝缘。
6.如权利要求1的电路板,更包括一第一信号线迹(112),其配置在所述介电层(102)的一第二表面上,其中所述第二表面与所述介电层(102)的所述第一表面相对,其中来自所述第一信号线迹(112)上一信号的一回复电流传播于所述第一参考电压平面上。
7.如权利要求6的电路板,其中所述第一参考电压平面的相邻电源供应线间的距离小于所述第一信号线迹(112)的宽度。
8.如权利要求6的电路板,其包括一第二信号线迹(114),所述第二信号线迹是配置在所述介电层(102)的所述第二表面上,其中所述第二信号线迹(114)上一信号的一回复电流路径是传播于所述第二参考电压平面上。
9.如权利要求1的电路板,进一步包括一第二介电层(104),其中所述第一电源供应线(132a、134a)与所述第二电源供应线(132b、134b),是配置在所述第一介电层(102)与所述第二介电层(104)之间。
10.如权利要求9的电路板,更包括一第三信号线迹(316),所述第三信号线迹(316)是配置在所述第二介电层(104)相对于所述第一与第二电源供应线(132a、132b、134a、134b)的一表面上;以及
一电互连,其位于所述第一信号线迹(112)与所述第三信号线迹(316)间,且通过所述第一与第二介电层(102、104),其中所连接的所述第一信号线迹(112)与所述第三信号线迹(316)上的一信号回复电流路径是传播于所述第一参考电压平面上。
11.如权利要求1的电路板,更包括一第一连接与一第二连接,所述第一连接连接所述第一参考电压平面至一第一电源供应器,而所述第二连接连接所述第二参考电压至一第二电源供应器,其中所述第二电源供应器是一接地电压供应器。
12.一种用以制造电路板的方法,包括下列的步骤:
提供一介电层(102);
提供一第一电源供应线(132a、134a)网,用以提供一第一参考电压平面,并提供一第二电源供应线(132b、134b)网,用以提供一第二参考电压平面;以及
配置所述第一电源供应线(132a、134a)网与第二电源供应线(132b、134b)网,以使所述第一电源供应线(132a、134a)与所述第二电源供应线(132b、134b)交替配置在所述介电层(102)的一第一表面的方向中。
13.如权利要求12的方法,其中以一第一绝缘漆覆盖所述第一电源供应线(132a、134a),而以一第二绝缘漆覆盖所述第二电源供应线(132b、134b),其中所述第二绝缘漆的熔点高于所述第一绝缘漆的熔点;以及
其中所述配置步骤包括以下的步骤:
熔化所述第一电源供应线(132a、134a)的所述绝缘漆,以使所述第一电源供应线(132a、134a)的交叉点(136a、136b)处具有一电连接;以及
修复所述第一电源供应线(132a、134a)的所述绝缘漆,以使所修复的所述第一电源供应线(132a、134a)的绝缘漆的熔点高于所述第二电源供应线(132b、134b)绝缘漆的熔点。
CNB2005100915957A 2004-08-27 2005-08-26 电路板及电路板制造方法 Expired - Fee Related CN100525579C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/928,616 US7271472B2 (en) 2004-08-27 2004-08-27 Circuit board and method for producing a circuit board
DE10/92861.6 2004-08-27
US10/928616 2004-08-27

Publications (2)

Publication Number Publication Date
CN1741709A true CN1741709A (zh) 2006-03-01
CN100525579C CN100525579C (zh) 2009-08-05

Family

ID=35941900

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100915957A Expired - Fee Related CN100525579C (zh) 2004-08-27 2005-08-26 电路板及电路板制造方法

Country Status (3)

Country Link
US (1) US7271472B2 (zh)
CN (1) CN100525579C (zh)
DE (1) DE102005037392A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
US20090094564A1 (en) * 2007-10-03 2009-04-09 Budell Timothy W Method for rapid return path tracing
US7882469B2 (en) 2007-11-27 2011-02-01 International Business Machines Corporation Automatic verification of adequate conductive return-current paths
US8698391B2 (en) 2009-04-29 2014-04-15 Global Oled Technology Llc Chiplet display with oriented chiplets and busses
TWI502387B (zh) 2012-08-06 2015-10-01 Wistron Corp 串擾分析方法
US9015644B2 (en) 2012-08-06 2015-04-21 Wistron Corp. Crosstalk analysis method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912597A (en) * 1994-03-31 1999-06-15 Canon Kabushiki Kaisha Printed circuit board
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US7033883B2 (en) * 2004-06-04 2006-04-25 Faraday Technology Corp. Placement method for decoupling capacitors

Also Published As

Publication number Publication date
US7271472B2 (en) 2007-09-18
CN100525579C (zh) 2009-08-05
US20060043547A1 (en) 2006-03-02
DE102005037392A1 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US5949657A (en) Bottom or top jumpered foldable electronic assembly
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
CN1378713A (zh) 差分信号电接插件
US20120247825A1 (en) Printed circuit board
CN102790043A (zh) 功率半导体
US20120307466A1 (en) Component-embedded substrate
CN101112135B (zh) 改进的匹配阻抗表面贴装技术基底面
US10109569B2 (en) Via structure and circuit board having the via structure
CN1169220C (zh) 具有叠放组件的电子部件及其制造方法
EP1075026A2 (en) Multilayer circuit board layout
CN1741709A (zh) 电路板及电路板制造方法
JP2007258723A (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター
EP2496059B1 (en) Printed wiring board with PWB-embedded capacitor mounted thereon and method for fabricating the same
JPH0918156A (ja) 多層プリント配線板
US10820408B2 (en) Multi-layer circuit board and electronic assembly having same
US20050157447A1 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN116981160A (zh) 一种电子设备、电路板及其制作方法
JP2004207741A (ja) 電子素子と信号伝達用多層pc基板との信号接続技術
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
CN114786328B (zh) 多层印制电路板
US8080739B2 (en) Signal connecting component
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
CN102573296B (zh) 用于驱动至少一个光源的电路布置和其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: [32]2004.08.27[33]KR[31]10/2861.6

False: [32]2004.08.27[33]DE[31]10/2861.6

Number: 9

Volume: 22

CI02 Correction of invention patent application

Correction item: Priority

Correct: [32]2004.08.27[33]US[31]10/92861.6

False: [32]2004.08.27[33]DE[31]10/92861.6

Number: 9

Volume: 22

COR Change of bibliographic data

Free format text: CORRECT: PRIORITY; FROM: ¢32!2004.8.27¢33!DE ¢31!10/92861.6 TO: ¢32!2004.8.27¢33!US ¢31!10/92861.6

ERR Gazette correction

Free format text: CORRECT: PRIORITY; FROM: ¢32!2004.8.27¢33!DE ¢31!10/92861.6 TO: ¢32!2004.8.27¢33!US ¢31!10/92861.6

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20121022

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20170826