[go: up one dir, main page]

CN1625738A - 用于电子设备的封装式组合存储器 - Google Patents

用于电子设备的封装式组合存储器 Download PDF

Info

Publication number
CN1625738A
CN1625738A CNA028218086A CN02821808A CN1625738A CN 1625738 A CN1625738 A CN 1625738A CN A028218086 A CNA028218086 A CN A028218086A CN 02821808 A CN02821808 A CN 02821808A CN 1625738 A CN1625738 A CN 1625738A
Authority
CN
China
Prior art keywords
memory
die
package
processor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028218086A
Other languages
English (en)
Other versions
CN1625738B (zh
Inventor
D·基斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1625738A publication Critical patent/CN1625738A/zh
Application granted granted Critical
Publication of CN1625738B publication Critical patent/CN1625738B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • H10W90/00—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H10W90/732—
    • H10W90/754—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Microcomputers (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

提供一种完全的存储器技术方案的各种不同类型的存储器(16、18、20、22)可以与处理器(14)封装在一起。因此，在一个封装(10)中可提供各种不同的存储器需求，对于便携式应用而言尤其如此。被封装的集成电路(10)包括交叉点存储器(16)和易失性存储器(22)。

Description

用于电子设备的封装式组合存储器
背景技术
本发明一般涉及用于电子设备的存储器或外存储器(storage)。
广泛的存储器种类可用于各种专有应用。例如，诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器可以用于快速存取数据。然而，DRAM存储器难以集成而SRAM成本相对高些。
另一种类型的存储器是闪速存储器。然而，闪速存储器在写模式下较慢且具有有限的写和擦除周期数。因为它是非易失性存储器，所以闪速存储器适用于代码和数据存储应用两者。
在广泛的电子设备种类中，存在对执行各种不同功能的、成本相对低的存储器的需求。这种设备的例子包括便携式设备，举几个例子，诸如移动电话、个人数字助理(PDA)、笔记本电脑、可穿带型(wearable)计算机、车载计算设备、web平板电脑、寻呼机、数字图像设备、以及无线通信设备。
目前，在很大程度上由诸如SRAM和DRAM的半导体存储器以及诸如光盘驱动器和磁盘驱动器的机械设备来处理处理器基系统上的存储。磁盘驱动器相对便宜但具有相对较慢的读写存取时间。半导体存储器较贵但具有较快的存取时间。因此，利用磁盘驱动器和半导体存储器的结合来存储的电子设备可以在磁盘驱动器中放置大量的数据和代码而在半导体存储器上存储频繁使用的或高速缓存的数据。
然而，还没有任何现有技术能充分地提供真正的、便携式设备需要的、包括低成本、低功耗、非易失性存储器紧密且容易集成的属性。因此，需要新型的存储器。
一种新的存储器类型为聚合物存储器。聚合物存储器包括具有偶极矩的聚合物链。数据通过改变导线之间聚合物的极性加以存储。例如，可以将聚合物膜涂覆在大量导线上。当两个横向线都被充电时，选择位于两线交叉点的存储器位置。由于该特性，聚合物存储器是一种交叉点存储器。由Nantero，Inc.(Woburn，MA)开发着的另一种交叉点存储器使用交叉的碳毫微管。
由于不需要晶体管来存储数据的每一位且聚合物层可以堆叠至大量的层来增加存储器的容量，所以交叉点存储器是有利的。此外，聚合物存储器为非易失性的且具有相对快的读写速度。它们还具有每位相对低的成本和较低的功耗。因此，聚合物存储器具有低成本和高容量的结合，非常适合于手持(handheld)数据存储的应用。
还可以利用相变材料来制造存储器。在相变存储器中，相变材料可以暴露于温度以改变相变材料的相。通过可检测的电阻率来表征每个相的特征。为了确定在读周期期间存储器的相，电流可以穿过相变材料来检测其电阻率。
相变存储器为非易失性的且高密度。它们使用相对较低的功率且易于与逻辑相集成。相变存储器适合于许多代码和数据存储应用。然而，对于高速缓存和其他频繁的写操作，仍需要某个高速易失性存储器。
因此，仍需要对应低成本、便携式应用的存储器技术方案。
附图的简要说明
图1是本发明一个实施例的框图；
图2是根据本发明一个实施例的封装的示意图；
图3是根据本发明另一实施例的封装的示意图；
图4是根据本发明又一实施例的封装的示意图；
图5是根据本发明再一实施例的封装的示意图；
图6是根据本发明一个实施例的封装的剖面图；和
图7是根据本发明另一实施例的封装的剖面图。
详细说明
参考图1，封装的集成电路设备10可以包括总线12，它将多个不同存储类型器的存储器耦合于处理器14的。通过将在相同封装内的多个不同类型的存储器与处理器14组合起来，可以提供一种针对便携式设备装置制造商的广泛种类的变化的存储器需求的技术方案。
交叉点存储器16可以为聚合物存储器且主要用于数据的大容量存储。易失性存储器22可以针对高速缓存和频繁的写功能而加以提供。相变存储器18可以针对数据和代码的存储需要这两方面而加以利用，而非易失性存储器20还可以为代码存储的目的而加以提供。
在本发明的一个实施例中，存储器16、18、20和22可以被集成在作为独立的管芯的、相同的集成电路封装内。在本发明的一个实施例中，总线12可以与处理器14集成在相同的管芯内。因此，根据本发明的一个实施例，包含存储器16、18、20和22的管芯的每一个可以电耦合于包含处理器14和总线12的管芯。例如，包含存储器16、18、20和22的管芯可以简单地堆叠在包含处理器14和总线12的管芯之上且然后管芯被封装在相同的封装10内。
通过将各种存储器类型与处理器14一起封装在单个封装10内，可以基本上为任意便携式设备的任意存储器需求提供技术方案。因此，便携式设备制造商可以简单地使用封装10且可以使其确信一种完全的解决方案可用于他们所有的存储器需求。这可以改进便携式设备的标准化，以及由此可以降低成本。
参考图2，根据本发明的一个实施例，封装10a可以包括四个独立的管芯的一个堆叠。最低的管芯可以包括处理器14。向上移，处理器14上的下一个管芯可以包含非易失性存储器20，而非易失性存储器20管芯上的下一管芯包括交叉点存储器16。最上层的管芯可以包括易失性存储器22。每一个管芯可以与另一个相互电耦合。
接着参考图3，处理器14、总线12和非易失性存储器20可以被集成在封装10b中的相同管芯中。在这种实施例中，一个堆叠可以包括在底部的、用于处理器14和非易失性存储器14和20的管芯，如果需要，该管芯后跟随着用于交叉点存储器16和易失性存储器22的管芯。
参考图4，在又一实施例中，一个封装10c包括一个集成着处理器14、易失性存储器20和非易失性存储器22的管芯，且根据本发明的一个实施例，一个独立的管芯可以包括交叉点存储器16。当然，还可以包括广泛种类的存储器类型的其他集成式组合。
参考图5，封装10d可以包括被集成在相同管芯中的处理器14和非易失性存储器16与20。另一管芯可以包括相变存储器18、又一管芯可以包括交叉点存储器16，还有一管芯包可以括易失性存储器22。在各种实施例中可以省略一个或多个存储器类型。
最后，参考图6，示出用于根据本发明一个实施例的封装10e的具体封装结构。在这种情况中，基板30可以提供电连接以及总线12。例如，可以为处理器14和一个或多个其它存储器16、18、20或22提供一个独立的管芯42。还有一管芯40可以包含存储器16、18、20或2 2中的另一个，而在该堆叠体中的第三管芯38还可以包括又一种存储器类型，诸如存储器16、18、20或22的一个。
可以提供从各管芯38、40或42到基板30的电连接以在处理器14与存储器16、18、20和22(以及总线12)之间提供电连接。根据本发明的一个实施例，可以在包括焊球32的封装10e上提供到外界的任意类型的电连接。
参考图7，本发明的又一实施例使用折叠的堆叠封装10f。在这种情况中，可以通过提供由柔性可折叠带子50连接的管芯54来形成封装10f。带子50可以被分成段，一个段包括焊球32和管芯52c，另一段包括管芯54a而又一段包括管芯54b。这些段为朝中心折叠的翼。结果，在各管芯54之间可以制作表面安装互连56。还可以提供焊球连接58。因此，在一些实施例中，管芯54可以包括处理器14和一个或多个存储器16、18、20或22。折叠的堆叠封装技术从TesseraTechnologies，Inc.，San Jose，California，95134中可得到。
此外，折叠的堆叠封装可以依序被堆叠以形成折叠的堆叠封装的堆叠。
如另外可选择地，诸如处理器的较大管芯具有堆叠在处理器顶部上的其它管芯的多个堆叠。例如，处理器可以具有两组在处理器管芯顶部上的堆叠管芯。
虽然已经关于有限量的实施例描述了本发明，本领域的技术人员会意识到根据其所进行的大量修改和变形。旨在附属的权利要求书覆盖所有这种落在本发明实质精神和范围内的修改和变形。

Claims (24)

1.一种封装的集成电路，包括：
处理器；
易失性存储器；和
交叉点存储器。
2.如权利要求1所述的电路，包括第一管芯和第二管芯，其中所述处理器在所述第一管芯上而所述交叉点存储器在所述第二管芯上。
3.如权利要求2所述的电路，其中所述第一管芯包括处理器和将所述处理器耦合于易失性存储器和交叉点存储器的总线。
4.如权利要求1所述的电路，还包括相变存储器。
5.如权利要求1所述的电路，包括一封装，该封装含有堆叠的管芯。
6.如权利要求1所述的电路，其中所述封装为折叠的堆叠封装。
7.如权利要求2所述的电路，其中所述第一管芯包括处理器和非易失性存储器。
8.如权利要求1所述的电路，包括非易失性存储器。
9.如权利要求1所述的电路，包括球栅阵列封装。
10.一种方法，包括：
在独立的管芯上提供处理器和交叉点存储器；和
将所述交叉点存储器和所述处理器封装在相同的封装中。
11.如权利要求10所述的方法，包括：将独立的管芯上的易失性存储器封装在所述封装中。
12.如权利要求10所述的方法，包括：将所述处理器和所述交叉点存储器封装在折叠的堆叠封装中。
13.如权利要求10所述的方法，包括：将相变存储器封装在所述封装中。
14.如权利要求10所述的方法，包括：在具有所述处理器的所述管芯上设置总线且通过所述总线将所述处理器耦合于所述交叉点存储器。
15.如权利要求10所述的方法，包括：将所述管芯堆叠在相互的顶部。
16.如权利要求10所述的方法，包括将易失性存储器与所述处理器和所述交叉点存储器一起封装在相同的封装中。
17.如权利要求10所述的方法，包括在所述封装上提供球栅阵列。
18.一种封装的集成电路，包括：
包括处理器的第一管芯；和
包括交叉点存储器的第二管芯。
19.如权利要求18所述的电路，包括具有易失性存储器的第三管芯。
20.如权利要求18所述的电路，包括在所述第一管芯上的总线，用于将所述处理器耦合于所述交叉点存储器。
21.如权利要求18所述的电路，包括相变存储器。
22.如权利要求18所述的电路，包括多个堆叠的管芯。
23.如权利要求18所述的电路，包括折叠的堆叠封装。
24.如权利要求18所述的电路，包括球栅阵列封装。
CN028218086A 2001-10-30 2002-10-25 用于电子设备的封装式组合存储器 Expired - Fee Related CN1625738B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/017,031 2001-10-30
US10/017,031 US7030488B2 (en) 2001-10-30 2001-10-30 Packaged combination memory for electronic devices
PCT/US2002/034292 WO2003038647A2 (en) 2001-10-30 2002-10-25 Packaged combination memory for electronic devices

Publications (2)

Publication Number Publication Date
CN1625738A true CN1625738A (zh) 2005-06-08
CN1625738B CN1625738B (zh) 2010-10-13

Family

ID=21780332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028218086A Expired - Fee Related CN1625738B (zh) 2001-10-30 2002-10-25 用于电子设备的封装式组合存储器

Country Status (6)

Country Link
US (1) US7030488B2 (zh)
EP (1) EP1459200A2 (zh)
KR (1) KR100647933B1 (zh)
CN (1) CN1625738B (zh)
TW (1) TWI291750B (zh)
WO (1) WO2003038647A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782849A (zh) * 2010-03-12 2012-11-14 惠普发展公司，有限责任合伙企业 具有忆阻存储器的设备
CN102790041A (zh) * 2011-05-19 2012-11-21 海力士半导体有限公司 堆叠半导体封装体
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和系统级封装逻辑

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218896A1 (en) * 2002-05-22 2003-11-27 Pon Harry Q Combined memory
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US6987688B2 (en) * 2003-06-11 2006-01-17 Ovonyx, Inc. Die customization using programmable resistance memory elements
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US20060056251A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a dynamic random access memory
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US20080224305A1 (en) * 2007-03-14 2008-09-18 Shah Amip J Method, apparatus, and system for phase change memory packaging
US9196346B2 (en) * 2008-01-23 2015-11-24 Micron Technology, Inc. Non-volatile memory with LPDRAM
US7830171B1 (en) * 2009-07-24 2010-11-09 Xilinx, Inc. Method and apparatus for initializing an integrated circuit
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US20240105687A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Package comprising a flexible substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1229131B (it) 1989-03-09 1991-07-22 Sgs Thomson Microelectronics Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione.
US5276834A (en) * 1990-12-04 1994-01-04 Micron Technology, Inc. Spare memory arrangement
JPH07114497A (ja) 1993-10-14 1995-05-02 Hitachi Ltd 半導体集積回路装置
US5606710A (en) * 1994-12-20 1997-02-25 National Semiconductor Corporation Multiple chip package processor having feed through paths on one die
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5777345A (en) 1996-01-03 1998-07-07 Intel Corporation Multi-chip integrated circuit package
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6051887A (en) 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
TW447059B (en) 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6627985B2 (en) * 2001-12-05 2003-09-30 Arbor Company Llp Reconfigurable processor module comprising hybrid stacked integrated circuit die elements
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782849A (zh) * 2010-03-12 2012-11-14 惠普发展公司，有限责任合伙企业 具有忆阻存储器的设备
CN102782849B (zh) * 2010-03-12 2016-05-18 惠普发展公司，有限责任合伙企业 具有忆阻存储器的设备
CN102790041A (zh) * 2011-05-19 2012-11-21 海力士半导体有限公司 堆叠半导体封装体
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和系统级封装逻辑
CN107750394B (zh) * 2015-07-24 2021-08-06 英特尔公司 控制外部的已封装存储器设备的方法和系统级封装逻辑

Also Published As

Publication number Publication date
WO2003038647A2 (en) 2003-05-08
US7030488B2 (en) 2006-04-18
WO2003038647A3 (en) 2004-07-08
KR100647933B1 (ko) 2006-11-23
EP1459200A2 (en) 2004-09-22
US20030080414A1 (en) 2003-05-01
KR20040068129A (ko) 2004-07-30
TWI291750B (en) 2007-12-21
CN1625738B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN1625738B (zh) 用于电子设备的封装式组合存储器
JP2023051991A (ja) 記憶装置及び記憶装置の動作方法
US20200044669A1 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
CN102683331B (zh) 侧装控制器及其制造方法
US20030223270A1 (en) Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
CN101047186A (zh) 存储单元及相关的存储器装置
US20140177325A1 (en) Integrated mram module
CN107039059A (zh) 存储器封装，包括其的存储器模块及存储器封装操作方法
CN114649019A (zh) 用于3d铁电随机存取存储器（3d-fram）的板线架构
CN115497977A (zh) 半导体结构及其制备方法、三维存储器、存储系统
CN102034804A (zh) 多层堆叠的存储器及其制造方法
US11538506B2 (en) Semiconductor device and semiconductor package including the semiconductor device
US20250329350A1 (en) Centralized placement of command and address signals in devices and systems
CN115360195A (zh) 半导体器件及其制备方法、存储系统
US6524887B2 (en) Embedded recess in polymer memory package and method of making same
CN1838409A (zh) 具有不同类型的多芯片封装的存储模块
CN112908368A (zh) 基于单片三维异质集成的三态内容寻址存储器
KR20250166271A (ko) 3차원 메모리 어레이 및 그 제조 방법, 메모리 및 전자 디바이스
TW202226924A (zh) 用於固態硬碟之三角板總成
Vadasz et al. Semiconductor random-access memories
CN1596448A (zh) 折叠式存储器层
US9324382B2 (en) Resistive memory device capable of improving sensing margin of data
US20240379621A1 (en) Memory system including semiconductor chips
CN120640685A (zh) 半导体结构及其制备方法、存储器、存储器系统
US20130221487A1 (en) Method of forming resistor of semiconductor memory device and structure thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20181025

CF01 Termination of patent right due to non-payment of annual fee