CN1622533A - 媒体存取控制地址的管理方法及其相关媒体存取控制芯片 - Google Patents

Abstract

本发明提供一种媒体存取控制地址(MAC地址)的管理方法及其相关媒体存取控制芯片，该方法包含MAC地址的学习方法以及查询方法，学习方法包含：藉由杂凑函数将体存取控制地址运算出杂凑值，根据杂凑值一对一地映像指定槽，根据MAC地址映像至地址表的指定槽以及伴随槽；若指定槽是空的，则将MAC地址学习至指定槽；若指定槽非空、伴随槽空的、且指定槽的内容是非静态的，则将指定槽的内容搬移至伴随槽，并修改伴随槽内容中的较高部MAC地址的第四十位，然后将MAC地址学习至指定槽中。本发明还具体限定了MAC地址的查询方法。

Description

媒体存取控制地址的管理方法及其相关媒体存取控制芯片

技术领域

本发明有关于一种地址表的管理方法及其相关装置，特别地关于媒体存取控制地址表的管理方法及其相关媒体存取控制芯片。

背景技术

以太网络交换器可以提供多端口的网络连结，每一个端口可供线速度(linespeed)10M/100M/1000M(1M＝106)的全双工资料传收。以太网络交换器的核心为媒体存取控制器(medium access controller，简称MAC controller)，典型地负责网络七层运作中第二层及部分第三层以上的工作，媒体存取控制器耦接实体层(physical layer，简称PHY)，以提供多端口的网络连结，负责与远程实体讯号的传收。媒体存取控制器先暂存所有连接端所接收的封包资料，再转送至指定的目的连接端口，媒体存取控制器通常利用外挂内存芯片或者内建整合的有限内存进行封包资料的暂存，例如内建1M位(相当于128K字节)的静态随机存取内存，而以太网络交换器典型地为8端/16端/24端，有限的内存空间要同时供多个连接端口的资料暂存与转送，因此内存的有效利用非常重要。

以太网络交换器接收到的封包可以区分为单播(uni-cast)封包、多播(multi-cast)封包以及广播(broadcast)封包，单播封包从以太网络交换器其中一端口接收后从另一端转送出去，多播封包从以太网络交换器其中一端口接收后从其它多个端转送出去，而广播封包从以太网络交换器其中一端口接收后从其它所有端转送出去。一般而言，以太网络封包的最大长度为1522字节长，而在NAS/SAN系统中更有9.6K(1K＝103)字节长的特长封包(jumbo packet)的应用。媒体存取控制器利用外挂或内建内存以缓冲暂存封包资料，媒体存取控制器于初始化阶段便规划该外挂或内建的内存以建立适当的数据结构与格式，以利后续的运用。

图1显示以太网络封包100的结构，以太网络封包100包含目的媒体存取控制(destination medium access control，简称DMAC)地址110、来源媒体存取控制(source medium access control，简称SMAC)地址120、酬载(payload)130、以及循环冗余检查码(cyclic redundant code，简称CRC)140，以太网络交换器会利用内建之的28K字节的静态随机存取内存，规划出一块地址表，用以记录MAC地址与连接端口之间的关联性，以利以太网络交换器自接收到以太网络封包100后，能快速地藉由查询表格找到以太网络封包100应该被转送的连接端口，静态随机存取内存大多是用来缓冲暂存从诸多连接端口涌入的以太网络封包，每个以太网络封包进入以太网络交换器之后，会利用SMAC地址120与其来源端口(sourceport)，适当地记录于地址表中(称为学习过程)，以供稍候的查询，另一方面，以太网络交换器会将DMAC地址110进行查表，若可以找到对应资料，便可知道其相关联的端屏蔽(port mask)；但若无法查询到对应资料，便会将其广播出去。

图2显示双槽地址表200的示意图，已知的双槽地址存取技艺，举例而言，将地址表200规划成2K(K＝210)个桶(bucket)，每个桶具有两个槽，可以用特定的桶地址指到桶的位置，桶210具有槽210A及槽210B，而桶220具有槽220A及槽220B，也就是说，共有2K个桶，每个桶具有A槽与B槽，每个槽用以显示一MAC地址的相关信息，每个MAC地址具有48位，以MAC[47:0]表示，因此最多可以记载4K笔MAC地址的相关信息，可以利用直接映像(direct map)或者杂凑(hash)映像的方式，将每个欲记载的MAC地址映像至特定的桶地址以及槽，典型地，于MAC地址学习阶段，每个MAC地址可利用CRC-11多项式杂凑运算得到杂凑值Hash[10:0]共11位的桶地址，例如映像到桶250，优先选择存入槽250A，如果槽250已经存在资料，才选择存入槽250B，以将MAC[47:11]共37位及该MAC地址的相关信息存入。若直接采用直接映像方式，则将MAC[10:0]当做是桶地址，以将MAC[47:11]共37位及该MAC地址的相关信息存入适当的槽中；采用杂凑映像的优点用来增加MAC地址的混乱度，以避免邻近MAC地址抢用同一地址桶中的A槽与B槽，而增加广播送出封包的机会。

当查询以太网络封包的DMAC地址时，利用DMAC地址进行CRC-11多项式杂凑运算得到杂凑值Hash[10:0]共11位的桶地址，例如映像到桶250，优先比对槽250A，如果槽250中的MAC[47:11]资料与以太网络封包的DMAC[47:11]相同，则可以获得其相关联的信息，若与槽250A不吻合，才选择比对槽250B中的MAC[47:11]，若是其A槽与B槽的MAC地址皆不吻合，则将其广播转送出去。

要从有限的静态随机存取内存划分出一部份地址表供查询，能够记录的项目(entry)有限，而如何有效率的运用极有限的地址表实有关于以太网络交换器的交换效率，也确实是以太网络交换器的媒体存取控制器的一大课题。

发明内容

本发明揭示一种媒体存取控制地址(简称MAC地址)的学习方法，包含下列步骤：藉由杂凑函数将该体存取控制地址运算出杂凑值，而根据该杂凑值一对一地映像该指定槽，而根据MAC地址映像至地址表的指定槽以及伴随槽；若指定槽是空的，则将MAC地址学习至指定槽；以及若指定槽是非空的、伴随槽是空的、且指定槽的内容是非静态的，则将指定槽的内容搬移至伴随槽，并修改伴随槽内容中的较高部MAC地址的第四十位，然后将MAC地址学习至指定槽中。更进一步地，若指定槽是非空的且伴随槽是非空的，则将MAC地址学习进CAM中；而若指定槽是非空的且伴随槽是空的，则修改MAC地址的较高部MAC地址的第四十位，并将该修改过后的MAC地址学习至伴随槽中，以响应于非静态学习命令，因此发挥双槽式地址表的学习优点，又可节省地址表的硬件闸数。举例而言，地址表共有2X个存取槽，而各存取槽可用以存取MAC地址的(48-X)个位及相关信息，而MAC地址为四十八个位，其中X为一正整数，相关信息较佳地包含端口屏蔽、逾时计数器以及静态旗标。

本发明亦揭示一种MAC地址的查询方法，包含下列步骤：根据MAC地址映像至地址表的指定槽以及伴随槽；将指定槽的第一内容及伴随槽的第二内容读出；选择性地还原该第二内容；将MAC地址与第一内容进行比较以及将MAC地址与还原的第二内容进行比较；以及根据该些比较结果产生查询结果，例如端屏蔽，举例而言，选择性地还原步骤根据第二内容的静态旗标以及较高部MAC地址的第四十位选择性地还原该第二内容。

本发明进一步揭示一种媒体存取控制芯片，包含：具有地址表的缓冲存储器，用以暂存封包；用以耦接实体层控制芯片的多个连接端口控制单元；具有内容可寻址内存(简称CAM)之转送控制单元，耦接于连接端口控制单元；耦接转送控制单元及连接端口控制单元的队列控制单元；以及用以耦接该缓冲存储器、该队列控制单元及该些连接端口控制单元的缓冲器控制单元；其中，转送控制单元根据MAC地址映像至地址表的指定槽以及伴随槽，若指定槽是空的，则将MAC地址学习至指定槽；而若指定槽是非空的、伴随槽是空的、且指定槽的内容是非静态的，则将指定槽的内容搬移至伴随槽，并修改伴随槽内容中的较高部MAC地址的第四十位，然后将MAC地址学习至指定槽中。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

附图说明

图1显示了以太网络封包的结构；

图2显示了双槽地址表的示意图；

图3显示了根据本发明的具体实施例的一MAC地址学习流程图；

图4显示了根据本发明的具体实施例的一储存槽结构；

图5显示了根据本发明的具体实施例的一MAC地址查询流程图；

图6显示了根据本发明的硬件方块图的一具体实施例。

具体实施方式

将图2地址表200规划成2K个存取桶，每个桶具有A槽与B槽，根据本发明的一较佳具体实施例，可以采用CRC-12(或者直接映像法)多项式杂凑运算得到杂凑值Hash[11:0]共12位的地址，以杂凑映像到特定槽的位置，举例而言，采用(X12+X11+X3+X2+X+1)的CRC-12多项式杂凑运算得到杂凑值Hash[11:0]共12位的杂凑地址，Hash[11:1]指定桶地址，而由Hash[0]指定是哪一个槽，举例而言，Hash[0]为0代表A槽，而Hash[0]为1代表B槽，所以每个MAC地址的杂凑结果Hash[11:0]皆指定到特定的槽，于MAC地址学习阶段，将MAC[47:12]共36位及该MAC地址的相关信息存入。相较于已知技艺，每个MAC地址可节省一个位，于此实施例中，最多可以记载4K笔MAC地址的相关信息，共可节省4K位，对于有限的内存空间而言，具有显著的成本效益。

媒体存取控制器利用转送控制单元(未示)进行MAC地址及其相关信息的查询及学习功能，MAC地址及其相关信息的学习，可以区分为单播地址以及多播地址的学习，关于单播地址的学习，可以利用每一个接收到的封包的SMAC地址及其来源端口建立该MAC地址的相关信息，以利后续欲传给该SMAC地址的封包查询之用；关于多播地址的学习，则可由媒体存取控制器外挂一颗处理器或者由网管人员利用软件规划于地址表200中。

在此较佳实施例中，媒体存取控制器内实施内容可寻址内存(content accessmemory，简称CAM)储存多笔地址以进行完美匹配(perfect match)查询，例如提供8笔MAC地址的学习与查询；将单播地址及多播地址的学习分类为动态(dynamic)学习及静态(static)学习，于外挂处理器的例子中，多播地址的学习较佳地皆由处理器经由前述地址映像方式规划于地址表200中指定位置，并且会长期停驻于该指定位置，不会进行逾时(aging)淘汰。每个MAC地址具有48位，以MAC[47:0]表示，由其中的MAC[40]显示该MAC地址是否为多播地址。

就MAC地址的学习而言，在MAC地址的杂凑结果Hash[11:0]的Hash[0]为0，且Hash[11:1]所指的桶的A槽内容也击中(hit)MAC地址的较高部分MAC[47:12]的情况下(击中代表内容比对吻合)，当收到静态学习的「静态清除(clear)」指令时，则直接清除Hash[11:1]所指的桶的A槽内容；而当收到静态学习的「静态增加(add)」指令时，也直接将MAC地址的较高部分MAC[47:12]及其相关信息写入Hash[11:1]所指的桶的A槽中。

图3显示了根据本发明的具体实施例的一MAC地址学习流程图，当接收到封包时，封包包含有DMAC地址以及SMAC地址，由步骤300开始，步骤310首先查询MAC地址，步骤312判断是否击中CAM或MAC地址表，若击中则步骤314可更新MAC地址的相关信息，包括端口屏蔽以及逾时计数器等相关信息，然后结束流程；若未击中则由步骤320判断是否指定槽是空的，若指定槽是空的，则步骤322直接将MAC地址的较高部分MAC[47:12]及相关信息写入；若指定槽不是空的，则步骤330判断是否Hash[11:0]所代表桶的相关伴随槽为空的，其中若Hash[11:0]指定槽为A槽，则相关伴随槽为B槽，反之亦然；若伴随槽为非空，则步骤332检查CAM中是否有空位或者非静态项目已经老旧者，再由步骤334将欲学习的MAC地址写入CAM中空位或者非静态项目已经老旧者，然后结束流程，其中所谓项目老旧系可依照设计者的弹性而不同，举例而言，若逾时计数器设计为计数3至0，可以视当计数器值小于3者皆为老旧，以避免非静态项目占据CAM过长的时间；若没有适当地方可以写入，则步骤336将学习内容丢弃，然后结束流程；若伴随槽为空，则步骤340检查Hash[11:0]的指定槽是否为非静态(non-static)；若指定槽为非静态，则步骤342将指定槽的非静态内容搬移至相关伴随槽，并将相关伴随槽中MAC地址的第四十位(MAC[39])更改为1，最后由步骤344将欲学习的MAC地址(包括静态与非静态MAC地址)增加至Hash[11:0]的指定槽，然后结束流程；若Hash[11:0]的指定槽的内容为静态项目；则步骤350根据此命令是否为静态学习命令而执行步骤332或360，若为静态学习命令前进至步骤332，将欲学习的MAC地址写入CAM中空位或者非静态项目已经老旧者，或者将学习内容丢弃；若为非静态学习命令，则步骤360，将欲学习的MAC地址及相关信息写入相关伴随槽，并将相关伴随槽中MAC地址的第四十位(MAC[39])更改为1，于步骤370结束此学习流程。

于前述揭示的MAC地址学习流程中，静态增加(static-add)的学习命令，将欲学习的MAC地址可增加至指定槽或CAM中，而非静态项目与非静态增加的学习命令可以利用指定槽、相关伴随槽以及CAM进行学习，非静态项目可以记录于或搬移至相关伴随槽中，并藉由修改第四十位的值而予以辨识。

图4显示了根据本发明的具体实施例的一储存槽结构，储存槽结构包括，较高部MAC地址410及相关信息，而MAC地址的相关信息较佳地包括有端屏蔽(port mask)420、逾时计数器430、以及静态旗标440，逾时计数器430用以计数非静态学习的时间状态，举例而言，逾时计数器430为两个位计数，包括3、2、1、0，用以计数300秒的时间长度，当逾时计数器430由3倒数至0时，代表这个储存槽中的非静态项目已经逾时，当下次有任何静态或非静态项目欲使用这个储存槽储存MAC地址信息时，皆可予以覆盖过去。

图5显示了根据本发明的具体实施例的一MAC地址查询流程图，其相应参考于图3的学习流程，由步骤500开始，步骤510首先看收到的封包是否为CRC正确，若CRC不正确则步骤515将封包丢弃；若封包的CRC正确，则步骤520检查是否击中CAM，若击中CAM则步骤525可快速地回报端屏蔽；若未击中CAM则应进一步查询双槽地址表200，相应于图3的流程，步骤530将封包的DMAC地址进行CRC-12杂凑运算得到杂凑值Hash[11:0]共12位的杂凑地址，利用Hash[11:1]获得桶地址，由Hash[0]指定哪一个槽为指定槽；步骤540，根据杂凑值Hash[11:0]将指定槽与相关伴随槽的内容同时读出来；步骤550检查是否DMAC地址击中指定槽，若击中指定槽则步骤525回报端屏蔽；若未击中指定槽则步骤560利用静态旗标检查被读出的相关伴随槽的内容是否为静态，若相关伴随槽的内容为静态项目，代表查询结束；若相关伴随槽的内容为非静态项目，检查其内容的第四十位是否为1，若第四十位为0表示其学习过程中是占据指定槽，故由步骤580结束查询流程；若第四十位为1，则表示此项目于学习过程中是占据相关槽，于是步骤575将相关伴随槽的内容的第四十位(MAC[39])由1修改还原为0然后将还原后的较高部MAC地址与封包的DMAC地址进行比对，若是封包的DMAC地址击中还原后的较高部MAC地址，则回报端口屏蔽，否则便由步骤580结束查询流程，若此MAC地址查询流程皆未查询到适当结果，则应将封包广播出去。

图6显示了根据本发明的硬件方块图的一具体实施例，以太网络交换器的内主要包含媒体存取控制(media access control，简称MAC)芯片600，以及实体层控制(physical layer control，简称PHY)芯片680，较佳地，媒体存取控制芯片600藉由精简媒体独立界面(reduced medium independent interface，简称RMII)耦接实体层控制芯片580。媒体存取控制芯片600包含连接端口控制(port control)单元610至617(以前述八端口以太网络交换器为例，分别对应端0至端7)、转送控制(forwarding control)单元620、队列控制(queue control)单元630、缓冲器控制单元650、以及缓冲存储器660，连接端口控制单元610耦接转送控制单元620、队列控制单元630以及缓冲器控制单元650，缓冲器控制单元650耦接缓冲存储器660，缓冲存储器660中规划有地址查询表，而转送控制单元620中以硬件实施可储存多个MAC地址及相关信息的CAM622。实体层控制芯片680负责以太网络交换器对外实体电气讯号的传收，而以上本发明所揭示的流程方法则与媒体存取控制芯片600内部的转送控制单元620的运作设计有关，举例而言，由以太网络交换器的端口0所接收到封包数据，经由实体层控制芯片680首先到达连接端口控制单元610，封包的DMAC地址藉由本发明的查表方式(look-up table)产生对应的端屏蔽，而封包的SMAC地址藉由本发明的学习方式将较高部SMAC地址学习(learn)进有限的查询表662或CAM622中，并由缓冲器控制单元650于缓冲存储器660配置(allocate)适当的缓冲器大小以供该封包资料的暂存，然后由队列控制单元630根据端口屏蔽建立队列连结，队列控制单元630可依照各端口的输出队列长度判断各连接端口消耗缓冲存储器660的状况，而发讯给连接端口控制单元610适当地进行拥塞控制(congestion control)。根据本发明的揭示，双槽式查询表662藉由每个MAC地址可以将每个桶的双槽架构区分为指定槽及伴随槽，并利用第四十位与静态旗标进行MAC地址的静态学习与非静态学习，而节省查询表662的实际空间，另一方面，于地址查询阶段也可增加查询效能，利用CAM622可于转送控制单元620同时对多个MAC地址进行硬件比对，于一个时脉后即可知道是否击中CAM622，而由查询表662利用DMAC地址同时将指定槽及伴随槽读回，将伴随槽的内容选择性地还原，同时判断是否击中指定槽或伴随槽，而回报相关结果。

图6的实施例依照制程的进步可有不同程度的整合实施方式，举例而言，缓冲存储器660可以整合于媒体存取控制芯片600之中或者是外挂芯片，依照存取速度不同可以是静态随机存取内存(SRAM)、同步动态随机存取内存(SDRAM)、或者DDR动态随机存取内存等等，实体层控制芯片680由于制程特殊以及需要提供多个端口的实体层控制，通常属于外挂芯片，但随着未来整合度提高也有可能整合进媒体存取控制芯片600之中。

纵上所述，本发明揭示一种媒体存取控制地址(简称MAC地址)的学习方法，包含下列步骤：藉由杂凑函数将该体存取控制地址运算出杂凑值，而根据该杂凑值一对一地映像该指定槽，而根据MAC地址映像至地址表的指定槽以及伴随槽；若指定槽是空的，则将MAC地址学习至指定槽；以及若指定槽是非空的、伴随槽是空的、且指定槽的内容是非静态的，则将指定槽的内容搬移至伴随槽，并修改伴随槽内容中的较高部MAC地址的第四十位，然后将MAC地址学习至指定槽中。更进一步地，若指定槽是非空的且伴随槽是非空的，则将MAC地址学习进CAM中；而若指定槽是非空的且伴随槽是空的，则修改MAC地址的较高部MAC地址的第四十位，并将该修改过后的MAC地址学习至伴随槽中，以响应于非静态学习命令，因此发挥双槽式地址表的学习优点，又可节省地址表的硬件闸数。举例而言，地址表共有2X个存取槽，而各存取槽可用以存取MAC地址的(48-X)个位及相关信息，而MAC地址为四十八个位，其中X为一正整数，相关信息较佳地包含端口屏蔽、逾时计数器、以及静态旗标。

本发明亦揭示一种MAC地址的查询方法，包含下列步骤：根据MAC地址映像至地址表的指定槽以及伴随槽；将指定槽的第一内容及伴随槽的第二内容读出；选择性地还原该第二内容；将MAC地址与第一内容进行比较以及将MAC地址与还原的第二内容进行比较；以及根据该些比较结果产生查询结果，例如端屏蔽，举例而言，选择性地还原步骤是根据第二内容的静态旗标以及较高部MAC地址的第四十位选择性地还原该第二内容。

本发明进一步揭示一种媒体存取控制芯片，包含：具有地址表的缓冲存储器，用以暂存封包；用以耦接实体层控制芯片的多个连接端口控制单元；具有内容可寻址内存(简称CAM)的转送控制单元，耦接于连接端口控制单元；耦接转送控制单元及连接端口控制单元的队列控制单元；以及用以耦接该缓冲存储器、该队列控制单元及该些连接端口控制单元的缓冲器控制单元；其中，转送控制单元根据MAC地址映像至地址表的指定槽以及伴随槽，若指定槽是空的，则将MAC地址学习至指定槽；而若指定槽是非空的、伴随槽是空的、且指定槽的内容是非静态的，则将指定槽的内容搬移至伴随槽，并修改伴随槽内容中的较高部MAC地址的第四十位，然后将MAC地址学习至指定槽中。

以上所揭示的具体实施例的说明及图式，为便于阐明本发明的技术内容及技术手段，并不欲拘限本发明的范畴。举凡一切针对本发明的结构细部修饰、变更，或者是组件的等效替代、置换，当不脱离本发明的发明精神及范畴，其范围将由以下的申请专利范围来界定。

Claims (20)

1.一种媒体存取控制地址的学习方法，包含下列步骤：

根据一媒体存取控制地址映像至一地址表的一指定槽以及一伴随槽；

若该指定槽是空的，则将该媒体存取控制地址学习至该指定槽；以及

若该指定槽是非空的、该伴随槽是空的、且该指定槽的内容是非静态的，则将该指定槽的内容搬移至该伴随槽，并修改该伴随槽内容中的一较高部媒体存取控制地址的一位，然后将该媒体存取控制地址学习至该指定槽中。

2.如权利要求1所述的方法，其特征在于，还还包含若该指定槽是非空的且该伴随槽是非空的，则将该媒体存取控制地址学习进一内容可寻址内存中的步骤。

3.如权利要求1所述的方法，其特征在于，还包含步骤：若该指定槽是非空的且该伴随槽是空的，则修改该媒体存取控制地址的一较高部媒体存取控制地址的一位并将该修改过后的媒体存取控制地址学习至该伴随槽中，以响应于一非静态学习命令。

4.如权利要求1所述的方法，其特征在于，该映像步骤是藉由一杂凑函数将该媒体存取控制地址运算出一杂凑值，而根据该杂凑值一对一地映像该指定槽。

5.如权利要求1所述的方法，其特征在于，该映像步骤是将该媒体存取控制地址直接映像而指定该指定槽。

6.如权利要求1所述的方法，其特征在于，该若该指定槽是空的则将该媒体存取控制地址学习至该指定槽的步骤，是将该媒体存取控制地址的较高部媒体存取控制地址以及一相关信息写入至该指定槽中。

7.如权利要求1所述的方法，其特征在于，其中该地址表共有2X个存取槽，而该指定槽系可用以存取该媒体存取控制地址的(48-X)个位及一相关信息，而该媒体存取控制地址为四十八个位，其中X为一正整数。

8.如权利要求3所述的方法，其特征在于，其中该若指定槽是非空的且伴随槽是空的步骤是修改该媒体存取控制地址的第四十位。

9.如权利要求6所述的方法，其特征在于，其中该相关信息包含一端口屏蔽、一逾时计数器以及一静态旗标。

10.一种媒体存取控制地址的查询方法，包含下列步骤：

根据一媒体存取控制地址映像至一地址表的一指定槽以及一伴随槽；

将该指定槽的第一内容及该伴随槽的第二内容读出；

选择性地还原该第二内容；

将该媒体存取控制地址与该第一内容进行比较以及将该媒体存取控制地址与该还原的第二内容进行比较；以及

根据该些比较结果产生一查询结果。

11.如权利要求10所述的方法，其特征在于，其中该选择性地还原步骤是根据该第二内容之一静态旗标以及一较高部媒体存取控制地址的第四十位选择性地还原该第二内容。

12.如权利要求10所述的方法，其特征在于，其中该查询结果为一端屏蔽。

13.如权利要求10所述的方法，其特征在于，其中该地址表共有2X个存取槽，而该指定槽可用以存取该媒体存取控制地址的(48-X)个位及一相关信息，而该媒体存取控制地址为四十八个位，其中X为一正整数。

14.如权利要求10所述的方法，其特征在于，还包含将该媒体存取控制地址与一内容可寻址内存进行比对的步骤。

15.如权利要求10所述的方法，其特征在于，其中该相关信息包含一端口屏蔽、一逾时计数器以及一静态旗标。

16.一种媒体存取控制芯片，包含：

具有一地址表的缓冲存储器，用以暂存封包；

多个连接端口控制单元，用以耦接一实体层控制芯片；

一转送控制单元，耦接于该些连接端口控制单元；

一队列控制单元，耦接该转送控制单元及该些连接端口控制单元；以及

一缓冲器控制单元，用以耦接该缓冲存储器、该队列控制单元及该些连接端口控制单元，

其中，该转送控制单元根据一媒体存取控制地址映像至该地址表的一指定槽以及一伴随槽，若该指定槽是空的，则将该媒体存取控制地址学习至该指定槽；而若该指定槽是非空的、该伴随槽是空的、且该指定槽的内容是非静态的，则将该指定槽的内容搬移至该伴随槽，并修改该伴随槽内容中的一较高部媒体存取控制地址的一位，然后将该媒体存取控制地址学习至该指定槽中。

17.如权利要求16所述的媒体存取控制芯片，其特征在于，该转送控制单元具有一内容可寻址内存，该转送控制单元先将该媒体存取控制地址与该CAM的内容进行比对，若未发现吻合者，才继续根据该媒体存取控制地址比对该地址表的指定槽以及伴随槽。

18.如权利要求16所述的媒体存取控制芯片，其特征在于，该较高部媒体存取控制地址的该位系指一媒体存取控制地址的第四十位。

19.如权利要求17所述的媒体存取控制芯片，其特征在于，该地址表共有2X个存取槽，而该指定槽可用以存取该媒体存取控制地址的(48-X)个位及一相关信息，而该媒体存取控制地址为四十八个位，其中X为一正整数。

20.如权利要求17所述的媒体存取控制芯片，其特征在于，若该指定槽是非空的、该伴随槽是非空的、且该CAM中没有空位，则该转送控制单元丢弃该媒体存取控制地址。

Images