[go: up one dir, main page]

CN1617351A - 半导体显示器件 - Google Patents

半导体显示器件 Download PDF

Info

Publication number
CN1617351A
CN1617351A CNA2004100877912A CN200410087791A CN1617351A CN 1617351 A CN1617351 A CN 1617351A CN A2004100877912 A CNA2004100877912 A CN A2004100877912A CN 200410087791 A CN200410087791 A CN 200410087791A CN 1617351 A CN1617351 A CN 1617351A
Authority
CN
China
Prior art keywords
insulating film
interlayer insulating
wiring
thin film
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100877912A
Other languages
English (en)
Other versions
CN100459142C (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1617351A publication Critical patent/CN1617351A/zh
Application granted granted Critical
Publication of CN100459142C publication Critical patent/CN100459142C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的是提供一种利用更有效地防止电介质击穿的保护电路的半导体显示器件。在本发明中，在形成覆盖用作保护电路的TFT的第一层间绝缘膜和形成覆盖在该第一层间绝缘膜之上形成的布线的作为绝缘覆盖膜的第二层间绝缘膜的情况下，用于将TFT连接到其它半导体元件的布线形成为与该第二层间绝缘膜的表面接触，以确保释放在该第二层间绝缘膜的表面中累积的电荷的路径。注意：用作保护二极管的TFT称为二极管式连接的TFT，其中第一端子或第二端子之一连接到栅电极。

Description

半导体显示器件
1、技术领域
本发明涉及一种利用保护电路的半导体显示器件，该保护电路可以防止发光元件出现电介质击穿。
2、背景技术
在半导体器件的制造步骤中，如何抑制发光元件的退化或导致电介质击穿的起电现象(起电)是一个重要课题。特别地，对于高集成度，不仅存在沟道长度的小型化的倾向而且还存在减少各种绝缘膜典型为栅绝缘膜的膜厚度的倾向。因此，因起电引起的电介质击穿就变成了更加严重的问题。
出现起电的原因和环境非常复杂且易于变化。因此，不仅需要检测产生电荷的原因和环境，而且必须在半导体器件的结构中采取措施，以便增加因起电引起退化或电介质击穿的电阻。为了防止因电荷引起的退化或电介质击穿，有效的方法是通过采用二极管(保护二极管)的保护电路来确保放电路径。通过确保放电路径，防止在绝缘膜中累积的电荷在半导体元件附近被释放。因此，就可以防止因放电能量产生的现象(ESD：静电放电)，其中退化并损坏半导体元件。
此外，通过提供保护电路，即使随信号和电源电压一起将噪声输入到布线，后一级电路也能够防止因噪声引起的故障，并且就可以防止半导体器件因噪声引起的退化或损坏。
在半导体显示器件典型为液晶显示器件和发光器件中，其中在输入视频信号之后供给到显示元件的信号可以维持一定程度的有源矩阵型半导体显示器件可以灵活地对具有大尺寸和高精度的面板产生响应，由此有源矩阵型的半导体显示器件就已经变成了未来的主流。在提出的有源矩阵型半导体显示器件中的像素结构主要依赖于每个制造者。通常，对于每个像素，提供显示元件例如发光元件和液晶元件以及用于控制显示元件工作的薄膜晶体管(此后，称为TFT)。
在半导体显示器件中，存在两种结构，即显示元件形成有在覆盖TFT的绝缘膜(第一层间绝缘膜)之上的直接连接到TFT的第一端子或第二端子的布线，以及在又覆盖布线的绝缘膜(第二层间绝缘膜)之上形成显示元件。在将来自发光元件的光从TFT的相对侧取出的发光器件的情况下，由于可以提高整个像素部分中的用于发光的区域的比例，因比后一种结构比前一种结构更能提高对比度，因此更加优选后一种结构。
因其表面不均匀，覆盖布线的第二层间绝缘膜就具有影响显示元件特性的可能性，因此，通过采用易于平坦的涂覆方法来形成第二层间绝缘膜。当形成这种绝缘覆盖膜时，它具有容易被充电的问题。然而，TFT通常被用作保护二极管，并且在与构成其它电路的TFT相同层上形成此TFT。因此，在覆盖用作保护二极管的TFT的绝缘膜之上形成的层中的绝缘膜中起电的电荷就很难通过由保护电路保证的放电路径放电。因此，就存在因该电荷易于产生电介质击穿的问题。
发明内容
根据上述问题，本发明的一个目的是提供一种采用保护电路的半导体显示器件，该保护电路可以有效地防止电介质击穿。
在本发明中，在形成第一层间绝缘膜以覆盖用作保护二极管的TFT并形成作为绝缘覆盖膜的第二层间绝缘膜以覆盖在第一层间绝缘膜之上形成的布线的情况下，为了确保用于释放在第二层间绝缘膜的表面中累积的电荷的路径，形成用于将TFT连接到其它半导体元件的布线，该布线形成为与第二层间绝缘膜的表面接触。注意，用作保护二极管的TFT称为二极管式连接的TFT，其中TFT的第一端子或第二端子连接到栅电极。
在本说明书中，第一端子或第二端子对应于源区，并且另一个端子对应于漏区。源区和漏区取决于第一端子和第二端子之间的电位关系。具体地，在n沟道型TFT的情况下，在第一端子和第二端子中，较低电位的端子对应于源区而较高电位的端子对应于漏区。而且，在p沟道型TFT的情况下，在第一端子和第二端子中，较高电位的端子对应于源区而较低电位的端子对应于漏区。
在二极管式连接的n沟道型TFT中，假定第一端子和栅电极相连。在此情况下，当第一端子的电位高于第二端子的电位时，分别第一端子对应于漏区而第二端子对应于源区。由此n沟道型TFT导通。因此，就获得了从第一端子向第二端子的正向电流。相反，当第一端子的电位低于第二端子的电位时，分别第一端子对应于源区而第二端子对应于漏区。由此n沟道型TFT截止。
此外，在二极管式连接的p沟道型TFT中，假定第一端子和栅电极相连。在此情况下，当第一端子的电位高于第二端子的电位时，第一端子和第二端子就分别对应于源区和漏区。由此p沟道型TFT截止。相反，当第一端子的电位低于第二端子的电位时，第一端子和第二端子就分别对应于漏区和源区。由此p沟道型TFT导通。因此，就获得了从第二端子向第一端子的正向电流。
具体地，在本发明的半导体显示器件中，本发明的一个特征是在绝缘表面之上形成用作保护二极管的TFT，形成第一层间绝缘膜以覆盖该TFT，形成第二层间绝缘膜以覆盖第一层间绝缘膜，用第一布线将该TFT的第一或第二端子连接到栅电极，第一布线连接到第二布线，形成第一布线以便与第一层间绝缘膜的表面接触，并且形成第二布线以便与第二层间绝缘膜的表面接触。
在本发明的半导体显示器件中，本发明的一个特征是：在绝缘表面之上形成用于给显示元件提供信号的第一TFT、以及用作保护二极管的第二TFT和第三TFT；形成第一层间绝缘膜以覆盖第一TFT、第二TFT和第三TFT；形成第二层间绝缘膜以覆盖第一层间绝缘膜；在第二层间绝缘膜之上形成显示元件；通过第一布线或第二布线将第一TFT的第一端子或第二端子连接到显示元件；通过第三布线使第二TFT的第一端子与栅电极连接；通过第四布线将第三TFT的第一端子或第二端子连接到该栅电极；通过第五布线和第六布线将第二TFT的第二端子连接到第四布线；形成第一布线、第三布线和第四布线和第五布线，以便与第一层间绝缘膜的表面接触；并且形成第二布线和第六布线以便与第二层间绝缘膜的表面接触。
此外，本发明的半导体显示器件的另一种结构的一个特征在于：在绝缘表面之上，形成用于给显示元件提供信号的第一TFT、和用作保护二极管的第二TFT和第三TFT；形成第一层间绝缘膜以覆盖第一TFT、第二TFT和第三TFT；形成第二层间绝缘膜以覆盖第一层间绝缘膜；在第二层间绝缘膜之上形成显示元件；通过第一布线和第二布线使第一TFT的第一端子或第二端子与显示元件连接；用第三布线使第二TFT的第一端子与栅电极连接；用第四布线使第二TFT的第二端子、第三TFT的第一端子或第二端子与栅电极连接；用第五布线连接第四布线；形成第一布线、第三布线和第四布线，以便与第一层间绝缘膜的表面接触；并且形成第二布线和第五布线，以便与第二层间绝缘膜的表面接触。
在本发明中，根据上述结构，在形成第一层间绝缘膜以覆盖用作保护二极管的两个TFT并形成第二层间绝缘膜以覆盖在第一层间绝缘膜之上形成的布线的情况下，就能够确保用于释放在第二层间绝缘膜的表面中累积的电荷的路径。因此，就能够通过释放在第二层间绝缘膜的表面中的电荷来防止损坏半导体元件的现象。
附图说明
图1A-1C示出了本发明的保护电路的电路图和剖面图。
图2A和2B是示出了本发明的保护电路的电路图。
图3是提供有本发明的保护电路的衬底的顶视图。
图4A-4E是本发明的保护电路的电路图。
图5A-5C是示出了用于制造本发明的半导体显示器件的方法的图。
图6A和6B是示出了用于制造本发明的半导体显示器件的方法的图。
图7A和7B是示出了用于制造本发明的半导体显示器件的方法的图。
图8A和8B是示出了在本发明的半导体显示器件中包含的信号线驱动电路和保护电路位置关系图。
图9是在本发明的半导体显示器件中包含的信号线驱动电路和保护电路的等效电路图。
图10是在本发明的半导体显示器件中包含的扫描线驱动电路和保护电路的等效电路图。
图11A-11C是在本发明的发光器件中包含的像素的等效电路图。
图12A和12B是在本发明的发光器件中包含的像素的等效电路图。
图13是在本发明的发光器件中包含的像素的顶视图。
图14A和14B是本发明的发光器件的顶视图和剖面图。
图15A-15C是采用本发明的半导体显示器件的电设备的图。
具体实施方式
将参照图1A-1C来说明用作本发明的半导体显示器件的保护电路的结构。在本发明的保护电路中，提供保护二极管来作为放电路径。图1A对应于示出本发明的保护电路的一个模式的电路图。并且，提供二极管式连接的TFT 101和102中的至少一个来分别用于释放正电荷的路径和释放负电荷的路径。
具体地，在每个TFT 101和102中，第一端子和栅电极连接。并且，将电位Vdd供给到TFT 101的第一端子，将电位Vss供给到TFT 102的第二端子。在本说明书中，假设电位Vss小于电位Vdd。此外，TFT101的第二端子与TFT 102的第一端子彼此电连接，并进一步彼此电连接到待保护的半导体元件。假设TFT 101的第二端子和TFT 102的第一端子电连接到布线103。
此外，在图1A中，示出了TFT 101和102两者都是p沟道型TFT的例子；然而，TFT 101或102的任何一个可以是n沟道型TFT或TFT101和102两者都是n沟道型TFT。在采用n沟道型TFT的情况下，该第一端子与该栅电极连接。
并且，在本发明的保护电路中，特别地，布线用于电连接用作保护二极管的TFT；它的布局具有特点。图1B示出了作为一个例子的TFT101和TFT 102的剖面图。
TFT 101包括：岛形半导体膜104，与岛形半导体膜104接触的栅绝缘膜105，以及与岛形半导体膜104重叠同时其间夹有栅绝缘膜105的栅电极106。岛形半导体膜104包括与栅电极106重叠的沟道形成区107，并且还包括对应于其间夹有沟道形成区107的源区或漏区的第一端子108和第二端子109。
TFT 102包括：岛形半导体膜114，与岛形半导体膜114接触的栅绝缘膜105，以及与岛形半导体膜114重叠同时其间夹有栅绝缘膜105的栅电极116。岛形半导体膜114包括与栅电极116重叠的沟道形成区117，并且还包括对应于其间夹有沟道形成区117的源区或漏区的第一端子118和第二端子119。
并且，TFT 101和102由具有单一或多层绝缘膜的第一层间绝缘膜120覆盖。并且，形成通过在第一层间绝缘膜120中形成的接触孔连接到TFT 101和102的布线121至124，以便与第一层间绝缘膜120的表面接触。
特别地，布线121连接到TFT 101的第一端子108和栅电极106，并且布线122连接到TFT 101的第二端子109。此外，布线123连接到TFT 102的第一端子118和栅电极116，并且布线124连接到TFT 102的第二端子119。
在图1B中，由单一布线形成每个布线121至124，然而，本发明不限于此。可以由每层布线彼此电连接的多层布线来形成布线121至124。
在第一层间绝缘膜120之上形成第二层间绝缘膜125，以覆盖布线121至124。由于需要在第二层间绝缘膜125之上形成显示元件，因此就要求它的表面非常平坦，优选通过涂覆方法来形成。注意，第二层间绝缘膜125可以由单一绝缘膜或多层绝缘膜形成。在每一种情况下，优选通过涂覆方法来形成至少绝缘膜层。
并且，形成通过在第二层间绝缘膜125之中形成的接触孔连接到布线122和123的布线126，以便与第二层间绝缘膜125的表面接触。通过利用布线122、123和126，使TFT 101的第二端子109、TFT 102的第一端子和栅电极116电连接。并且，如图1A中所示，布线122、123和126电连接到布线103。
在图1B中，由单一布线形成布线126；然而，本发明不限于此结构。可以由每层布线电连接的多层布线来形成布线126。
此外，在本发明中，通过布线126电连接布线122和123；然而，本发明不限于此结构。例如，如图1C中所示，TFT 101的第二端子109与TFT 102的第一端子118和栅电极116通过布线127连接，该布线形成为与第一层间绝缘膜120的表面接触。可以由单一布线或每层布线电连接的多层布线来构成布线127。并且，布线127还连接到布线126。
在图1B中，与图1C中的布线相比，缩短了直接连接到TFT的布线，由此防止了TFT 101和102中出现因天线效应引起的电介质击穿。此外，在图1C中，在形成第二层间绝缘膜125之前，通过保护电路就已经确保了用于放电的路径；就可以完全防止因起电引起的ESD。
并且在图1B和图1C中，例如，在第二层间绝缘膜125的表面上充有正电荷且将具有比电位Vdd更高电位的电位Vdd｀供给到布线126的情况下，如图2A中所示，TFT 101就导通且TFT 102就截止。因此，就通过TFT 101释放正电荷。此外，在图1B和1C中，在第二层间绝缘膜125的表面上充有负电荷且将具有比电位Vss更低电位的电位Vss｀供给到布线126的情况下，如图2B中所示，TFT 101就截止且TFT102就导通。因此，就通过TFT 102释放负电荷。
因此，在每一种情况下，高于电位Vdd和低于电位Vss的电位都不会供给到布线103。因此，就能够防止因起电而引起的对电连接到布线103的半导体元件的损坏。
注意，在防止半导体元件因起电产生的退化和被损坏中，当通过涂覆方法来形成第二层间绝缘膜时，保护电路是特别有效的。然而，在本发明的半导体显示器件中，第二层间绝缘膜不限于涂覆膜。产生充电的因素和环境非常复杂并易于变化，因此当不通过涂覆方法来形成第二层间绝缘膜时，不能否认也出现起电。因此，在通过除了涂覆方法之外的方法例如蒸发淀积、溅射或化学气相淀积(CVD)来形成第二层间绝缘膜的情况下，本发明对于防止ESD是有效的。
随后，将参照图3来说明本发明的半导体显示器件的结构。图3是在半导体显示器件中含有的衬底130的顶视图。在衬底130之上，形成像素部分131、用于选择包含在像素部分131中的像素的扫描线驱动电路132、以及用于将视频信号提供给已选择的像素的信号线驱动电路133。此外，参考数字134对应于输入端子，用于将信号或电源电位提供给在衬底130之上形成的每个电路。
并且，参考数字135-137对应于保护电路。用各布线将在衬底130之上形成的各种电路进行彼此连接，并且各布线连接到保护电路135-137。
特别地，通过布线140连接输入端子134和信号线驱动电路133，并且保护电路135连接到布线140。通过保护电路135来保护包含在信号线驱动电路133中的每个半导体元件。
通过信号线141连接信号线驱动电路133和像素部分131，并且保护电路136连接到信号线141。通过保护电路136来保护包含在信号线驱动电路133中的每个半导体元件和像素部分131。注意，保护电路136至少具有与信号线141的连接。因此，可以在信号线驱动电路133和像素部分131之间设置保护电路136，或着可以如图3中所示，在其间夹有像素部分131的信号线驱动电路133的另一侧上设置保护电路136。尽管图中未示出，可以在信号线驱动电路133和输入端子134之间设置保护电路136。
此外，通过扫描线142连接扫描线驱动电路132和像素部分131，且保护电路137连接到扫描线142。利用保护电路137，就能够保护包含在扫描线驱动电路132中的每个半导体元件和像素部分131。注意，保护电路137至少具有与扫描线142的连接。可以在扫描线驱动电路132和像素部分131之间设置保护电路137，或着可以如图3中所示，在其间夹有像素部分131的扫描线驱动电路132的另一侧上设置保护电路137。尽管图中未示出，可以在扫描线驱动电路132和输入端子134之间设置保护电路137。
注意，不是需要设置所有的保护电路135-137，可以设置它们之中的一个或它们中的多个保护电路。
在本发明中，保护电路不仅用于释放在第二层间绝缘膜中的电荷，而且还减少与信号或电源电压一起输入到布线的噪声。结果，就能够防止因该噪声引起的半导体元件退化或被损坏的情况。
在图3中，在其中形成像素部分131的衬底130之上形成信号线驱动电路133和扫描线驱动电路132。然而，本发明不限于此结构。例如，在采用非晶半导体或微晶半导体作为构成像素部分131的半导体元件的情况下，可以通过公知的方法例如COG方法或TAB方法，在衬底130之上安装分开形成的信号线驱动电路133和扫描线驱动电路132。在此情况下，保护电路连接到其连接输入端子和像素部分的布线。此外，在采用微晶半导体作为构成像素部分131的元件的情况下，扫描线驱动电路和像素部分可以由相同衬底上的微晶半导体形成，然后可以用该衬底来配备信号线驱动电路。并且，可以在相同衬底之上与像素部分一起，形成扫描线驱动电路的一部分或信号线驱动电路的一部分，然后用该衬底配备扫描线驱动电路的其它部分或信号线驱动电路的其它部分。即，因为在保护电路中存在各种模式，因此将依据模式来固定保护电路的数量和位置。
随后，将参照图4A-4E来说明在本发明中采用的保护电路的具体例子。
如图4A中所示，保护电路包括采用多个TFT的保护二极管401-404。保护二极管401包括串联连接的两个p沟道型TFT 401a和401b。并且，串联连接的p沟道型TFT 401a和401b的一端连接到该两个p沟道型TFT 401a和401b的栅电极。与保护二极管401一样，其它保护二极管402-404也包括其中每个TFT串联连接的多个TFT。并且，串联连接的多个TFT的一端连接到多个TFT的栅电极。
在本发明中，在每个保护二极管401-404中的TFT的数量和极性不限于图4A中所示的结构。
保护二极管401-404依次串联连接，并且在保护二极管402和保护二极管403之间的节点连接到布线405。认为布线405连接到变成保护客体的半导体元件。与布线405连接的节点不限于在保护二极管402和保护二极管403之间的节点。并且，连接到布线405的节点可以是串联连接的保护二极管401-404之中的多个节点的任一个节点。
将电位Vss供给到串联连接的保护二极管401-404的一端，且将电位Vdd供给到另一端。此外，每个保护二极管401-404连接为施加反向偏置电压的方向。
如图4B中所示的保护电路包括：保护二极管410和411、电容器元件412和413以及电阻元件414。电阻元件414是两端子的电阻，且一个端子被供给施加到布线415的电位Vin，另一个端子被供给电位Vss。设置电阻元件414，用于当不可能提供电位Vin时将布线415的电位移位为电位Vss，并且电阻值设置为远远大于布线415的布线电阻。作为二极管式连接的p沟道型TFT用作每个保护二极管410和411。
当电位Vin高于电位Vdd时，根据栅电极和源区之间的电压，包含在保护二极管410中的p沟道型TFT就导通，而包含在保护二极管411中的p沟道型TFT就截止。因此，就通过保护二极管410将电位Vdd供给到布线415。因此，甚至当因噪声等使电位Vin变得高于电位Vdd时，供给到布线415的电位也不会变得高于电位Vdd。另一方面，当电位Vin低于电位Vss时，根据栅电极和源区之间的电压，包含在保护二极管410中的p沟道型TFT就截止，且包含在保护二极管411中的p沟道型TFT就导通。由此将电位Vss供给到该布线。因此，当因噪声等使电位Vin变得低于电位Vss时，供给到布线415的电位也不会变得低于电位Vss。而且，通过利用电容器元件412和413，就可以降低输入的电位Vin的脉冲噪声，并且可以在一定程度上减少因噪声引起的电位的突然变化。
通过如上所述的保护电路的布局，该布线的电位保持在电位Vss和Vdd之间，并且就能够防止超出该电位的非常高的电压或非常低的电压被提供给后一级电路。此外，通过将保护电路提供到其中输入信号的输入端子，其中施加信号的所有布线的电位就能够维持恒定高度(这里，电位Vss)。即，当未输入信号时，也具有可以缩短布线的短路环的功能。因此，就能够防止布线之间的电位差引起的电介质击穿。此外，当输入信号时，由于电阻元件414的电阻值足够大，施加到布线的信号就不会被电位Vss提升。
图4C是保护电路的等效电路图，其中由两个p沟道型TFT替换保护二极管410和411。
尽管采用作为二极管式连接的p沟道型TFT来作为图4B和4C中所示的保护电路中的保护二极管，但本发明不限于此结构。作为保护二极管，可以采用作为二极管式连接的n沟道型TFT。
如图4D中所示，在保护电路中包含保护二极管420-427和电阻元件428。串联连接电阻元件428和布线429。作为二极管式连接的n沟道型TFT用作每个保护二极管420-423。并且，每个作为二极管式连接的p沟道型TFT来用作每个保护二极管424-427。
串联连接保护二极管420和421，并且将电位Vss供给到一个端子且另一个端子连接到布线429。串联连接保护二极管422和423，并且将电位Vdd供给到一个端子且另一个端子连接到布线429。串联连接保护二极管424和425，并且将电位Vss供给到一个端子且另一个端子连接到布线429。串联连接保护二极管426和427，并且将电位Vdd供给到一个端子且另一个端子连接到布线429。
此外，图4E中所示的保护电路包括电阻元件430和431和保护二极管432。在图4E中，作为二极管式连接的n沟道型TFT用作保护二极管423；然而，本发明不限于此结构。可选择地，可以采用作为二极管式连接的p沟道型TFT，或者可以采用每个作为二极管式连接的多个TFT。电阻元件430和431以及保护电路432串联连接到布线433。
通过采用电阻元件430和431，就能够缓减布线433中的电位的突然变化，就能够防止半导体元件的退化或损坏。此外，利用保护二极管432就能够防止因电位起伏引起的反向偏置电流流向布线433。
在仅将电阻元件串联连接到布线的情况下，就能够缓减布线中的电位的突然起伏，并能够防止半导体元件的退化或损坏。此外，在仅将保护二极管连接到布线的情况下，就能够防止因电位的起伏引起的反向电流流向布线。
实施例1
随后，将说明用于制造对应于本发明的半导体显示器件的一个模式的发光器件的具体方法。在本实施侧中，说明在同一衬底之上制造用作保护电路的TFT和用于控制将电流提供到发光元件的TFT的一个例子。
首先，如图5A中所示，在衬底201上形成基底膜202。例如，对于衬底201，可以采用玻璃衬底如硼硅酸钡玻璃或硼硅酸铝玻璃、石英衬底、陶瓷衬底等。对于衬底201，可以采用包括SUS衬底的金属衬底或其中在硅衬底的表面上形成绝缘膜的衬底。由具有柔性的合成树脂例如塑料等形成的衬底与上述衬底相比通常具有较低的电阻温度，然而，可以采用其能承受制造步骤中的处理温度的衬底。
为了防止在衬底201之中含有的碱金属例如Na和碱土金属扩散进入半导体膜并对半导体元件例如TFT的特性产生负面影响，形成基底膜202。因此，通过采用能够抑制碱金属和碱土金属扩散到半导体膜的绝缘膜例如氧化硅膜、氮化硅膜或硅的氮化物氧化物膜来形成基底膜202。在本实施例中，基底膜202通过等离子体CVD、由具有10nm-400nm(优选50nm-300nm)的厚度的硅的氮化物氧化物膜形成。
注意，基底膜202可以是单层，或者可以是多层绝缘膜的叠层。此外，在采用含有一定量的碱金属或碱土金属的衬底例如玻璃衬底或SUS衬底的情况下，为了防止杂质扩散，形成基底膜是有效的。然而，在采用其中与杂质扩散无关的石英衬底等的情况下，就不必形成基底膜。
在基底膜202之上，形成用作有源层的岛形半导体膜203-205。岛形半导体膜203-205的膜厚度设置为从25nm-100nm(优选从30nm-60nm)。注意，岛形半导体膜203-205可以是非晶半导体、半非晶半导体(微晶半导体)或多晶半导体。此外，对于该半导体，不仅可以采用硅，而且可以采用硅锗。当采用硅锗时，优选锗浓度在大约0.01-4.5原子％。
当采用多晶半导体时，首先形成非晶半导体。然后，通过采用公知的用于结晶化非晶半导体的方法来晶化非晶半导体。作为结晶化的公知方法，可以给出通过采用加热器进行加热来进行结晶化的方法、通过激光辐照来进行结晶化的方法、通过采用催化剂金属来进行结晶化的方法、通过采用红外光来进行结晶化的方法，等等。
例如，在采用激光来晶化半导体膜的情况下，采用脉冲激光器或连续波准分子激光器、脉冲激光器或连续波YAG激光器、脉冲激光器或连续波YVO4激光器，等等。例如，当采用YAG激光器时，就需要使用二次谐波的波长，其易于被半导体膜吸收。振荡频率设置为从30kHz-300kHz，能量密度设置为从300mJ/cm2-600mJ/cm2(典型为350mJ/cm2-500mJ/cm2)，并且设置扫描速度以致在任意点都可以发射几次辐照发射。
随后，通过采用岛形半导体膜203-205来形成TFT。在本实施例中，如图5B中所示，通过采用岛形半导体膜203-205来形成顶栅型TFT 206-208。
具体地，形成栅绝缘膜209，以覆盖岛形半导体膜203-205。在栅绝缘膜209之上形成并构图导电膜，由此形成栅电极210-212。然后，通过采用栅电极210-212或光刻胶作为掩膜并将n型或p型杂质掺杂到岛形半导体膜203-205，形成源区、漏区和LDD区等。这里，说明了所有TFT 206-208是p型TFT的情况。
例如，可以采用氧化硅、氮化硅、硅的氮化物氧化物等来作为栅绝缘膜209。此外，可以采用等离子体CVD、溅射等来作为膜形成方法。例如，当通过采用等离子体CVD淀积使用氧化硅的栅绝缘膜时，就可以通过采用四乙基原硅酸酯(TEOS)和O2的混合气体、在40Pa的反应压力、300℃-400℃的衬底温度和0.5W/cm2-0.8W/cm2的RF功率密度(13.56MHz)下来进行膜形成。
此外，还可以采用氮化铝来作为栅绝缘膜209。氮化铝的导热系数非常高，因此就能够有效地散发在TFT中产生的热。此外，还可以采用这样一种栅绝缘膜，其中在形成不含有铝的氧化硅、氮氧化硅等之后层叠氮化铝。
根据一系列步骤，就能够形成用作保护二极管的TFT 206和207以及用于将控制供给到发光元件的电流的TFT 208。注意，用于制造该TFT的方法不限于上述步骤。可以通过滴剂排放(dropdischarge)来制造栅电极和布线。
随后，形成对应于第一层间绝缘膜的一部分的钝化膜213，以覆盖TFT 206-208。对于钝化膜213，采用分别均包含硅的绝缘膜例如氧化硅、氮化硅或氮氧化硅，并且将膜厚度设置为大约100nm-200nm。
为了激活添加到岛形半导体膜203-205中的杂质元素，进行热处理。可以通过采用退火炉的热退火、通过激光退火或通过快速热退火(RTA)来进行此步骤。例如，在通过热退火来进行激活的情况下，在400℃-700℃(优选从500℃-600℃)的温度下、在氧的浓度等于或小于1ppm、优选等于或小于0.1ppm的氮气氛中来进行激活。此外，在300℃-450℃下、在含有3％-100％氢的气氛之中进行1-12小时的热处理，由此进行岛形半导体膜的氢化。为了通过热激发氢来中断悬挂键，因此进行此步骤。作为氢化的其它方法，还可以进行等离子体氢化(采用通过等离子体激发的氢)。此外，在形成钝化膜213之前，可以进行激活步骤。
随后，如图5C中所示，形成第一绝缘膜214，以覆盖钝化膜213。对于绝缘膜214，可以采用由有机树脂膜、无机绝缘膜和硅氧烷族材料形成作为初始材料的含有Si-O键和Si-CHx键的绝缘膜。在本实施例中，第一绝缘膜214和钝化膜213的叠层膜对应于第一层间绝缘膜215。注意，第一层间绝缘膜215可以由单一绝缘膜或多层绝缘膜形成。
然后，蚀刻栅绝缘膜209和第一层间绝缘膜215，形成接触孔。然后，形成用于连接岛形半导体膜203-205和栅电极210和211的布线216-221，以便与第一层间绝缘膜215接触。
在TFT 206中，通过布线216连接对应于源区或漏区的第一端子223和栅电极210。并且，对应于TFT 206的源区或漏区的第二端子225连接到布线217。在TFT 207中，通过布线218，对应于源区或漏区的第一端子226连接到栅电极211。此外，对应于TFT 207的源区或漏区的第二端子228连接到布线219。在TFT 208中，对应于源区或漏区的第一端子229连接到布线220。对应于TFT 208的源区或漏区的第二端子231连接到布线221。
随后，如图6A中所示，依次形成第二绝缘膜233和第三绝缘膜234，以覆盖布线216-221并且以便与第一绝缘膜214的表面接触。第二绝缘膜233和第三绝缘膜234的叠层膜对应于第二层间绝缘膜235。注意，第二层间绝缘膜235可以由单一绝缘膜或多层绝缘膜形成。
对于第二绝缘膜233，可以采用由有机树脂膜、无机绝缘膜和硅氧烷族材料形成作为初始材料的含有Si-O键和Si-CHx键的绝缘膜。在本实施例中，通过涂覆方法，由硅氧烷族材料形成的绝缘膜形成第二绝缘膜233。对于第三绝缘膜234，采用与其它绝缘膜相比、促使发光元件退化的物质例如水汽和氧几乎不能渗入的膜。典型地，采用由RF溅射形成的氮化硅膜；然而，可采用类金刚石碳(DLC)膜、氮化铝膜等。
随后，如图6B中所示，蚀刻第二层间绝缘膜235，形成接触孔。并且，形成连接到布线217、218和221的布线236和237，以便与第二层间绝缘膜235的表面接触。特别地，布线236连接到布线217和218，并且布线237连接到布线221。
如图7A中所示，形成阳极240，以覆盖布线236和237并与第三绝缘膜234的表面接触。阳极240连接到布线237。作为阳极240，可以采用由TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag等或多种这些元素形成的单层膜、主要含有氮化钛和铝的叠层膜、或主要含有氮化钛膜和铝的膜与氮化钛膜的三层结构。在本实施例中，采用TiN，形成阳极240。
在本实施例中，说明了从阴极侧提取的光的情况，然而，可以从阳极240侧提取光。在此情况下，对于阳极240，可以采用其它透光氧化物导电材料例如铟锡氧化物(ITO)、氧化锌(ZnO)、铟锌氧化物(IZO)和对其添加镓的氧化锌(GZO)。此外，可以采用含有ITO和氧化硅的铟锡氧化物(此后，称为ITSO)或含有其中进一步混合2％-20％的氧化锌(ZnO)的氧化硅的氧化铟。
随后，在第三绝缘膜234之上形成阻挡层241。对于阻挡层241，可以采用由有机树脂膜、无机绝缘膜和硅氧烷族材料作为初始材料形成的含有Si-O键和Si-CHx键的绝缘膜。阻挡层241将覆盖阳极240的一个端部，以便包括与阳极240重叠的区域中的开口部分。希望包围阻挡层241的开口部分的该端部，以至此后在该端部中形成的电致发光层中没有开孔。特别地，优选由开口部分中的阻挡层241的剖面绘制的弯曲的曲率半径为大约0.2μm-2μm。
在图7A中，示出了利用正型光敏丙烯酸树脂作为阻挡层241的一个例子。在光敏丙烯酸树脂中，存在其中去除对于能量线例如光、电子、离子的曝光位置的正型光敏丙烯酸树脂和其中保留曝光位置的负型光敏丙烯酸树脂。在本发明中，可以采用负型有机树脂膜。此外，阻挡层241可以由利用光敏聚酰亚胺形成。在通过采用负型丙烯酸形成阻挡层241的情况下，开口部分中的端部具有S形的剖面。此时，开口部分中的上端部和下端部中的曲率半径优选从0.2μm-2μm。
根据上述结构，可以改善电致发光层和此后将形成的阴极的覆盖率，并且可以防止阳极240和阴极在电致发光层中形成的孔中短路。此外，通过减轻电致发光层的应力，就能够抑制其中缩小光发射区域的称为收缩的缺陷，由此就能够提高可靠性。
为了平坦化阳极240的表面，在形成电致发光层之前，可以通过CMP、聚乙烯醇多孔体等来抛光该表面。
为了在形成电致发光层之前去除阻挡层241和阳极240中吸收的水汽、氧等，可以进行在空气环境下的热处理或在真空环境(真空烘焙)下的热处理。特别地，利用200℃-450℃、优选250℃-300℃的衬底温度，在真空环境下进行大约0.5-20小时的热处理。优选真空环境设置为3×10-7Torr或更小，如果可能为3×10-8Torr(乇)或更小。在真空环境下进行热处理之后形成电致发光层的情况下，仅仅在形成电致发光层之前，通过将衬底设置在真空环境下，就进一步改善了可靠性。同样地，在真空烘焙之前或之后，可以用紫外光辐射来辐照阳极240。
通过形成其由透光导电氧化物材料例如ITSO和含有氧化硅的导电膜形成以便与第二层间绝缘膜235接触的电极(在本实施例中，阳极240)，并通过形成与在具有氮化硅的第二层间绝缘膜235中的电极接触的绝缘膜(在本实施例中，第三绝缘膜234)，与阳极240和第三绝缘膜234由其它材料形成的情况下组合的阳极240和第三绝缘膜234相比，能够增加发光元件的亮度。在此情况下，因在阳极240中含有的氧化硅，因此就易于吸收水汽，由此上述真空烘焙就非常有效。
随后，如图7B中所示，在阳极240之上形成电致发光层242。电致发光层242由单层或多层形成；每一层可以包括除了有机材料之外的无机材料。在用作阴极的材料的功函数不是适当小的情况下，优选电致发光层242提供有电子注入层。
随后，形成阴极243，以覆盖电致发光层242。阳极240、电致发光层242和阴极243在阻挡层241的开口部分中彼此重叠。并且，该重叠部分对应于发光元件244。
阴极243具有透光特性。特别地，可以采用其它透光导电氧化物材料，例如铟锡氧化物(ITO)、氧化锌(ZnO)、铟锌氧化物(IZO)、对其添加镓的氧化锌(GZO)。此外，可以采用含有其中进一步混合有2-20％氧化锌(ZnO)的氧化硅的氧化铟。在此情况下，对于电致发光层242，优选提供电子注入层，以便与阴极243接触。
此外，形成具有足以透光的膜厚度的低功函数的金属、合金、导电化合物、这些材料的化合物等，并可以用作阴极243。特别地，除了碱金属例如Li和Cs以及碱土金属例如Mg、Ca和Sr以及含有这些元素的合金(例如，Mg:Ag，Al:Li)之外，可以采用稀土金属例如Yb或Er等来形成大约5nm-30nm膜厚度的阴极243。当提供电子注入层时，形成具有足以透光的膜厚度的另一个导电层例如A1，并可以用作阴极243。当形成具有足以透光的膜厚度的阴极243时，采用透光导电氧化物材料来形成具有透光特性的导电层，以便与阴极243的顶或底接触，由此可以抑制阴极的薄层电阻。在从阴极243侧反射光并优选只从阳极240侧提取光的情况下，阴极243就可以形成为足以反射光的膜厚度。
在形成发光元件244之后，可以在阴极243之上形成保护膜。与具有第三绝缘膜234的情况相同，与其它绝缘膜相比，采用其几乎不被促使发光元件退化的物质例如水汽和氧渗入的膜来作为保护膜。典型地，优选采用DLC膜、氮化碳膜、通过RF溅射形成的氮化硅膜等。此外，可以采用其几乎不被物质例如水汽和氧渗入的膜和与该膜相比易于被水汽和氧渗入的膜的叠层膜来作为保护膜。
在图7B中，说明了形成比阴极更加靠近衬底的阳极的一个例子，然而，本发明不限于此结构。可以形成比阳极更加靠近衬底的阴极。
实际上，在完成直至图7B的步骤之后，优选通过采用保护膜(叠层膜、紫外光可固化的树脂膜等)或具有较高空气密闭性和低脱气性的透光覆盖材料，形成封装(密封)，以便不会将发光元件暴露到空气中。此时，通过使覆盖材料的内侧为惰性气氛，或通过在内部设置具有吸湿特性的材料(例如，氧化钡)，就提高了发光元件的可靠性。
注意，用于制造本发明的发光器件的方法不必限于上述模式。此外，本发明的半导体显示器件不仅包括发光器件而且包括液晶显示器件。以上说明的实施例具体地描述了本发明的一种模式。因此，本发明不限于上述实施例，并且可以根据本发明的技术教导进行改变和修改。
此外，可以通过将根据上述方法制造的半导体元件转移到柔性衬底例如塑料，形成半导体显示器件。存在用于转移半导体元件的各种方法，例如，在衬底和半导体元件之间设置金属氧化膜，利用由于金属氧化膜的结晶化引起的变脆来分离半导体元件并进行转移的方法；在衬底和半导体元件之间设置含有氢的非晶硅膜，用激光进行辐照或蚀刻去除非晶硅膜，分离该衬底和该半导体元件并进行转移的方法；从该衬底机械分离该半导体元件的方法，其中形成该半导体元件或者通过用溶液或气体来进行蚀刻、从该衬底分离该半导体元件并进行转移等。注意，可以在制造该显示元件之前或之后，进行转移的步骤。
实施例2
在本实施例中，说明在本发明的半导体显示器件中含有的驱动电路和保护电路的位置关系。
在图8A中，示出了本实施例的信号线驱动电路的方框图。在图8A中，参考数字900对应于像素部分；901，信号线驱动电路；902，保护电路；以及903，输入端子。信号线驱动电路901包括移位寄存器904、锁存器A 905和锁存器B 906。
将时钟信号(CLK)和起始脉冲信号(SP)输入到移位寄存器904。除了CLK和SP之外，可以输入转换(conversion)信号(L/R)。通过输入CLK和SP，就在移位寄存器904中产生定时信号。可以通过L/R来改变定时信号中脉冲出现的顺序。将产生的定时信号依次输入到第一级的锁存器A 905。当将定时信号输入到锁存器A 905时，为了与定时信号的脉冲同步，将视频信号(VS)写入并储存在锁存器A 905中。在本实施例中，将视频信号写入到锁存器A 905中，然而本发明不限于此结构。由多个级构成的锁存器A 905可以被划分为一些组，并且可以将视频信号并行地输入到每个组。即，可以进行所谓的分区(division)驱动。注意，此时将组的数量称为分区数。例如，在将锁存器划分为四级组的情况下，它就称为四级分区驱动。
需要停止将视频信号输入到锁存器A 905中的各级的所有锁存器的时间称为行周期。实际上，行周期可以包含在上述行周期中增加的水平回扫周期。
在停止行周期之后，将锁存信号提供到第二级的锁存器B 906，并且将与该锁存信号同步的存储在锁存器A 905中的视频信号全都立刻写入到锁存器B 906，并存储于其中。随后，在将视频信号提供到锁存器B 906之后，再次从移位寄存器904中与定时信号同步地将视频信号输入到锁存器A 905中。在该第二时序的一个行周期内，通过信号线907，将提供的并在锁存器B 906中存储的视频信号输入到像素部分900。
注意，可以用可以选择信号线的另一个电路例如解码器电路来作为移位寄存器904的替代。
在图8A中，在信号线驱动电路901和像素部分900之间设置保护电路902。保护电路902连接到信号线907。通过采用保护电路902，就可以防止连接到信号线907的每个半导体元件受ESD影响。
在图8A中，示出了将保护电路902连接到信号线907的一个例子，然而，可以为将视频信号(VS)输入到信号线驱动电路901的布线提供保护电路。
图9示出了图8A中所示的移位寄存器904、锁存器A 905、锁存器B 906和保护电路902具体电路图的一个例子。在图9中，示出了一个例子，其中对于输入视频信号(VS)的布线也提供保护电路908。如图9中所示，在电路间隔中可以提供缓冲器、反相器等。
在图10中，示出了在扫描线驱动电路中含有的移位寄存器和连接到扫描线的保护电路的具体电路图的一个例子。在图10中，扫描线驱动电路包括移位寄存器1101和缓冲器1103。参考数字1102对应于保护电路，以及参考数字1104对应于扫描线。在扫描线驱动电路中包含电平移位器。当将CLK和SP输入到移位寄存器1101时，在扫描线驱动电路中就产生选择信号。然后在缓冲器1103中缓冲放大所产生的选择信号，并且然后将产生的选择信号输入到对应的扫描线1104。一行像素中的晶体管的栅极连接到扫描线1104。当一行像素中的晶体管不得不同时导通时，就需要缓冲器1103能够提供大电流。保护电路1102连接到扫描线1104。
注意，可以采用另一种电路例如可选择信号线的解码器电路来代替移位寄存器1101。
在图8A中，在信号线驱动电路901和像素部分900之间提供连接到信号线907的保护电路902，然而，本发明不限于此结构。可以通过形成信号线907以便与第一层间绝缘膜的表面接触，将信号线907连接到形成为与第二层间绝缘膜的表面接触的布线，并进行延伸自由地改变保护电路902的位置。
在图8B中，示出了在输入端子903和信号线驱动电路901之间提供连接到信号线907的保护电路902的一个例子。通过延伸布线909，就能够使用于密封衬底和覆盖材料之间的发光元件的密封剂910与保护电路902重叠，由此可以有效地利用空间。
注意，包含在本发明的半导体显示器件中的信号线驱动电路和扫描线驱动电路不限于上述结构。设计者可以自由地设计信号线驱动电路的数量和它的布局。
实施例3
随后，参照图11A-11C来说明对应于本发明的半导体显示器件的一个模式的发光器件的像素。图11A示出了像素的等效电路图，其包括：信号线6114，电源线6115和6117，扫描线6116，发光元件6113，TFT 6110、用于控制将视频信号输入到像素，TFT 6111、用于控制提供到发光元件6113的两个电极的电流值，以及电容器元件6112、以存储在TFT 6111的栅电极和源区之间的电压。在图11A中，示出了电容器元件6112，然而，在能够提供有TFT 6111的栅极电容或其它寄生电容的情况下，就可不提供电容器元件6112。
图11B是像素电路，其中图11A中所示的像素被新提供TFT 6118和扫描线6119。根据TFT 6118的结构，就能够强制地终止提供到发光元件6113的电流。因此，在将信号写入到所有像素之前，在写入周期之后的同时或极短地开始发光周期。因此，增加了占空比，并且可以非常优异地显示活动图像。
图11C是像素电路，其中图11B中所示的像素被新提供有TFT 6125和布线6126。在此结构中，通过将TFT 6125的栅电极连接到以恒定电位存储的布线6126，就可以固定栅电极的电位，并且可以在饱和范围内工作。此外，工作在线性区的TFT 6111的栅电极串联连接到TFT6125，并将传输像素是发光还是不发光的视频信号输入到TFT 6110的栅电极。由于TFT 6111的源区和漏区之间的电压值较小，因此在TFT6111的栅电极和源区之间的电压的轻微起伏就不会影响提供到发光元件6113的电流值。因此，就由工作在饱和范围的TFT 6125确定提供到发光元件6113的电流值。根据具有上述结构的发光器件，就可以改善因TFT 6125的特性变化造成的发光元件6113的亮度不均匀性，由此就能够提高它的图像质量。优选将TFT 6125的沟道长度L1和沟道宽度W1以及TFT 6111的沟道长度L2和沟道宽度W2设置为L1/W1∶L2/W2＝5-6000∶1。此外，对于制造步骤，两个TFT优选具有相同的导电类型。对于TFT 6125，可以采用耗尽型TFT以及增强型TFT。
对于本发明的发光器件，可以采用模拟类型的视频信号或数字类型的视频信号的任何一种。然而，在采用数字类型的视频信号的情况下，它就依赖于视频信号是采用电压或还是采用电流。当使发光元件发光时，对于将被输入到像素的视频信号就存在恒定电压的信号和恒定电流的信号。当视频信号是恒定电压时，存在其中施加到发光元件的电压恒定的情况，以及其中施加到发光元件的电流恒定的情况。此外，当视频信号为恒定电流时，就存在其中将恒定电压施加到发光元件的一种情况和其中将恒定电流施加到发光元件的一种情况。前者称为恒定电压驱动，后者称为恒定电流驱动。在恒定电流驱动下，无论发光元件中的电阻是否变化，都施加恒定电流。在本发明的发光器件中，可以提供用于驱动的电压或电流之一的视频信号，并且可以施加恒定电压驱动或恒定电流驱动的任何一种。本实施例可以与上述实施例模式和实施例自由组合。
实施例4
在本实施例中，说明图11A-11C中所示的像素的变形例。
在图12A中，示出了采用串联连接的两个TFT 6111a和6111b来代替采用图11B中所示的像素中的TFT 6111的一个例子。TFT 6111a和6111b具有相同的极性，并且各TFT的栅电极彼此连接。注意，代替TFT 6111不限于两个，可以采用多个TFT。
类似于图11A中所示的像素，可以采用串联连接的多个TFT来代替TFT 6111。此外，类似于图11C中所示的像素，可以采用串联连接的多个TFT来代替TFT 6125。
随后，在图12B中，示出了采用并联连接的两个TFT 6111a和6111b来代替图11B中所示的像素中的TFT 6111的一个例子。TFT 6111a和6111b具有相同的极性，并且各TFT的栅电极彼此连接。注意，代替TFT 6111不限于数目两个，可以采用多个TFT。
类似地，在图11A中所示的像素中，可以采用并联连接的多个TFT来代替TFT 6111。此外，类似地在图11C中所示的像素，可以采用并联连接的多个TFT来代替TFT 6125。
在图11A和11B中所示的像素中，通过使TFT 6111工作在饱和范围中，甚至当发光元件6113退化时，也能够防止施加到发光元件6113的两个电极的电流值降低。因此，就能够防止发光元件6113的亮度减弱。此外，在图11C中所示的像素中，通过使TFT 6125工作在饱和范围中，甚至当发光元件6113退化时，也能够防止施加到发光元件6113的两个电极的电流值降低。因此，就能够防止发光元件6113的亮度减弱。并且，当TFT 6111和6125的沟道长度与沟道宽度之比较大时，就可以改善饱和范围中的漏电流的线性。并且，希望进一步抑制因退化造成的亮度减弱。然而，当沟道长度变得更大时，就会增加在TFT中包含的岛形半导体膜的面积，并且岛形半导体膜与栅绝缘膜的面积比(天线比)趋于增加。与本实施例类似，通过采用多个TFT，就能够控制天线比的增加，其中分隔每个岛形半导体膜来代替TFT 6111和TFT 6125。
在图13中，作为一个例子，示出了图12A中所示的一个像素的顶视图。在图13中，TFT 6111a和TFT 6111b包括每个是分开的岛形半导体膜6130和6131。此外，TFT 6111b通过布线6133和6134电连接到包含在发光元件6113中的第一电极6132。注意，形成布线6133以便与覆盖TFT 6110，6118，6111a和6111b的第一层间绝缘膜的表面接触。形成布线6134和第一电极6132以便与在第一层间绝缘膜之上形成的第二层间绝缘膜的表面接触。
实施例5
在本实施例中，参照图14A和14B来说明对应于本发明的一个模式的发光器件面板的一个外貌。图14A是其中在衬底和覆盖材料之间用密封剂密封在衬底之上形成的晶体管和发光元件的面板的顶视图。图14B对应于沿图14A的线A-A｀截取的剖面图。
提供密封剂4005以包围在衬底4001之上设置的像素部分4002、信号线驱动电路4003、扫描线驱动电路4004和保护电路4020。此外，在像素部分4002、信号线驱动电路4003和扫描线驱动电路4004之上设置覆盖材料4006。因此，通过衬底4001、密封剂4005和覆盖材料4006与填充物4007一起，密封像素部分4002、信号线驱动电路4003和扫描线驱动电路4004。
分别设置在衬底4001之上的像素部分4002、信号线驱动电路4003、扫描线驱动电路4004和保护电路4020包括多个TFT。并且，在图14B中，示出了包含在信号线驱动电路4003中的TFT 4008、包含在保护电路4020中的TFT 4009a和4009b以及包含在像素部分4002中的TFT 4010。包含在保护电路4020中的TFT 4009a和4009b是二极管式连接的TFT且通过布线4021串联连接。
参考数字4011对应于发光元件并电连接到TFT 4010。
此外，绘制的布线4014是一种用于将信号和电源电压提供到像素部分4002、信号线驱动电路4003、扫描线驱动电路4004和保护电路4020的布线。绘制的布线4014通过绘制的布线4015a和4015b连接到连接端子4016。连接端子4016通过各向异性(anistropic)导电膜4019电连接到包含在FPC 4018中的端子。
除了玻璃材料之外，对于衬底4001，可以采用金属材料(典型地，不锈钢材料)和陶瓷材料、典型为塑料的柔性材料。作为塑料材料，可以采用FRP(玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯(mylar)薄膜、聚酯膜或丙烯酸树脂膜。此外，还可以采用具有一种结构的片，该结构中由PVF膜或Mylar薄膜夹持铝箔。而且，对于覆盖材料4006，采用透光膜例如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜。
此外，作为填充物4007，除了可以采用惰性气体例如氮气或氩气、紫外光固化树脂或热固树脂之外，可以采用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-乙酸乙烯酯)。在本实施例中，对于填充物，采用氮气。
此外，在覆盖材料4006的衬底4001侧的表面上可以设置凹陷部分，其中设置吸湿物质或可以吸收氧的物质，以便使填充物4007形成为暴露于吸湿物质(优选，氧化钡)或可以吸收氧的物质。
本发明的半导体显示器件包括其中形成具有显示元件的像素部分的面板和其中面板安装有IC的模块。
实施例6
本发明的半导体显示器件可以应用于各种电子设备。采用本发明的半导体显示器件的下列电子设备给出如下例子：摄像机、数字照相机、扩目镜型显示器(头戴显示器)、导航系统、声音再现装置(例如汽车音响设备和音频设备)、笔记本式个人计算机、游戏机、个人数字助理(例如移动计算机、移动电话、便携式游戏机或电子书本)、包含记录介质的图像再现装置(更具体地，其可以再现记录介质例如数字通用光盘(DVD)等等的设备，以及包括用于显示再现图像的显示器)，等等。图15A-15C中示出了这些电子设备的例子。
图15A是显示器件，其包括外壳2001、支撑座2002、显示器部分2003、扬声器部分2004、视烦输入端子2005等。本发明的半导体显示器件可以应用于显示器部分2003。由于发光器件是自发光型且不需要背光，因此该显示器部分可以比液晶显示器的显示器部分更薄。注意，发光显示器件包括所有信息显示器件例如个人计算机、TV播放接收机和广告显示器。
图15B是笔记本式个人计算机，其包括主体2201、外壳2202、显示器部分2203、键盘2204和外部连接端口2205、鼠标2206等。本发明的半导体显示器件可以用于显示器部分2203。
图15C是个人数字助理(PDA)，其包括主体2101、显示器部分2102、操作开关2103、调制解调器2104等。可以在主体2101中插入调制解调器2104。本发明的半导体显示器件可以用于显示器部分2102。
如上所述，本发明广泛应用于各种电子设备。此外，对于本实施例的电子设备，可以采用具有实施例1-5中所示的任何结构的半导体显示器件。

Claims (51)

1.一种半导体显示器件，包括：
至少第一薄膜晶体管和第二薄膜晶体管；
形成的第一层间绝缘膜，以便覆盖该第一薄膜晶体管和该第二薄膜晶体管；
形成的第一、第二和第三布线，以便与该第一层间绝缘膜的表面接触；
在该第一层间绝缘膜之上形成的第二层间绝缘膜，覆盖该第一、第二和第三布线；
形成的第四和第五布线，以便与该第二层间绝缘膜的表面接触；以及
显示元件，形成为与该第二层间绝缘膜的表面接触并连接到该第五布线，
其中该第一布线通过在该第一层间绝缘膜中形成的第一和第二接触孔连接到包含在该第一薄膜晶体管中的第一端子和栅电极；
其中该第二布线通过在该第一层间绝缘膜中形成的第三接触孔连接到包含在该第一薄膜晶体管中的第二端子；
其中该第三布线通过在该第一层间绝缘膜中形成的第四接触孔连接到包含在该第二薄膜晶体管中的第一端子或第二端子；
其中该第四布线通过在该第二层间绝缘膜中形成的第五或第六接触孔连接到该第一布线或该第二布线，以及
其中该第五布线通过在该第二层间绝缘膜中形成的第七接触孔连接到该第三布线。
2.一种半导体显示器件，包括：
至少第一、第二和第三薄膜晶体管；
形成的第一层间绝缘膜，以便覆盖该第一、第二和第三薄膜晶体管；
形成的第一、第二、第三、第四和第五布线，以便与该第一层间绝缘膜的表面接触；
在该第一层间绝缘膜之上形成的第二层间绝缘膜，覆盖该第一、第二、第三、第四和第五布线；
形成的第六和第七布线，以便与该第二层间绝缘膜的表面接触；以及
显示元件，形成为与该第二层间绝缘膜的表面接触并连接到该第七布线，
其中该第一布线通过在该第一层间绝缘膜中形成的第一和第二接触孔连接到包含在该第一薄膜晶体管中的第一端子和栅电极；
其中该第二布线通过在该第一层间绝缘膜中形成的第三接触孔连接到包含在该第一薄膜晶体管中的第二端子；
其中该第三布线通过在该第一层间绝缘膜中形成的第四和第五接触孔连接到包含在该第二薄膜晶体管中的第一端子和栅电极；
其中该第四布线通过在该第一层间绝缘膜中形成的第六接触孔连接到包含在该第二薄膜晶体管中的第二端子；
其中该第五布线通过在该第一层间绝缘膜中形成的第七接触孔连接到包含在该第三薄膜晶体管中的第一端子或第二端子；
其中该第六布线通过在该第二层间绝缘膜中形成的第八和第九接触孔连接到该第二布线和第三布线，以及
其中该第七布线通过在该第二层间绝缘膜中形成的第十接触孔连接到该第五布线。
3.一种半导体显示器件，包括：
至少第一、第二和第三薄膜晶体管；
形成的第一层间绝缘膜，以便覆盖该第一、第二和第三薄膜晶体管；
形成的第一、第二、第三和第四布线，以便与该第一层间绝缘膜的表面接触；
在该第一层间绝缘膜之上形成的第二层间绝缘膜，覆盖该第一、第二、第三和第四布线；
形成的第五和第六布线，以便与该第二层间绝缘膜的表面接触；以及
显示元件，形成为与该第二层间绝缘膜的表面接触并连接到该第六布线，
其中该第一布线通过在该第一层间绝缘膜中形成的第一和第二接触孔连接到包含在该第一薄膜晶体管中的第一端子和栅电极；
其中该第二布线通过在该第一层间绝缘膜中形成的第三、第四和第五接触孔连接到包含在该第一薄膜晶体管中的第二端子和包含在该第二薄膜晶体管中的第一端子和栅电极；
其中该第三布线通过在该第一层间绝缘膜中形成的第六接触孔连接到包含在该第二薄膜晶体管中的第二端子；
其中该第四布线通过在该第一层间绝缘膜中形成的第七接触孔连接到包含在该第三薄膜晶体管中的第一端子或第二端子；
其中该第五布线通过在该第二层间绝缘膜中形成的第八和第九接触孔连接到第二布线；
其中该第六布线通过在该第二层间绝缘膜中形成的第十接触孔连接到该第四布线。
4.根据权利要求1的半导体显示器件，
其中该显示元件是发光元件，该发光元件包括：
第一电极；
在该第一电极之上形成的电致发光层；以及
在该电致发光层之上形成的第二电极，
其中该第二电极具有透光特性。
5.根据权利要求2的半导体显示器件，
其中该显示元件是发光元件，该发光元件包括：
第一电极；
在该第一电极之上形成的电致发光层；以及
在该电致发光层之上形成的第二电极，
其中该第二电极具有透光特性。
6.根据权利要求3的半导体显示器件，
其中该显示元件是发光元件，该发光元件包括：
第一电极；
在该第一电极之上形成的电致发光层；以及
在该电致发光层之上形成的第二电极，
其中该第二电极具有透光特性。
7.根据权利要求1的半导体显示器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
8.根据权利要求2的半导体显示器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
9.根据权利要求3的半导体显示器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
10.根据权利要求1的半导体显示器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
11.根据权利要求2的半导体显示器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
12.根据权利要求3的半导体显示器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
13.根据权利要求1的半导体显示器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
14.根据权利要求2的半导体显示器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
15.根据权利要求3的半导体显示器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
16.根据权利要求1的半导体显示器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
17.根据权利要求2的半导体显示器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
18.根据权利要求3的半导体显示器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
19.一种半导体器件，包括：
在衬底之上的至少一薄膜晶体管；
在该薄膜晶体管之上形成的第一层间绝缘膜；
在该第一层间绝缘膜之上形成的第一和第二布线；
在该第一层间绝缘膜、该第一和第二布线之上形成的第二层间绝缘膜；以及
在该第二层间绝缘膜之上形成的第三布线，
其中该第一布线电连接到包含在该薄膜晶体管中的第一端子和栅电极；
其中该第二布线电连接到包含在该薄膜晶体管中的第二端子，以及
其中该第三布线电连接到该第二布线。
20.一种半导体器件，包括：
至少第一和第二薄膜晶体管；
在该第一和第二薄膜晶体管之上形成的第一层间绝缘膜；
在该第一层间绝缘膜之上形成的第一、第二和第三布线；
在该第一层间绝缘膜、该第一、第二和第三布线之上形成的第二层间绝缘膜；以及
在该第二层间绝缘膜之上形成的第四布线，
其中该第一布线电连接到包含在该第一薄膜晶体管中的第一端子和栅电极；
其中该第二布线电连接到包含在该第一薄膜晶体管中的第二端子和包含在该第二薄膜晶体管中的第一端子和栅电极，以及
其中该第三布线电连接到包含在该第二薄膜晶体管中的第二端子，以及
其中该第四布线电连接到该第二布线。
21.一种半导体显示器件，包括：
显示元件；
第一薄膜晶体管，用于电连接到该显示元件；
电连接到信号线的驱动电路；以及
电连接到该信号线的保护电路，该保护电路包括：
至少第一和第二薄膜晶体管；
在该第一和第二薄膜晶体管之上形成的第一层间绝缘膜；
在该第一层间绝缘膜之上形成的第一、第二、第三和第四布线；
在该第一层间绝缘膜、该第一、第二、第三和第四布线之上形成的第二层间绝缘膜；以及
在该第二层间绝缘膜之上形成的第五布线，
其中该第一布线电连接到包含在该第一薄膜晶体管中的第一端子和栅电极；
其中该第二布线电连接到包含在该第一薄膜晶体管中的第二端子；
其中该第三布线电连接到包含在该第二薄膜晶体管中的第一端子和栅电极；
其中该第四布线电连接到包含在该第二薄膜晶体管中的第二端子，以及
其中该第五布线电连接到该第二、该第三布线。
22.根据权利要求19的半导体器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
23.根据权利要求20的半导体器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
24.根据权利要求21的半导体显示器件，
其中通过涂覆方法来形成该第二层间绝缘膜。
25.根据权利要求19的半导体器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
26.根据权利要求20的半导体器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
27.根据权利要求21的半导体显示器件，
其中该第二层间绝缘膜由多层绝缘膜形成并且通过涂覆方法来形成该多层绝缘膜的任何一层。
28.根据权利要求19的半导体器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
29.根据权利要求20的半导体器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
30.根据权利要求21的半导体显示器件，
其中该第二层间绝缘膜具有一有机树脂膜或一无机绝缘膜。
31.根据权利要求19的半导体器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
32.根据权利要求20的半导体器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
33.根据权利要求21的半导体显示器件，
其中该第二层间绝缘膜具有通过采用硅氧烷族的材料形成的绝缘膜。
34.根据权利要求1的半导体显示器件，
其中包含在该第一薄膜晶体管中的栅电极和包含在该第二薄膜晶体管中的栅电极是锥形形状。
35.根据权利要求2的半导体显示器件，
其中包含在该第一薄膜晶体管中的栅电极、包含在该第二薄膜晶体管中的栅电极和包含在该第三薄膜晶体管中的栅电极是锥形形状。
36.根据权利要求3的半导体显示器件，
其中包含在该第一薄膜晶体管中的栅电极、包含在该第二薄膜晶体管中的栅电极和包含在该第三薄膜晶体管中的栅电极是锥形形状。
37.根据权利要求19的半导体器件，
其中包含在该第一薄膜晶体管中的栅电极是锥形形状。
38.根据权利要求20的半导体器件，
其中包含在该第一薄膜晶体管中的栅电极和包含在该第二薄膜晶体管中的栅电极是锥形形状。
39.根据权利要求21的半导体显示器件，
其中包含在该第一薄膜晶体管中的栅电极和包含在该第二薄膜晶体管中的栅电极是锥形形状。
40.一种电子设备，具有根据权利要求1的半导体显示器件。
41.根据权利要求40的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
42.一种电子设备，具有根据权利要求2的半导体显示器件。
43.根据权利要求42的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
44.一种电子设备，具有根据权利要求3的半导体显示器件。
45.根据权利要求44的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
46.一种电子设备，具有根据权利要求19的半导体器件。
47.根据权利要求46的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
48.一种电子设备，具有根据权利要求20的半导体器件。
49.根据权利要求48的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
50.一种电子设备，具有根据权利要求21的半导体显示器件。
51.根据权利要求50的电子设备，
其中该电子设备选自由摄像机、数字照相机、护目镜型显示器、导航系统、声音再现装置、笔记本式个人计算机、游戏机、个人数字助理、包含记录介质的图像再现装置组成的组。
CNB2004100877912A 2003-10-28 2004-10-28 半导体显示器件、半导体器件和电子设备 Expired - Fee Related CN100459142C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP367639/2003 2003-10-28
JP367639/03 2003-10-28
JP2003367639A JP4574158B2 (ja) 2003-10-28 2003-10-28 半導体表示装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101816670A Division CN101447492B (zh) 2003-10-28 2004-10-28 半导体显示器件

Publications (2)

Publication Number Publication Date
CN1617351A true CN1617351A (zh) 2005-05-18
CN100459142C CN100459142C (zh) 2009-02-04

Family

ID=34510305

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101816670A Expired - Fee Related CN101447492B (zh) 2003-10-28 2004-10-28 半导体显示器件
CNB2004100877912A Expired - Fee Related CN100459142C (zh) 2003-10-28 2004-10-28 半导体显示器件、半导体器件和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101816670A Expired - Fee Related CN101447492B (zh) 2003-10-28 2004-10-28 半导体显示器件

Country Status (3)

Country Link
US (2) US7259429B2 (zh)
JP (1) JP4574158B2 (zh)
CN (2) CN101447492B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160103A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置
CN101569001B (zh) * 2007-11-28 2011-09-28 松下电器产业株式会社 挠性半导体装置的制造方法及挠性半导体装置
CN103021943A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103441119A (zh) * 2013-07-05 2013-12-11 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
US7923733B2 (en) * 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803720B1 (ko) 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
BRPI1011202A2 (pt) * 2009-06-09 2016-03-15 Sharp Kk dispositivo semicondutor
TWI498786B (zh) * 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8941958B2 (en) * 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP6146165B2 (ja) * 2013-07-01 2017-06-14 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
JP6079548B2 (ja) 2013-10-11 2017-02-15 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR102377341B1 (ko) 2014-06-23 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
KR102645930B1 (ko) 2016-09-29 2024-03-12 엘지디스플레이 주식회사 표시장치
KR102862786B1 (ko) * 2016-12-30 2025-09-22 엘지디스플레이 주식회사 백플레인 기판, 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
US10784290B1 (en) * 2019-03-01 2020-09-22 Wuhan China Star Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate and array substrate
JP7738669B2 (ja) * 2021-11-15 2025-09-12 株式会社Magnolia White 半導体装置、表示装置、及び半導体集積回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830823B2 (ja) 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
JP2743376B2 (ja) * 1988-04-28 1998-04-22 セイコーエプソン株式会社 薄膜集積回路の製造方法
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) * 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3348734B2 (ja) * 1992-07-30 2002-11-20 ソニー株式会社 保護回路
JPH0980471A (ja) * 1995-09-07 1997-03-28 Sony Corp 液晶表示装置の保護回路
CN1221843C (zh) * 1995-10-03 2005-10-05 精工爱普生株式会社 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JP3331304B2 (ja) * 1997-05-27 2002-10-07 シャープ株式会社 半導体装置の製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP4000847B2 (ja) * 2001-12-14 2007-10-31 セイコーエプソン株式会社 半導体装置の製造方法
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3807550B2 (ja) * 2002-10-21 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101569001B (zh) * 2007-11-28 2011-09-28 松下电器产业株式会社 挠性半导体装置的制造方法及挠性半导体装置
US10559598B2 (en) 2008-09-19 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
US11646321B2 (en) 2008-09-19 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102160103B (zh) * 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
US11152397B2 (en) 2008-09-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102160103A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置
US9196633B2 (en) 2008-09-19 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US9048145B2 (en) 2012-12-14 2015-06-02 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display apparatus
CN103021943A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9443884B2 (en) 2013-07-05 2016-09-13 Boe Technology Group Co., Ltd. Method for manufacturing ESD device, ESD device and display panel
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
CN103441119A (zh) * 2013-07-05 2013-12-11 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板

Also Published As

Publication number Publication date
US20050087741A1 (en) 2005-04-28
US7259429B2 (en) 2007-08-21
JP2005135991A (ja) 2005-05-26
US7573067B2 (en) 2009-08-11
CN100459142C (zh) 2009-02-04
US20070246725A1 (en) 2007-10-25
CN101447492B (zh) 2011-09-28
CN101447492A (zh) 2009-06-03
JP4574158B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
CN1617351A (zh) 半导体显示器件
JP6517272B2 (ja) 発光装置
CN1251166C (zh) 发光装置及电子机器
CN1209662C (zh) 显示装置及电子机器
CN1237630C (zh) 发光器件、电子设备、和其制造方法
US7812524B2 (en) Light emitting device
CN1311558C (zh) 半导体器件
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1573846A (zh) 显示器件和电子设备
CN1577435A (zh) 发光器件
CN1383352A (zh) 显示装置及其制造方法
CN1722368A (zh) 半导体器件的制造方法
CN1573847A (zh) 半导体器件
CN1691119A (zh) 发光设备
CN1649461A (zh) 发光装置
JP2007258189A (ja) 発光装置の作製方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
JP5127853B2 (ja) 表示装置
JP2005116524A (ja) 表示装置の作製方法、製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20211028