[go: up one dir, main page]

CN1609712B - 在用于光电子器件的iii-v族化合物中蚀刻光滑侧壁的方法 - Google Patents

在用于光电子器件的iii-v族化合物中蚀刻光滑侧壁的方法 Download PDF

Info

Publication number
CN1609712B
CN1609712B CN200410086335.6A CN200410086335A CN1609712B CN 1609712 B CN1609712 B CN 1609712B CN 200410086335 A CN200410086335 A CN 200410086335A CN 1609712 B CN1609712 B CN 1609712B
Authority
CN
China
Prior art keywords
iii
gas
based compound
etching
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410086335.6A
Other languages
English (en)
Other versions
CN1609712A (zh
Inventor
劳拉·威尔斯·米尔卡里米
周启祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Agilent Technologies Inc
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN1609712A publication Critical patent/CN1609712A/zh
Application granted granted Critical
Publication of CN1609712B publication Critical patent/CN1609712B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P50/246

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开了在RIE和/或ICP系统中,使用BCl3以及CH4和H2的化学气体蚀刻基于III-V族的化合物的方法,以生成用于光电子应用的光滑侧壁。根据本发明,可以添加HI或IBr或第VIII族元素(Br、F、I)的一些气态组合。

Description

在用于光电子器件的III-V族化合物中蚀刻光滑侧壁的方法
技术领域
本发明一般地涉及光电子器件的加工方法,具体地,涉及在用于光电子器件的III-V族化合物中蚀刻光滑侧壁的方法。
背景技术
在III-V族化合物中蚀刻出光滑的侧壁对于光学应用较重要。光电子器件内的散射损耗与侧壁的粗糙度成比例。因此,诸如波导管、微片共振器(microdisc resonator)、光子晶体波导管和光子晶体共振器之类的器件的性能取决于侧壁粗糙度的减小。由于波导管表面的散射损耗是传播损耗的一大部分,InP和GaAs中的单模脊状波导管通常需要0.5μm级的尺寸以维持单模性能。为获得低损耗波导管,蚀刻例如InP的III-V族化合物的大部分工作已集中在标准反应式离子蚀刻(RIE)系统内的CH4∶H2化学气体。标准RIE系统内生成的侧壁特征在于侧壁是倾斜的。有些光电子器件需要高度垂直的侧壁几何形状以获得改善的器件性能。例如,在光子晶格中,提供高度垂直的侧壁几何形状以允许较大的光子能带隙对于器件性能非常重要。因此,能够获得高度垂直的侧壁几何形状以及光滑的侧壁的蚀刻化学气体是人们所期望的。
感应耦合等离子体(ICP)蚀刻系统由于活性粒子密度的增加,对于大部分材料通常生成更高程度的垂直蚀刻。但是,化学气体的选择在获得高的纵横比(aspect ratio)蚀刻中仍起重要的作用。通常,基于CH4∶H2的化学气体用来蚀刻InP;但是,基于CH4∶H2的化学气体难以蚀刻出非常高的纵横比。由于氯气的高活性,使用基于氯气的化学气体对于获得高的纵横比蚀刻存在问题。Mirkarimi近来的工作(见代理案卷号No.10030753)已表明:利用HBr∶CH4∶H2化学气体来获得III-V族化合物中深的蚀刻是有用的。但是,当使用HBr∶CH4∶H2化学气体时,在一些例如InGaAsP的四元合成物中蚀刻出的III-V族结构的侧壁呈现出粗糙的侧壁。
发明内容
添加BCl3的化学气体用来提供高的纵横比蚀刻以及光滑的侧壁。BCl3的添加提高了蚀刻出的侧壁和其他表面的光滑度。通过添加BCl3,窄波导的光损耗通常减小10个因子,并且可获得370nm/min的常规蚀刻速度,而使用标准的基于CH4∶H2的化学气体,蚀刻速度为35nm/min。
附图说明
图1A-1C表示根据本发明蚀刻光滑的、纵横比高的侧壁的步骤。
图2表示根据本发明传播损耗随蚀刻剂中BCl3体积百分比的变化曲线。
图3表示根据本发明能够进行RIE和ICP模式的反应器。
图4A-4B表示根据本发明添加ICP模式的效果。
具体实施方式
根据本发明的实施例,通常是SiO2或Si3N4的合适掩模层120(见图1A)生长在样品100的III-V族外延层110上或III-V族衬底105上。层130是光刻胶或电子束抗蚀剂。常规的III-V族材料是例如Al、Ga、In和B的第III族元素与例如N、P、As和Sb的第V族元素的组合。根据本发明,SiO2或Si3N4掩模120或其他类似掩模材料的使用提供了掩模材料与III-V族材料之间的蚀刻选择性。取决于蚀刻条件,InP/SiO2的蚀刻速度比在20-50范围内,这是相当大的。基于氯气Cl2的化学气体无法满足这些类型的蚀刻比。在图1B中,掩模层120通过光刻而被界定出范围,例如直接刻印电子束、标准接触光刻技术或其他适于所期望的通常为1μm级的特征尺寸的光刻技术。通常,在RIE系统中,利用例如CHF3的干法蚀刻技术将所期望的蚀刻图案转印进掩模层120。然后,利用RIE或感应耦合等离子体(ICP)系统蚀刻样品100,生成具有光滑侧壁115的、纵横比高的结构。在图1C中,利用溶剂浴以及随后的高压(400mTorr)O2等离子体清洗来去除光刻胶层130。
根据本发明的实施例,然后,包括CH4、H2、HBr和BCl3的化学气体用来将光刻界定出的特征转印进III-V族层110或III-V族衬底105。包括CH4、H2、HBr和BCl3的化学气体通过在侧壁150上形成钝化层来提供所期望的光滑蚀刻。图1中侧壁150的光滑度可以由扫描电子显微镜来估计,而这个光滑度接着会影响传播损耗的测量值。注意,根据本发明,HI或IBr、或第VII族气态元素(Br、F、I)的一些组合可代替HBr。碘(I)的行为通常类似于溴(Br),并且例如与氯(Cl)相比较,将与铟(In)形成挥发度更低的盐,又在侧壁150上形成钝化层。另外,根据本发明,BCl3可以与H2和CH4一起使用,以使CH4与H2的比大于1∶1,例如2∶1。
根据本发明,蚀刻化学气体通常是HBr∶CH4∶H2∶BCl3。在根据本发明的典型实施例中,HBr∶CH4∶H2的比设定为约30∶5∶5,而BCl3可调节到最多约50%体积。尽管仅使用RIE,通常就会实现表面粗糙度的大幅下降,但使用ICP来代替RIE,通常会增加光滑度。
在根据本发明的实施例中,HBr∶CH4∶H2的比设定为约30∶5∶5,而BCl3通常调节为约33%体积。通常,对于这个实施例,传播损耗与侧壁115的表面粗糙度都会大幅下降。从图2的曲线200来看,很明显:随着BCl3的浓度接近约33%体积,传播损耗下降;随着BCl3的浓度超过约33%体积,传播损耗由于侧壁115表面粗糙度的增加而上升。
参照图3,根据本发明的反应器305的典型参数值是:反应器305通常在2-20mTorr范围的压力下,具有通常以约13.56mHz并在0-200W下运行的射频(RF)发生器310,同时具有通常以约2mHz并在50-800W下运行的RF发生器320。样品100放置在加热器350上。对于基于InP的材料,温度设定为60℃,但是可预料到蚀刻过程中的实际温度可能更高。温度设定是根据正被蚀刻的材料来确定的,对于其他在研究中的III-V族材料温度可以更高或更低。
通过提供感应耦合等离子体(ICP)功率,RF发生器320增加了离子化粒子的数量,并能在减小对侧壁115损坏的同时而实现各向异性的蚀刻,这从图4A和4B可清楚看到。图4A表示使用仅导致纯RIE蚀刻的RF发生器310时的侧壁115的电子显微照片。BCl3∶HBr∶H2∶CH4设为3∶32∶4∶4,并且BCl3设定为7%体积。图4B表示当使用包括了ICP模式在内的反应器305、以使RF发生器310和RF发生器320都被应用时,明显更光滑的侧壁115的电子显微照片。BCl3∶HBr∶H2∶CH4设为3∶32∶4∶4,并且BCl3设定为7%体积。
在根据本发明的实施例中,反应器305中,在通常约5mTorr的压力下,RF 310通常设定在约100W下,而RF 320通常设定在约400W下。但是,在这些条件下,有效的直流偏压约为350V。对于一些光学应用,这个直流偏压值可能太高,由于高度激发的引入离子会导致蚀刻破坏。通常通过降低RF1 310到75W以下可以减小直流偏压。RF1 310的下降减小了直流偏压,同时保持了光滑的侧壁结构。
虽然已结合特定实施例描述了本发明,但显然对于本领域的技术人员而言,根据前述说明,可以实现许多替换、改进和变化。因此,本发明意在涵盖所有其他的、落在所附权利要求的精神和范围内的这种替换、改进和变化。

Claims (9)

1.一种蚀刻基于III-V族的化合物的方法,包括:
在所述基于III-V族的化合物上形成掩模;
将所述基于III-V族的化合物和所述掩模放置进压力在2mTorr至20mTorr之间的反应器内;
将选自HBr、HI和IBr的第一气体引入所述反应器内;
将第二气体BCl3引入所述反应器内;
引入第三气体CH4
引入第四气体H2
其中所述第二气体的浓度在5%至75%体积范围内,以及
将所述基于III-V族的化合物暴露在包括所述第一、第二、第三和第四气体的气体等离子体中,以蚀刻出光滑的、纵横比高的侧壁。
2.如权利要求1所述的方法,其中所述基于III-V族的化合物包括铟。
3.如权利要求1所述的方法,其中所述气体等离子体是使用反应式离子蚀刻系统而生成的。
4.如权利要求1所述的方法,其中所述气体等离子体是使用组合的反应式离子蚀刻和感应耦合等离子体系统而生成的。
5.如权利要求4所述的方法,其中第一射频发生器在0-200W下运行,并且第二射频发生器在50-800W下运行。
6.如权利要求1所述的方法,其中所述第一气体的浓度在10%至75%体积范围内。
7.如权利要求1所述的方法,其中所述基于III-V族的化合物被加热到60℃的起始温度。
8.如权利要求1所述的方法,其中所述CH4和所述H2的比大于1∶1。
9.如权利要求1所述的方法,其中所述CH4和所述H2的比为2∶1。
CN200410086335.6A 2003-10-24 2004-10-25 在用于光电子器件的iii-v族化合物中蚀刻光滑侧壁的方法 Expired - Fee Related CN1609712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/692,772 US7196017B2 (en) 2003-10-24 2003-10-24 Method for etching smooth sidewalls in III-V based compounds for electro-optical devices
US10/692,772 2003-10-24

Publications (2)

Publication Number Publication Date
CN1609712A CN1609712A (zh) 2005-04-27
CN1609712B true CN1609712B (zh) 2010-11-03

Family

ID=34423325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410086335.6A Expired - Fee Related CN1609712B (zh) 2003-10-24 2004-10-25 在用于光电子器件的iii-v族化合物中蚀刻光滑侧壁的方法

Country Status (6)

Country Link
US (1) US7196017B2 (zh)
EP (1) EP1528592B1 (zh)
JP (1) JP2005129943A (zh)
CN (1) CN1609712B (zh)
DE (1) DE602004014085D1 (zh)
SG (1) SG111214A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050164504A1 (en) * 2004-01-26 2005-07-28 Mirkarimi Laura W. Method for etching high aspect ratio features in III-V based compounds for optoelectronic devices
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP5048611B2 (ja) * 2008-08-05 2012-10-17 株式会社アルバック 半導体装置の製造装置及び半導体装置の製造方法
KR101498676B1 (ko) * 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
JP5813400B2 (ja) * 2011-07-26 2015-11-17 株式会社アルバック ドライエッチング方法
US9484216B1 (en) 2015-06-02 2016-11-01 Sandia Corporation Methods for dry etching semiconductor devices
CN113808936A (zh) * 2021-09-14 2021-12-17 苏州长瑞光电有限公司 刻蚀方法,半导体器件制造方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261962B1 (en) * 1996-08-01 2001-07-17 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates
US20030066817A1 (en) * 2001-07-19 2003-04-10 Hiroshi Tanabe Dry etching method and apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338394A (en) 1992-05-01 1994-08-16 Alliedsignal Inc. Method for etching indium based III-V compound semiconductors
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
US6034344A (en) * 1997-12-19 2000-03-07 United Technologies Corp. Method for applying material to a face of a flow directing assembly for a gas turbine engine
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261962B1 (en) * 1996-08-01 2001-07-17 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates
US20030066817A1 (en) * 2001-07-19 2003-04-10 Hiroshi Tanabe Dry etching method and apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-183860A 2003.07.03

Also Published As

Publication number Publication date
EP1528592B1 (en) 2008-05-28
CN1609712A (zh) 2005-04-27
EP1528592A2 (en) 2005-05-04
US7196017B2 (en) 2007-03-27
SG111214A1 (en) 2005-05-30
EP1528592A3 (en) 2006-01-11
DE602004014085D1 (de) 2008-07-10
JP2005129943A (ja) 2005-05-19
US20050090116A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
Volatier et al. Extremely high aspect ratio GaAs and GaAs/AlGaAs nanowaveguides fabricated using chlorine ICP etching with N2-promoted passivation
US8617969B2 (en) Method for producing semiconductor optical device
Rommel et al. Effect of H 2 on the etch profile of InP/InGaAsP alloys in Cl 2/Ar/H 2 inductively coupled plasma reactive ion etching chemistries for photonic device fabrication
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
CN1609712B (zh) 在用于光电子器件的iii-v族化合物中蚀刻光滑侧壁的方法
JP5655443B2 (ja) 無機化合物膜のエッチング方法および半導体光素子の製造方法
Li et al. Dry-etch of As2S3 thin films for optical waveguide fabrication
KR102799403B1 (ko) 비정질 탄소 층 개방 프로세스
US20010025826A1 (en) Dense-plasma etching of InP-based materials using chlorine and nitrogen
Guilet et al. Optimization of a Cl2–H2 inductively coupled plasma etching process adapted to nonthermalized InP wafers for the realization of deep ridge heterostructures
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR20240002897A (ko) 인듐 함유 화합물 반도체의 후공정
Chien et al. Controlling the etch selectivity of silicon using low-RF power HBr reactive ion etching
Ide et al. InP etching by HI/Xe inductively coupled plasma for photonic-crystal device fabrication
JP2010040780A (ja) 半導体装置およびその製造方法、並びにプラズマエッチング装置
KR101207447B1 (ko) 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
WO2010016249A1 (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP2710545B2 (ja) 埋め込み型ヘテロ構造レーザの製造方法
Docter et al. Deep etching of DBR gratings in InP using Cl2 based ICP processes
EP1557874A2 (en) Method for etching high aspect ratio features in III-V based compounds for optoelectronic devices
Piotrowska et al. Application of CCl2F2-and CCl4-based plasmas for RIE of GaSb and related materials
JP4273778B2 (ja) 高誘電体材料の加工方法
Teo et al. Deep reactive ion etching for pillar type nanophotonic crystal
JP2005534200A (ja) 多層構造の高温異方性エッチング

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES FIBER IP (SINGAPORE)PRIVATE CO

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES GENERAL IP

Effective date: 20061117

Owner name: AVAGO TECHNOLOGIES GENERAL IP

Free format text: FORMER OWNER: ANJELEN SCI. + TECH. INC.

Effective date: 20061117

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061117

Address after: Singapore Singapore

Applicant after: AGILENT TECHNOLOGIES, Inc.

Address before: Singapore Singapore

Applicant before: Avago Technologies General IP (Singapore) Pte. Ltd.

Effective date of registration: 20061117

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: AGILENT TECHNOLOGIES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20131025