CN1606801A - 包括有薄氧化物内衬的半导体装置及其制法 - Google Patents
包括有薄氧化物内衬的半导体装置及其制法 Download PDFInfo
- Publication number
- CN1606801A CN1606801A CNA028257502A CN02825750A CN1606801A CN 1606801 A CN1606801 A CN 1606801A CN A028257502 A CNA028257502 A CN A028257502A CN 02825750 A CN02825750 A CN 02825750A CN 1606801 A CN1606801 A CN 1606801A
- Authority
- CN
- China
- Prior art keywords
- oxide liner
- substrate
- gate
- liner
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P10/00—
-
- H10P30/204—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H10P30/212—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种形成半导体装置的方法，是于基材(30)上形成栅极(32)，并于该基材(30)与栅极(32)上形成厚度小于100埃的氧化物内衬(liner)(34)。于该氧化物内衬(34)上形成有氮化物层(38)。通过蚀刻该氮化物层(38)至该氧化物内衬(34)上以形成氮化物间隔(40)。此种较薄的氧化物内衬(如厚度小于100埃)可防止于热处理过程中该内衬(34)成为掺杂物沉积的沟槽，据此，于该源极/漏极延伸区域(36)中的掺杂物以及源极/漏极区域(42)在热处理过程中会保持于该基材(30)中，藉以防止该晶体管效能的降低。
Description
技术领域
本发明涉及一种半导体装置领域，更详而言之，涉及一种半导体装置掺杂区域的结构。
背景技术
近数十年来，半导体产业通过半导体技术的应用以经历过重大变革藉以制造出体积小集成度高的电子装置，且最近共通的半导体技术多以硅为材料。习知用以制备此种半导体装置的程序包括于硅基材上沉积多晶硅栅极层。接着蚀刻该多晶硅至所需的宽度。该蚀刻是以非等向性的方式执行以于栅极上形成大致垂直的侧壁。
于该栅极形成之后，通常接着执行源极/漏极延伸的植入。该多晶硅栅极直接覆盖于该电极下的基材上，据此，源极/漏极延伸是邻接于该闸电即予以形成。
于该源极/漏极延伸植入后，则形成侧壁间隔于该栅极上。接着通过执行深入源极/漏极植入程序以生成该源极/漏极区域。形成于该栅极上的侧壁间隔是作为屏蔽用以防止该深入源极/漏极植入直接被植入于该侧壁间隔下的基材中。藉由此程序，该深入源极/漏极区域可通过该间隔与该栅极相分离。于该植入程序完成后，通过退火步骤活化所植入的掺杂物。
该侧壁间隔典型的是通过介电层的蚀刻形成于该栅极侧壁上，该介电层可例如为沉积于该基材与栅极上的氮化硅。习知是利用于该主介电层形成前沉积内衬氧化物作为该氮化硅侧壁间隔蚀刻过程中的蚀刻终止层。该介电层的非等相性蚀刻是蚀刻该氮化硅并终止于该内衬氧化物上，藉以防止该硅基材不当的被破坏。该内衬氧化物通常被沉积至约100埃至300埃间的厚度，较典型的是沉积至150埃的厚度。通过前述的工艺所制造的半导体装置是揭露于图1中。该半导体装置包括基材10、栅极12、内衬氧化物14、氮化硅间隔16、源极/漏极延伸18以及深入源极/漏极区域20。
发明人认为通过前述的结构或方法会产生与掺杂物外扩散(out-diffusion)有关的问题，特别是从源极/漏极延伸18至该半导体装置的覆盖层更为明显。该掺杂物的外扩散致生较高电阻的源极/漏极以及更倾斜的连接。前述的两个问题均会降低该晶体管的效能。用作为该氮化硅侧壁间隔蚀刻过程中的蚀刻终止层的氧化层14是于后续的热处理程序中作为掺杂物沟槽之用。据此，可使该掺杂物自该源极/漏极延伸18外扩散至该氧化物内衬14。因此，蚀刻终止层虽可于间隔蚀刻过程中防止断层的产生，但却不能作为于热处理过程中掺杂物外扩散的掺杂沟槽。
发明内容
因此需要一种可防止掺杂物外扩散至覆盖层但却提供蚀刻终止功能藉以在不破坏该硅基材的情况下执行侧壁间隔蚀刻的半导体装置结构与制法。
为解决前述以及其它的问题本发明的实施例是提供一种形成半导体装置的方法，包括于基材上形成栅极，以及于该基材与栅极上形成厚度小于100埃的氧化物内衬。沉积氮化物层于该氧化物内衬上，并蚀刻该氮化物层以形成氮化物间隔，该蚀刻是终止于该氧化物内衬上。
该厚度小于100埃的氧化物内衬是用以防止因该层欠缺掺杂物沟槽故较多的掺杂物保留在基材中所导致掺杂物扩散的发生。为使该氧化物内衬可持续于氮化物层蚀刻过程中提供蚀刻终止的功能，可利用特定的干式蚀刻，于本发明的部分较佳实施例中，于间隔形成过程中可利用四氟甲烷(CF4)化学作用进行干式蚀刻。掺杂物外扩散的防止，特别是在源极/漏极延伸区域的掺杂物外扩散的防止，将致生较低电阻的源极/漏极以及较不倾斜的连接，藉以提升晶体管效能。
前述的问题复可通过本发明的实施例中所提供的半导体装置予以解决，该半导体装置包括基材、于该基材上的栅极以及于该基材上的氧化物内衬。该氧化物内衬具有约100埃的厚度。氮化物侧壁间隔则形成于该氧化物内衬上。
前述以及其它的本发明的特性、态样以及优点，在伴随图式以及以下本发明的详细说明的情况下将更为明显易懂。
附图说明
图1是为一概略示意图，用以显示依据习知方法所建构出的半导体装置的断面图；
图2用以显示依据本发明的实施例所制造的半导体装置在第一工艺阶段的示意图；
图3是用以显示图2的结构在依据本发明的实施例形成氧化物内衬后的示意图；
图4是用以显示图3的结构在依据本发明的实施例执行源极/漏极延伸植入后的示意图；
图5是用以显示图4的结构在依据本发明的实施例沉积介电层后的示意图；
图6是用以显示图5的结构在依据本发明的实施例蚀刻该介电层以形成侧壁间隔于该栅极上后的示意图；
图7是用以显示图6的结构在依据本发明的实施例执行深入源极/漏极植入而形成该半导体装置源极/漏极区域后的示意图；以及
图8a至8c是用以显示依据本发明的实施例的可弃式间隔形式以及利用该可弃式间隔的植入程序的示意图。
具体实施方式
本发明是用以应付与解决于热处理过程中因掺杂物的外扩散至覆盖层中所致生较高电阻的源极/漏极以及更倾斜的连接而降低晶体管效能等问题。就某种程度上而言，通过形成于基材与栅极上具有厚度100埃的氧化物内衬的半导体装置，本发明可解决前述的该些问题。蚀刻形成于该氧化物内衬上的氮化物层以形成氮化物间隔，此蚀刻制成终止于该氧化物内衬上。通过该较薄的氧化物内衬可防止于后续的热处理过程中先前所植入的的掺杂物的外扩散，其不致如同习知技术般提供大的掺杂物沟槽。因此，更多的掺杂物会保留于该基材中。可致生较低电阻的源极/漏极以及较不倾斜的连接，藉以提升晶体管效能。
图2用以显示于工艺的第一步骤中半导体装置的结构。于此概略图式中，由可例如为多晶硅等材料所组成的栅极32是形成于该基材30上。该多晶硅栅极32的结构或例如为金属栅极结构等，可通过如在光微影与蚀刻步骤后沉积多晶硅闸电即于硅基材上等习知技术予以形成。亦可于基材30与多晶硅栅极32间形成栅极氧化物(未图式)，藉以生成栅极介电层。
如图3所示，于该栅极32生成后，沉积氧化物内衬34。典型的形成该氧化物内衬的方法是通过熟习该项技术者所习知的电浆增强型化学气相沉积(Plasma Enhanced Chemical Vapor Deposition；PECVD)方法为之。该氧化物内衬是沉积至小于100埃的厚度，于较佳的实施例中该厚度可介于20埃至70埃间。在更佳的实施例中，该氧化物内衬厚度硅小于45埃。该氧化物内衬34覆盖于该栅极32以及基材30的表面。
于图4中，依据习知的方法执行源极/漏极延伸植入以形成邻接于该闸第32的源极/漏极延伸36。该栅极覆盖该基材30以防止掺杂物直接植入该栅极32下的基材30。尽管于第3与4图中揭露本发明的流程步骤的一种顺序的实施例，然于其它实施例中，第3与4图中的步骤顺序可以互换，据此该延伸植入是先于该氧化物内衬34沉积执行。
于图5中，例如为氮化硅等的介电层38是沉积于氧化物内衬34上。该介电层38可通过如化学气相沉积等习知方式予以沉积。其它的材料亦可用于该介电层38中，该些材料相较于氧化物更具有选择性的蚀刻。
于图6中，该介电层38中的氮化是已被蚀刻界已形成侧壁间隔40。于该氮化物蚀刻过程中，该氧化物内衬34必须作为蚀刻终止层藉以防止该基材30的破坏。由于该氧化物内衬34与习知技术相较厚度较薄，因此必须注意过度蚀刻的发生。据此，可利用高选择性蚀刻以形成该侧壁间隔40。该蚀刻化学物质必须为高氮氧比例(nitride-to-oxide)选择性，俾使该薄内衬可作为适当的蚀刻终止层。例示的化学物质可包括四氟甲烷(CF4)。其它用以蚀刻的化学物质或配方，包括电浆蚀刻或反应性离子蚀刻等可包括CF4/HBr/HeO2以及CL2/HBr/HeO2。
图7是用以显示图6的结构在通过执行深入植入以及后续的热处理而形成源极/漏极区域42后的示意图。于该深入源极/漏极植入过程中，该侧壁间隔40作为屏蔽的用藉以掺杂物直接直接被植入于该侧壁间隔40下的基材30中。可利用习用的计量、植入能量以及热退火参数。
于热火过程中，由于该氧化物内衬34的厚度大致上可防止该内衬受成为掺杂物沟槽，故该薄氧化物内衬34可防止该源极/漏极区域42与源极/漏极延伸36中掺杂物的外扩散。因此，较多的掺杂物保留在基材30中。此种整体效应可降低该源极/漏极区域42与源极/漏极延伸36的电阻以及较不倾斜的连接，藉以提升晶体管效能。
于另一态样中，可提供用于沉积间隔程序的高蚀刻选择薄膜。于此程序中，利用氧化锗作为可弃式间隔材料。该氧化锗具有于水中溶解的特性。该氧化锗可通过溅镀方式予以形成，或随着后续的氧化通过锗化学气相沉积予以形成。接着通过非等向性干式蚀刻形成间隔。图8a用以显示于氧化锗间隔50沉积于由氧化物、氮化物或其它材料所组成的内衬52上的结构。
可弃式间隔可用于不同的方法中，如图8b所示，一种例示使方法是于该间隔形成后执行深入源极/漏极植入54。由于在间隔移除后所形成的源极/漏极延伸无法承受较高的温度，故接着可执行较习知技术温度为高的退火程序。如图8c所示，接着沉积该间隔50并执行少量掺杂漏极(Lightly Doped Drain；LDD)与低温退火。
该锗氧化物的优点在于可于水中安全的移除，且可自习知用于半导体工艺的其它薄膜材料中予以选择。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应如后述的权利要求所列。
Claims (10)
1.一种半导体装置，包括：
基材(30)；
形成于该基材(30)上的栅极(32)；
形成于该栅极(32)上的氧化物内衬(34)，该氧化物内衬(34)具有小于100埃的厚度；以及
形成于该氧化物内衬(34)上氮化物侧壁间隔(40)。
2.如权利要求1所述的装置，还包括在热处理过程中会保持形成于该基材(30)中的源极/漏极延伸区域植入(36)以及源极/漏极区域(42)。
3.如权利要求2所述的装置，其中该氧化物内衬(34)厚度小于45埃。
4.一种形成半导体装置的方法，包括：
于基材(30)上形成栅极(32)；
并于该基材(30)与栅极(32)上形成厚度小于100埃的氧化物内衬(34)；
于该氧化物内衬(34)上沉积氮化物层(38)；以及
通过蚀刻该氮化物层(38)以形成氮化物间隔(40)，该蚀刻终止于该氧化物内衬(34)上。
5.如权利要求4所述的方法，其中蚀刻该氮化物层(38)的步骤包括藉由具有非常高氮氧比例选择性的蚀刻化学物质干式蚀刻该氮化物层(38)。
6.一种防止掺杂物自植入区域外扩散至半导体装置覆盖层中的方法，包括：
植入掺杂物至该基材(30)中的区域(36、42)；以及
并于该基材(30)上形成厚度小于100埃的氧化物内衬(34)。
7.如权利要求6所述的方法，还包括于该掺杂物植入前形成栅极(32)，并于栅极(32)与氧化物内衬(34)上形成侧壁间隔(40)。
8.如权利要求7所述的方法，其中于形成该侧壁间隔(40)的步骤中包括于该栅极(32)与氧化物内衬(34)上沉积氮化物层(38)，并通过具有高氮氧比例选择性的蚀刻化学配方非等向性的干式蚀刻该氮化物层(38)。
9.如权利要求8所述的方法，其中该蚀刻化学配方包括CF4/HBr/HeO2以及CL2/HBr/HeO2中的至少一种。
10.如权利要求8所述的方法，其中该蚀刻化学配方包括化学物质CF4。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2103701A | 2001-12-19 | 2001-12-19 | |
| US10/021,037 | 2001-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1606801A true CN1606801A (zh) | 2005-04-13 |
| CN1322565C CN1322565C (zh) | 2007-06-20 |
Family
ID=21801954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028257502A Expired - Fee Related CN1322565C (zh) | 2001-12-19 | 2002-12-19 | 包括有薄氧化物内衬的半导体装置及其制法 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JP2005517285A (zh) |
| KR (1) | KR20040068269A (zh) |
| CN (1) | CN1322565C (zh) |
| AU (1) | AU2002358269A1 (zh) |
| DE (1) | DE10297582T5 (zh) |
| GB (1) | GB2399222B (zh) |
| WO (1) | WO2003054951A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583016B1 (en) * | 2002-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Doped spacer liner for improved transistor performance |
| JP2008124441A (ja) * | 2006-10-19 | 2008-05-29 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868617A (en) * | 1988-04-25 | 1989-09-19 | Elite Semiconductor & Sytems International, Inc. | Gate controllable lightly doped drain mosfet devices |
| US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
| US6472281B2 (en) * | 1998-02-03 | 2002-10-29 | Matsushita Electronics Corporation | Method for fabricating semiconductor device using a CVD insulator film |
| US6162692A (en) * | 1998-06-26 | 2000-12-19 | Advanced Micro Devices, Inc. | Integration of a diffusion barrier layer and a counter dopant region to maintain the dopant level within the junctions of a transistor |
| US6251764B1 (en) * | 1999-11-15 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form an L-shaped silicon nitride sidewall spacer |
| US6294480B1 (en) * | 1999-11-19 | 2001-09-25 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an L-shaped spacer with a disposable organic top coating |
| US6156598A (en) * | 1999-12-13 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a lightly doped source and drain structure using an L-shaped spacer |
| US6277700B1 (en) * | 2000-01-11 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness |
-
2002
- 2002-12-19 WO PCT/US2002/041103 patent/WO2003054951A1/en not_active Ceased
- 2002-12-19 CN CNB028257502A patent/CN1322565C/zh not_active Expired - Fee Related
- 2002-12-19 KR KR10-2004-7009490A patent/KR20040068269A/ko not_active Ceased
- 2002-12-19 GB GB0412884A patent/GB2399222B/en not_active Expired - Lifetime
- 2002-12-19 DE DE10297582T patent/DE10297582T5/de not_active Ceased
- 2002-12-19 JP JP2003555574A patent/JP2005517285A/ja active Pending
- 2002-12-19 AU AU2002358269A patent/AU2002358269A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
| CN102820265B (zh) * | 2011-03-16 | 2016-05-25 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2399222A (en) | 2004-09-08 |
| CN1322565C (zh) | 2007-06-20 |
| KR20040068269A (ko) | 2004-07-30 |
| JP2005517285A (ja) | 2005-06-09 |
| AU2002358269A1 (en) | 2003-07-09 |
| WO2003054951A1 (en) | 2003-07-03 |
| GB0412884D0 (en) | 2004-07-14 |
| DE10297582T5 (de) | 2004-11-11 |
| GB2399222B (en) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| US5688704A (en) | Integrated circuit fabrication | |
| KR920004540B1 (ko) | 반도체 장치의 제조방법 | |
| CN2743980Y (zh) | 具有高介电常数栅极介电层的半导体组件 | |
| KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| CN1643672A (zh) | 使用氧化硅衬垫的离子注入以防止掺杂剂自源极/漏极延伸部向外扩散的方法 | |
| CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
| CN1577753A (zh) | 制造半导体器件的栅电极的方法 | |
| CN100367470C (zh) | 形成半导体装置的方法 | |
| CN1606801A (zh) | 包括有薄氧化物内衬的半导体装置及其制法 | |
| CN1103494C (zh) | 半导体器件的制造方法 | |
| US20060043536A1 (en) | Implanted photoresist to reduce etch erosion during the formation of a semiconductor device | |
| CN115799072A (zh) | 屏蔽栅沟槽功率器件及其制作方法 | |
| CN1228817C (zh) | 具有双重栅极氧化物层的半导体组件的制造方法 | |
| US6821853B1 (en) | Differential implant oxide process | |
| JP3210455B2 (ja) | 半導体装置の製造方法 | |
| CN1197132C (zh) | 在栅极蚀刻处理后用湿式化学方法去除氧氮化硅材料 | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| CN1147926C (zh) | 一种半导体衬底和多个晶向半导体衬底的改进的氧化工艺 | |
| KR20030001954A (ko) | 반도체 소자의 제조방법 | |
| KR100800950B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| CN1905212A (zh) | 晶体管及其形成方法 | |
| CN1251314C (zh) | 金属氧化物半导体晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |