CN1685654A - 基于转换误差的抖动估算 - Google Patents
基于转换误差的抖动估算 Download PDFInfo
- Publication number
- CN1685654A CN1685654A CN03822679.0A CN03822679A CN1685654A CN 1685654 A CN1685654 A CN 1685654A CN 03822679 A CN03822679 A CN 03822679A CN 1685654 A CN1685654 A CN 1685654A
- Authority
- CN
- China
- Prior art keywords
- signal
- transition
- phase
- phase domain
- transitions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Radar Systems Or Details Thereof (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
确定和指示输入信号的转换偏离理想转换区域的程度的技术。
Description
技术领域
本发明通常涉及用于确定被传输信号的完整性的技术。
背景技术
抖动是用来描述在通信系统内由于信号偏离其参考定时位置而引起的失真的通用术语。在理想的系统内,位(bits)在这样的时间增量到达,即所述时间增量是位重复时间的整数倍。然而,在操作系统中,位(bits)典型地在偏离这些整数倍的时间到达。这个偏离可以在数据恢复中产生误差,特别是当高速传输数据时。抖动可以由许多现象引起,包括符号间干扰、发送器和接收器时钟之间的频率差、噪音、接收器和发送器的时钟生成电路的非理想性能。
因为一些原因,抖动在数字通信系统中是特别重要的问题。第一,抖动引起在非最佳点时采样接收的信号。这个事件降低接收器上的信噪比,因此限制信息速率。第二,在实际系统内,每个接收器必须从进入的数据信号中提取其接收的采样时钟。抖动使这个任务明显更加困难。第三,在长途传输系统中,许多转发器驻留在链路内,抖动累积。
附图说明
图1描述可以使用本发明一些实施方案的接收器系统的实施例。
图2用框图描述作为转换监控器(monitor)设备的本发明实施方案。
图3描述依据本发明实施方案的时钟源的一个可能实施方式。
图4描述依据本发明实施方案的转换检测器的一个可能实施方式。
图5A-5C描述不同的转换密度的方案。
图6描述依据本发明实施方案的转换清晰度指示器的一个可能实施方式。
注意,在不同图中使用相同附图标记指示相同或相似部件。
具体实施方式
例如,图1描述可以使用本发明一些实施方案的接收器系统20的实施例。光-电转换器(“O/E”)22可以把从光网络接收的光信号转换成电信号。尽管已经参考光信号,但另外或可选择地,接收器20可以从电信号网络接收电信号。放大器24可以放大电信号。重新定时器系统25可以生成电信号,并且依据本发明的实施方案,可以输出表示再生(regenerated)电信号完整性的信号。关于再生信号,数据处理器26可以执行例如符合以太网的介质访问控制(MAC)管理,所述的管理在以下的版本中描述,例如IEEE 802.3;符合例如ITU-T G.709的光学传输网络(OTN)解帧(de-framing)和解包封(de-wrapping);按照ITU-T G.975的前向纠错(FEC)处理;和/或其他层2(layer 2)处理。接口28可以在数据处理器26和其他设备之间提供通信,例如开关结构(未描述)或分组处理器(未描述)。例如,接口28可以符合供应商专用多源协定(MSA)协议。关于图1描述的实施例决不是限定可以使用本发明一些实施方案的系统。例如,接收器20可以被调适来接收依据任何标准的无线或有线信号。
本发明的一个实施方案可以包括监控信号转换密度的技术。图2用框图描述作为转换监控器(monitor)设备的本发明实施方案。转换监控器设备200可以包括时钟源210、转换检测器220和转换清晰度指示器230。转换监控器设备200可以实施为下列中的任何一个或组合:硬连线逻辑、由存储设备存储并且由微处理器执行的软件、固件、专用集成电路(ASIC)、和/或现场可编程门阵列(FPGA)。
时钟源210可以接收信号INPUT。时钟源210可以输出时钟信号CLOCK,时钟信号CLOCK具有实质上与信号INPUT的转换匹配的转换。时钟源210还可以输出定时于信号CLOCK的信号INPUT的样本(samples)(图示为OUTPUT)。转换检测器220可以接收信号INPUT和CLOCK。转换检测器220可以输出信号TD,信号TD可以指示在(1)期望出现转换的相域(phase region)和(2)不期望出现转换的相域内出现的转换数量之差。转换清晰度指示器230可以接收信号TD。转换清晰度指示器230可以输出(1)指示信号INPUT的转换限制在理想相域内的程度的信号(图示为信号OPEN)和(2)指示转换监控器设备200是否未锁定的信号(图示为信号OOL)。例如,可以选择理想的相域来为信号OUTPUT提供低的位误码率。
图3描述时钟源210的一个可能实施方式。时钟源210可以包括时钟发生器310、相位比较器320、电荷泵330和环路滤波器340。时钟源210可以接收信号INPUT。时钟源210可以输出时钟信号CLOCK,时钟信号CLOCK实质上是用信号INPUT校准的频率和相位。时钟源210还可以输出定时于信号CLOCK的信号INPUT的样本(图示为OUTPUT)。时钟发生器310可以输出频率实质上类似于信号INPUT频率的信号CLOCK。例如,通过增加或降低信号CLOCK相对信号CNTRL转换部分的幅度或频率的速度,时钟发生器310可以响应来自环路滤波器340(在下文中描述)的信号CNTRL。时钟发生器310可以实施为压控振荡器(VCO)或压控晶体振荡器(VCXO)。
相位比较器320可以比较信号INPUT的转换和信号CLOCK的转换,并且指示信号INPUT的转换是否领先或落后信号CLOCK的转换。相位比较器320可以向电荷泵330输出领先/落后指示符。相位比较器320可以输出依据信号CLOCK定时的信号INPUT的样本(这样的输出样本图示为信号OUTPUT)。相位比较器320可以实施为Alexander(“起停”)型滤波器。在《电子通讯(Electronic Letters)》1975年10月第11卷第541-542页,由J.D.H.Alexander撰写、名称为“从随机二进制信号中进行时钟恢复(Clock Recovery FromRandom Binary Signals)”的文章中描述了Alexander相位检测器的一个可能实施方式。
电荷泵330可以从相位比较器320接收领先/落后指示符。电荷泵330可以输出信号CNTRL,信号CNTRL命令时钟发生器310增加或降低信号CLOCK的速度。例如,如果电荷泵330接收到领先指示符,则信号CNTRL可以给时钟发生器310相应增加电荷来增加信号CLOCK的速度。相反,如果电荷泵330接收到落后指示符,则信号CNTRL可以从时钟发生器310相应去除电荷来降低信号CLOCK的速度。
电荷泵330可以向环路滤波器340输出信号CNTRL。当信号CNTRL的频率位于环路滤波器340的通频带内时,环路滤波器340可以把信号CNTRL传递给时钟发生器310。时钟发生器310可以接收信号CNTRL的被传递部分。尽管提供电荷泵和环路滤波器组合作为示例性实施方式,但可以使用其他设备向时钟发生器310有选择地传递信号CNTRL。
图4描述转换检测器220的一个可能实施方式。转换检测器220的一个实施方式可以包括相位比较器410和积分器420。转换检测器220可以接收信号INPUT和CLOCK。转换检测器220可以输出信号TD,信号TD可以指示在(1)期望出现转换的相域和(2)不期望出现转换的相域出现的转换数量之差。
相位比较器410可以指示信号INPUT的转换出现在期望相域之外的程度。在信号CLOCK的X和-X相位度(phase degree)上,相位比较器410可以比较信号INPUT的转换(上升或下降)和信号CLOCK的转换(上升或下降)。相位比较器410可以指示信号INPUT的转换是否出现在(a)期望出现转换的相域之内(图示为“IN”)或(b)期望出现转换的相域之外(图示为“OUT”)。可以选择值X以便信号INPUT的大部分转换出现在信号CLOCK的X至-X度之间。相位比较器410可以向积分器420输出IN/OUT指示符。在一个实施方式中,相位比较器410可以实施为Alexander(“起停(bang-bang)”)型滤波器。
在一个实施方式中,值X可以是九十(90)度。信号INPUT的转换在信号CLOCK的九十(90)至负九十(-90)度之间的相域之外频繁出现,可以表示信号INPUT可能太抖动而不能精确复制。值X可以根据设计者的具体设计允许范围(design tolerance)而变化。例如,一些设计者可以增加X值来增加可以出现转换的容许相位范围,而其他设计者可以降低X值。
图5A-5C描述信号CLOCK、INPUT以及相关眼图(eye diagram)和转换密度的实施例。这些眼图可以表示出现信号INPUT转换的相位。图5A描述所谓的“睁眼(open eye)”情形,其中信号INPUT转换主要出现在理想相域内(图示为区域T)。在该情形中,位于信号CLOCK的X和-X度上的CLOCK和INPUT转换之间的相位比较,可能很少表示信号INPUT的转换出现在区域T之外。
图5B描述所谓的“闭眼(close eye)”情形,其中信号INPUT转换可以实质上出现在区域T之外(图示为区域S)。因此,信号INPUT的眼图显示出不能出现转换的小区域。图5B的转换密度图表示信号INPUT的转换出现在信号CLOCK的一个宽的相位范围上。在本情形中,相位比较可以表示信号INPUT的转换频繁出现在区域T之外。
图5C描述所谓的“失锁(out of lock)”情形,其中信号INPUT转换任意分布。因此,信号INPUT的眼图显示没有不能出现转换的区域。在本情形中,信号INPUT的频率与信号OUTPUT的频率不匹配。
在一些设计中,对于信号INPUT转换来说出现在限制区域(例如相对于图5A-5C所描述的区域T)内可能是有用的。限制转换可能是重要的,因为如果在信号INPUT转换可以出现的期间内对信号INPUT进行采样,信号INPUT的样本(例如图2的信号OUTPUT)可能是不准确的。如果相当大量的信号INPUT转换出现在理想转换相域之外,可以认为信号INPUT具有太多的抖动而不能对信号INPUT精确采样。
参考图4,积分器420可以从相位比较器410接收“IN”和“OUT”指示符。例如,关于图5A-5C,信号“IN”可以指示出现在区域T之内的信号INPUT转换,而信号“OUT”可以指示出现在区域T之外(即区域S)的信号INPUT转换。在一个实施方式中,IN指示符可以对应于正输出电压,而OUT指示符可以对应于负输出电压。积分器420可以对来自相位比较器410的电压求和,并且输出所述和作为信号TD。图5A中所示的转换密度图与图5C中所示的转换密度图相比,图5A中信号TD的幅度可以更大。
图6描述依据本发明实施方案的转换清晰度指示器230的一个可能实施方式。转换清晰度指示器230的一个实施方式可以包括运算放大器(“op amp”)610、压控电流源630、高-低(high-low)设备640、以及眼尺寸(eye size)终端650。针对图6描述的实施方式只是实施例。转换清晰度指示器230可以接收信号TD。转换清晰度指示器230可以输出(1)指示信号INPUT的转换限制在理想相域内的程度的信号(图示为信号OPEN)和(2)指示转换监控器设备200是否位于锁定之外的信号(图示为信号OOL)。
运算放大器610的负输入端可以从积分器420接收信号TD。运算放大器610的正输入端可以耦合到参考电压Vref。运算放大器610的输出端可以提供负反馈回路以控制来自电流源630的电流。运算放大器610的输出端还可以耦合到高-低设备640和眼尺寸终端650。
运算放大器610可以检测施加到积分器420的电荷(图4),并且改变电流源630的电流来匹配供给积分器420的电荷,以便信号TD的电压大约与参考电压Vref相同。
例如,当信号TD增加超过参考电压值Vref时,运算放大器610增加由电流源630输出的电流幅度。当信号TD降低到低于参考电压值Vref时,运算放大器610降低由电流源630输出的电流幅度。信号TD和阈电压值之间的大差值可以对应于有限的信号INPUT转换(例如,针对图5A所述)。信号TD和阈电压值之间的小差值可以对应于信号INPUT转换的随机分布(例如,针对图5C所述)。
高-低设备640可以从运算放大器610接收输出。根据来自运算放大器610的输出是否低于例如编程的阈值,高-低设备640在高和低之间切换它的输出(图示为信号OOL)。如果来自运算放大器610的输出低于例如编程的阈值,则信号INPUT的转换可以足够随机(例如,针对图5C所述),这样与失锁情形相关联。因此,来自高-低设备640的输出可以指示信号INPUT和OUTPUT何时是清晰和可用的或相反情况。高-低设备640可以实施为施密特(Schmidt)触发器。
眼尺寸终端650可以从运算放大器610接收输出。来自眼尺寸终端650的输出(图示为信号OPEN)可以与来自电流源630的电流幅度线性相关。因此,眼尺寸终端650可以指示信号INPUT转换出现在理想转换区域之外的程度。例如,由眼尺寸终端650输出的电压对于有限转换分布来说比对于随机转换分布来说更高。
转换监控器设备200的外部设备使用信号OPEN和OOL可以确定忽略信号INPUT和/或OUTPUT。例如,关于图1,当转换监控器设备200与重新定时器系统25组合在一起时,转换监控器设备200可以向数据处理器26提供信号OPEN和OOL。数据处理器26可以使用信号OOL和/或OPEN来确定是否忽略信号OUTPUT。数据处理器26可以决定忽略信号OUTPUT,因为信号INPUT转换点的高度不确定性使采样的可靠性太低。一个优点可以是,这个作用增加了早期信号丢失警报的可信度。
附图和前述说明给出了本发明的典型实施例。然而,本发明的范围决不是由这些具体实施例进行限定。无论说明书中是否明确给出,许多变化是可能的,例如在结构、尺寸和材料使用方面的差异。本发明的范围至少是与下列权利要求书给出的范围一样宽。
Claims (25)
1、一种方法,包括:
针对第一信号建立转换相域;
确定第二信号的转换是否出现在所述转换相域之外;以及
提供第二信号的转换出现在所述转换相域之外的程度的指示。
2、如权利要求1所述的方法,其中所述转换相域大约位于所述第一信号的X和-X相角之间。
3、如权利要求1所述的方法,其中所述转换相域是所述第一信号的相域,在所述第一信号的相域内,期望第二信号的转换充分地出现。
4、如权利要求1所述的方法,其中所述提供步骤包括:
指示所述第二信号的转换是出现在所述第一信号的约X和-X度之间的范围之内还是之外;以及
提供之内的指示和之外的指示之间的净差。
5、如权利要求4所述的方法,还包括提供所述净差作为指示。
6、如权利要求1所述的方法,还包括:
当指示低于阈值时,选择性地指示所述第二信号不能使用。
7、一种装置,包括:
输出第一信号的时钟源;
提供第二信号的转换出现在设定转换相域之外的程度的转换检测器,
其中所述转换相域包括针对所述第一信号的相域。
8、如权利要求7所述的装置,其中设定所述转换相域来定义期望出现第二信号转换的区域。
9、如权利要求7所述的装置,其中所述时钟源包括:
时钟发生器,所述时钟发生器提供所述第一信号;
相位比较器,所述相位比较器接收第一和第二信号,并且指示所述第一和第二信号何时相位不同,以及提供指示相差的相差信号;
电荷泵,所述电荷泵接收相差信号,并且根据所述相差提供控制信号;以及
滤波器,所述滤波器整合所述控制信号,并且根据所述整合向所述时钟发生器提供指令来改变所述第一信号的速度。
10、如权利要求7所述的装置,其中所述转换检测器包括:
相位比较器,所述相位比较器接收所述第一和第二信号,并且指示所述第二信号的转换是出现在所述第一信号的约X和-X度之间的范围之内还是之外;以及
积分器,所述积分器接收所述之内和之外指示,并且确定这些指示之间的净差。
11、如权利要求10所述的装置,其中所述相位比较器包括Alexander型相位检测器。
12、如权利要求7所述的装置,其中所述转换相域位于所述第一信号的约X和-X相角之间。
13、如权利要求10所述的装置,还包括接收所述净差的转换清晰度指示器,其中所述转换清晰度指示器包括:
运算放大器,所述运算放大器比较参考信号和所述净差;
压控电流源,所述压控电流源根据来自所述运算放大器的比较结果输出电流;
高-低设备,所述高-低设备根据所述电流指示失锁条件;以及
眼尺寸终端,所述眼尺寸终端根据所述电流指示所述程度。
14、一种系统,包括:
放大器,所述放大器接收第一信号并放大所述第一信号;
时钟源,所述时钟源输出第二信号;
转换检测器,所述转换检测器接受所述第一和第二信号并且提供所述第一信号的转换出现在转换相域之外的程度,其中所述转换相域是针对所述第一信号的;以及
数据处理器,所述数据处理器接收所述程度并确定何时忽略所述第一信号。
15、如权利要求14所述的系统,还包括:
光-电转换器,所述光-电转换器把光信号转换成电信号,并且向所述放大器提供所述电信号作为第一信号。
16、如权利要求14所述的系统,其中所述数据处理器包括当所述程度超过编程阈值时忽略所述第一信号的逻辑。
17、如权利要求14所述的系统,其中所述数据处理器包括按照IEEE802.3执行介质访问控制的逻辑。
18、如权利要求14所述的系统,其中所述数据处理器包括按照ITU-T G.709执行光传输网络解帧的逻辑。
19、如权利要求14所述的系统,其中所述数据处理器包括按照ITU-T G.709执行光传输网络解包封的逻辑。
20、如权利要求14所述的系统,其中所述数据处理器包括按照ITU-T G.975执行前向纠错处理的逻辑。
21、如权利要求14所述的系统,还包括数据总线,所述数据总线从所述数据处理器接收信号并且向所述数据处理器提供信号。
22、如权利要求21所述的系统,还包括耦合到所述数据总线的开关结构。
23、如权利要求21所述的系统,还包括耦合到所述数据总线的分组处理器。
24、如权利要求14所述的系统,其中所述转换相域位于所述第二信号的约X和-X相角之间。
25、如权利要求14所述的系统,其中所述数据处理器包括执行第二层处理的逻辑。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/206,378 US7028205B2 (en) | 2002-07-25 | 2002-07-25 | Techniques to monitor transition density of an input signal |
| US10/206,378 | 2002-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1685654A true CN1685654A (zh) | 2005-10-19 |
| CN100563141C CN100563141C (zh) | 2009-11-25 |
Family
ID=30770267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038226790A Expired - Fee Related CN100563141C (zh) | 2002-07-25 | 2003-07-03 | 基于转换误差的抖动估算 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7028205B2 (zh) |
| EP (1) | EP1532763B1 (zh) |
| CN (1) | CN100563141C (zh) |
| AT (1) | ATE409993T1 (zh) |
| AU (1) | AU2003249724A1 (zh) |
| DE (1) | DE60323844D1 (zh) |
| TW (1) | TWI250721B (zh) |
| WO (1) | WO2004012382A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107102256A (zh) * | 2012-12-13 | 2017-08-29 | 英特尔公司 | 用于对pam 发射机中的抖动进行限制的失真测量 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240848B2 (en) * | 2014-06-09 | 2016-01-19 | Tyco Electronics Corporation | Eye quality monitoring system and method |
| KR102694373B1 (ko) * | 2022-12-30 | 2024-08-13 | 주식회사 포인투테크놀로지 | Pam 신호의 레벨 미스매치를 조정하기 위한 장치 및 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420904A (en) | 1992-07-21 | 1995-05-30 | Gulick; Dale E. | Signal averager |
| US5432480A (en) * | 1993-04-08 | 1995-07-11 | Northern Telecom Limited | Phase alignment methods and apparatus |
| US5481563A (en) | 1994-03-14 | 1996-01-02 | Network Systems Corporation | Jitter measurement using a statistically locked loop |
| TW382703B (en) | 1997-03-14 | 2000-02-21 | Hitachi Ltd | Signal recording method, phase difference detecting circuit, and information apparatus |
| US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
| US6316966B1 (en) | 1999-07-16 | 2001-11-13 | Conexant Systems, Inc. | Apparatus and method for servo-controlled self-centering phase detector |
| US6531927B1 (en) * | 2000-10-03 | 2003-03-11 | Lsi Logic Corporation | Method to make a phase-locked loop's jitter transfer function independent of data transition density |
| EP1225698B1 (en) * | 2001-01-22 | 2004-08-18 | Lucent Technologies Inc. | Method and apparatus for correcting the phase of a clock in a data receiver using a Hogge or Alexander phase discriminator |
| US6973147B2 (en) * | 2002-09-04 | 2005-12-06 | Intel Corporation | Techniques to adjust a signal sampling point |
-
2002
- 2002-07-25 US US10/206,378 patent/US7028205B2/en not_active Expired - Fee Related
-
2003
- 2003-07-03 WO PCT/US2003/021129 patent/WO2004012382A1/en not_active Ceased
- 2003-07-03 AT AT03771568T patent/ATE409993T1/de not_active IP Right Cessation
- 2003-07-03 CN CNB038226790A patent/CN100563141C/zh not_active Expired - Fee Related
- 2003-07-03 DE DE60323844T patent/DE60323844D1/de not_active Expired - Lifetime
- 2003-07-03 AU AU2003249724A patent/AU2003249724A1/en not_active Abandoned
- 2003-07-03 EP EP03771568A patent/EP1532763B1/en not_active Expired - Lifetime
- 2003-07-24 TW TW092120231A patent/TWI250721B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107102256A (zh) * | 2012-12-13 | 2017-08-29 | 英特尔公司 | 用于对pam 发射机中的抖动进行限制的失真测量 |
| CN107102256B (zh) * | 2012-12-13 | 2020-09-25 | 英特尔公司 | 用于对pam发射机中的抖动进行限制的失真测量 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7028205B2 (en) | 2006-04-11 |
| CN100563141C (zh) | 2009-11-25 |
| AU2003249724A1 (en) | 2004-02-16 |
| WO2004012382A1 (en) | 2004-02-05 |
| ATE409993T1 (de) | 2008-10-15 |
| DE60323844D1 (de) | 2008-11-13 |
| TWI250721B (en) | 2006-03-01 |
| EP1532763B1 (en) | 2008-10-01 |
| EP1532763A1 (en) | 2005-05-25 |
| TW200423532A (en) | 2004-11-01 |
| US20040017870A1 (en) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10892763B1 (en) | Second-order clock recovery using three feedback paths | |
| US8687756B2 (en) | CDR with digitally controlled lock to reference | |
| US7688887B2 (en) | Precision adaptive equalizer | |
| US8013653B2 (en) | Method, system and device for eliminating intra-pair skew | |
| TWI482478B (zh) | 通信裝置及方法 | |
| CN100342653C (zh) | 用于定时恢复系统的定时抖动频率检测器及其操作方法 | |
| US7154977B2 (en) | Techniques to reduce transmitted jitter | |
| US12095894B2 (en) | Clock recovery with loop delay cancellation | |
| CN1685654A (zh) | 基于转换误差的抖动估算 | |
| US8494092B2 (en) | CDR with sigma-delta noise-shaped control | |
| US6903587B2 (en) | Clock data recovery circuit with improved jitter transfer characteristics and jitter tolerance | |
| US20150263848A1 (en) | Cdr relock with corrective integral register seeding | |
| CN100555931C (zh) | 调节信号采样点的装置、系统和方法 | |
| US12401488B1 (en) | Dynamic timing loop gain to compensate phase interpolation nonlinearities | |
| CN1768500A (zh) | 具有采样相位和采样阈值调节的接收器系统 | |
| US7515668B1 (en) | Data and/or clock recovery circuits with sampling offset correction | |
| CN1286530B (zh) | 一种时钟同步系统数字锁相环实现方法 | |
| KR100791637B1 (ko) | 다중 위상 데이터 샘플링 기반의 준 디지털 데이터 복원장치, 이를 이용한 인터페이스 장치 및 디지털 영상 송수신장치 | |
| CN121055951A (zh) | 锁相环的快速校准 | |
| WO2002078228A2 (en) | Receiver with recovery circuit using oversampling and majority decision |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091125 Termination date: 20130703 |