[go: up one dir, main page]

CN1662852A - 多层光刻模板 - Google Patents

多层光刻模板 Download PDF

Info

Publication number
CN1662852A
CN1662852A CN038141620A CN03814162A CN1662852A CN 1662852 A CN1662852 A CN 1662852A CN 038141620 A CN038141620 A CN 038141620A CN 03814162 A CN03814162 A CN 03814162A CN 1662852 A CN1662852 A CN 1662852A
Authority
CN
China
Prior art keywords
layer
patterned
template
forming
patterned layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038141620A
Other languages
English (en)
Other versions
CN1662852B (zh
Inventor
戴维·P.·曼斯尼
道格拉斯·J.·瑞斯尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1662852A publication Critical patent/CN1662852A/zh
Application granted granted Critical
Publication of CN1662852B publication Critical patent/CN1662852B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0017—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor for the production of embossing, cutting or similar devices; for the production of casting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Micromachines (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本发明涉及半导体器件、微电子器件、微机电器件、微流体器件、光子器件，更具体地涉及一种多层光刻模板、一种形成多层光刻模板的方法，以及一种使用多层光刻模板形成器件的方法。所述多层光刻模板(10/10′)具有第一凸版结构和第二凸版结构，从而限定了多层凸版图像。模板在半导体器件(40)制造中通过如下方式来影响器件(40)中的图案：在非常接近其上面形成有辐射敏感材料的半导体器件(40)处安置模板，并且施加压力使辐射敏感材料流入模板上存在的多层凸版图像中。然后，穿过多层模板施用辐射，使得进一步固化辐射敏感材料部分，并且进一步限定辐射敏感材料中的图案。然后，除去多层模板，完成半导体器件(40)的制造。

Description

多层光刻模板
技术领域
本发明涉及半导体器件、微电子器件、微机电器件、微流体器件、光子器件，更具体地涉及一种光刻模板、一种形成包括多层结构(multi-tiered)的光刻模板的方法，以及一种使用多层光刻模板形成器件的方法。
背景技术
集成电路的制造涉及生产以某种方式相互作用的几层材料。这些层中一层或多层可以被图案化，使得所述层的不同区域具有不同的电学特性，它们可以在层内或者与其它层相互连接，从而产生电学器件和电路。这些区域可以通过选择性地引入或除去各种材料来产生。限定这些区域的图案通常通过光刻方法来产生。举例来说，在覆盖晶片衬底的层上涂敷一层光刻胶材料。使用光掩模(包含透光和不透光区)来选择性地通过辐射，例如紫外光、电子束或X射线的形式曝光光刻胶材料。通过应用显影剂除去或者暴露于辐射的光刻胶材料，或者没有暴露于辐射的材料。
然后，向没有被残留抗蚀剂保护的层上施用蚀刻，并且当除去抗蚀剂时，覆盖衬底的层被图案化。
典型地使用例如上述的光刻方法将光掩模的图案转移成器件。随着半导体器件上特征(feature)尺寸很大地降低从亚微米范围至100纳米的范围，需要新的光刻方法或技术来图案化高密度的半导体器件。已经建议了几种能够实现这种需求并且基于压印(imprinting)和印章(stamping)的新光刻技术。特别是已经表明步进快闪式压印光刻术(Step and Flash Imprint Lithography)(SFIL)能够图案化细达20纳米的线。
SFIL模板典型地通过在透明的石英板上涂敷一层80-100纳米厚的铬来制造。向铬上涂敷抗蚀剂层，并且使用电子束或者光学曝光系统图案化。然后，将抗蚀剂放入显影剂中，在铬层上形成图案。使用抗蚀剂作为掩模，蚀刻铬层。然后，铬层用作蚀刻石英板的硬掩模。最后，除去铬层，从而在石英上形成包含凸版图像的石英模板。
总的来说，SFIL技术受益于其独特的光化学使用、使用环境温度和实施SFIL过程所需的低压。在典型的SFIL过程期间，用有机的平面层涂布衬底，并且使之非常接近透明的SFIL模板，该模板典型地由石英组成，并且包含凸版图像且用低表面能的材料涂布。在模板和涂布的衬底之间沉积紫外或远紫外敏感的光固化有机溶液。使用最小的压力，模板与衬底，并且更具体地是与光固化的有机层接触。接着，在室温下通过照射模板而固化或交联有机层。光源典型地使用紫外辐射。但是，根据模板和光固化有机层的光敏性，波长范围(150纳米-500纳米)是可以的。接着，从衬底和有机层上分离模板，在平面层上留下模板的凸版有机复制物。然后，使用短卤素穿透(short halogenbreak-through)，再通过氧反应性离子蚀刻(RIE)来蚀刻所述图案，在有机层和平面层上形成高分辨、高长宽比的特征。
应该注意光刻掩模和光刻模板之间的区别。光刻掩模具有由不透明和透明区域组成的图案，并且用作模版使光的空间影像进入光刻胶材料。光刻模板具有蚀刻入其表面内的凸版图像，产生一种形状或模型。在SFIL中，当光固化液体流入凸版图像中并且随后固化时，形成图案。因此，掩模和模板的必要属性是十分不同的。
已经表明SFIL技术能分辨小达20纳米的特征。因此，可以在一片晶片上绘制大量的特征尺寸。然而，这种上述的SFIL模板制造工艺也存在一些问题。一个现有技术工艺的问题是尽管产生尺寸上均匀的特征，但不能使用SFIL技术产生两维的层结构。典型地，使用SFIL技术只形成单层模板，其中一层是深的，因此认为只具有一“层”。在许多种应用，包括微电子或MEMS应用中需要产生多层的结构。另外，这种多层结构提供了一种层状抗蚀剂侧面，用于T门形成、衍射光学元件、光栅耦合器及其它结构。
当只使用铬硬掩模时，还存在关于石英模板均匀蚀刻的问题。应当注意模板上的蚀刻深度最终确定了晶片上光固化抗蚀剂层的厚度，因此是非常关键的。更具体地，在蚀刻均匀性方面存在小特征(＜200纳米)上微负载效应的问题。公知小(＜200纳米)特征蚀刻比较大特征更慢，这就导致在临界尺寸和整个模板的蚀刻深度方面的不均匀性。由于蚀刻期间的微负载效应，小的特征不能完全蚀刻，也不能像大特征一样蚀刻一样深。这就导致厚度从大到小特征不均匀的抗蚀剂图像。因此，产生三个特定的负面结构：(i)不好的线宽控制；(ii)不均匀的蚀刻深度(导致不好的抗蚀剂厚度均匀性)；及(iii)圆化的抗蚀剂断面。
另外，存在模板的电子束写入和制造后模板检查方面的问题。具体地说，为了避免电子束曝光期间电荷的积累，必须提供导电层。另外，由于模板由单一材料组成，不容易实现可检查性。典型地检查系统使用光(紫外或远紫外光)，或者电子来确定特征尺寸，并且在模板检测不需要的缺陷。光基系统需要在模板的图案化和未图案化区之间存在反射或折射率的差异，从而提供良好的图像对比。另外，电子基系统需要在模板的图案化和未图案化区之间存在原子序数的差异。为了克服所述问题，多种具有不同光学性质或者不同原子序数的材料允许检查，并且对亚100纳米特征也是必要的。
因此，提供一种可以制造多层结构的模板是有利的。
本发明的一个目的是提供一种改进的多层光刻模板、一种制造所述改进的多层光刻模板的方法，以及一种使用所述改进的能实现多层结构的多层光刻模板制造半导体器件的方法。
本发明的一个目的是提供一种改进的多层光刻模板、一种制造所述改进的多层光刻模板的方法，以及一种使用所述改进的可以检查亚微米结构的多层光刻模板制造半导体器件的方法。
发明内容
本申请涉及半导体器件、微电子器件、微机电器件、微流体器件、光子器件，并且更具体地涉及一种光刻模板、一种形成多层光刻模板的方法，以及一种使用多层光刻模板形成器件的方法。本发明公开了一种包括衬底和多个形成多层结构的凸版结构的多层光刻模板。所述多层光刻模板按如下步骤形成：提供其中或者在最上表面上已经形成有第一个图案化凸版结构以及附加的图案化凸版结构的透明衬底，从而限定多层光刻模板。使用标准的光刻图案化技术，或者可选地直接使用可成像地电介质加工技术来形成多个图案化的凸版结构。
另外，本申请公开了一种使用所提供的多层光刻模板制造器件的方法，其包括以下步骤：提供衬底、向半导体衬底上涂敷辐射敏感材料、提供前面公开的多层光刻模板、安置多层光刻模板与辐射敏感材料接触、向模板上施加压力从而在辐射敏感材料上产生图案、使辐射透过多层光刻模板，曝光衬底上至少一部分辐射敏感材料，从而进一步影响辐射敏感材料的图案，以及从衬底上除去多层模板。
附图说明
结合附图，从下面优选实施方案的详细说明，本领域技术人员将更容易理解本发明的前述和其它且更具体的目的和优点，其中：
图1-7以剖视图方式阐述了制造根据本发明的多层光刻模板第一个公开工艺的步骤。
图8-11以剖视图方式阐述了制造根据本发明的多层光刻模板第二个公开工艺的步骤。
图12-16以剖视图方式阐述了制造根据本发明的多层光刻模板第三个公开工艺的步骤。
图17是使用根据本发明的多层光刻模板制造半导体器件的简化工艺流程图。
应当领会为了阐述的简化和清晰，附图中阐述的元件不需要按比例绘制。
举例来说，为了清晰起见，某些元件的尺寸相对于其它元件被放大了。另外，在适当地考虑下，为了表明相应或类似的元件，在附图中已经重复了参考数字。
具体实施方式
本发明涉及制造用于步进快闪式压印光刻(SFIL)的多层光刻模板。本文中建议在衬底表面上沉积多层材料，从而形成多层光刻模板。根据本发明的公开内容预期根据本发明的形成多层光刻模板的方法包括使用如图1-7所述的标准光刻加工步骤，或者使用如图8-11所述的直接可成像电介质加工技术来形成多层光刻模板。根据本发明的公开内容还预期根据本发明可以使用所公开方法的组合来形成多层光刻模板。
具体参照图1，说明了制造根据本发明的多层光刻模板10的第一工艺中第一个步骤。所说明的是带有表面14的衬底12。所公开的衬底12由透明材料，例如石英材料、聚碳酸酯材料、派热克斯玻璃材料、氟化钙(CaF2)材料、氟化镁(MgF2)材料，或者任何其它相似类型的透光材料组成。衬底12由透明材料形成，提供了光的通道。
如图1所述，在衬底12表面14上沉积有第一个蚀刻阻挡层16。第一蚀刻阻挡层16由氮化硅(SiN)、二氧化硅(SiO2)、铬(Cr)、氧化铬(CrO)、氧化铝(AlO)、氮化铝(AlN)、氮化铬(CrN)、氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化锌(ZnO)、氧化镉(CdO)、氧化铜铝(CuAlO)、氧化铜镓(CuGaO)、氧化镉锡(CdSnO)，或者任何其它透明的或半透明的材料，以及它们的组合来形成。应当理解当某些材料用于衬底12，和需要特定蚀刻工艺的第一个图案层(当前讨论的情形)时，第一蚀刻阻挡层16是任选的，并且第一个图案层(当前讨论的情形)直接沉积在衬底12的表面14上。
现在参照图2，说明衬底12，其表面14上面沉积有第一蚀刻阻挡层16、第一图案层18和图案化抗蚀剂层20。取决于整体的设计目标，以及第一蚀刻阻挡层16包含的材料，所公开的第一图案层18由不透明或透明的材料(当前讨论的情形)形成。更具体地，本申请公开所用材料的具体类型关系着必须承担完全制造模板10的结果工艺步骤。通过旋涂、溅射、蒸气沉积等方法在第一蚀刻阻挡层16的表面17上形成带有表面19的第一图案层18。
所公开的第一图案层18通常由与用于第一蚀刻阻挡层16具有不同反射率(或折射率)或者不同原子序数的材料来形成。这种原子序数的差异提供了改进的可检查性质，如本申请所述。所公开的适合制造第一图案层18的透明材料是二氧化硅(SiO2)、氮化硅(SiN)、硅氧氮化物(SiON)、氧化铟锡(ITO)等。所公开的适合制造第一图案层18的不透明材料是钨(W)、硅化钨(WSi)、氮化钨硅(WSiN)、钨合金、钽(Ta)、硅化钽(TaSi)、氮化钽硅(TaSiN)、钽合金、钛(Ti)、钛合金、钼(Mo)、硅化钼(MoSi)、钼合金、金(Au)、铬(Cr)等。如前所述，应当指出某些图案层不需要蚀刻阻挡层，因为衬底自身可以充分地用作蚀刻阻挡材料。在电子束写入期间，可以使用第一图案层18来辅助电荷耗散。另外，由于在多层中使用不同的材料，第一图案层18有助于基于SEM的模板检查。所公开的第一图案层18的厚度通常取决于要压印入光固化抗蚀剂层中的所需长宽比。具体地说，第一图案层18需要具有足够的机械强度和耐用性，从而在与模板生产相关的应力下，以及随后在使用完成的光刻模板制造半导体器件期间能够幸存。因此，所公开的图案层18通常具有介于10和5000纳米之间的厚度，并且优选厚度至少为50纳米。
图案化的抗蚀剂层20在第一图案层18的最上表面19上被图案化，并且用来随后图案化第一图案层18。如图2所述，图案化的抗蚀剂层20通过标准光或电子束图案技术来图案化。图案化的抗蚀剂层20典型由技术中公知的标准光刻胶或电子束抗蚀剂材料，例如被图案化形成，从而用作随后蚀刻第一图案层18的掩模的有机聚合物。
在制造多层光刻模板10期间，光刻胶层20用作蚀刻第一图案层18的掩模。如图3所述，第一图案层18被蚀刻到第一蚀刻阻挡层16的表面17上，从而暴露出第一蚀刻阻挡层16的部分22。第一图案层18的蚀刻通过标准的湿法或干法蚀刻技术来完成。最后，除去抗蚀剂层20，暴露出第一图案化层24，其带有表面25并且具有如图3所述的尺寸“x”，其中“x”取决于多层光刻模板10的最终应用。
现在参照图4，接着在第一图案化层24和暴露的第一蚀刻阻挡层16的部分22上沉积第二蚀刻阻挡层26。所公开的第二蚀刻阻挡层26由不透明或透明的材料形成，取决于总体设计目标和随后层的沉积。更具体地，本申请公开所用材料的具体类型关系着必须进行以完成制造模板10的最终工艺步骤。还期望第二蚀刻阻挡层26可以根据形成前面层和后面层使用的具体材料来任选。在不需要第二蚀刻阻挡层26的情况中，将直接在第一图案化层24的表面上形成第二图案层(当前讨论的情形)。
所公开的适合制造第二蚀刻阻挡层26的透明材料是氧化铬(CrxOy)、氧化铝(AlxOy)、氮化铝(AlxNy)、氮化铬(CrxNy)、二氧化硅(SiO2)、铬(Cr)、氧化铟锡(ITO)、氧化铟(InxOy)、氧化锡(SnO)、氧化锌(ZnO)、氧化镉(CdO)、氧化铜铝(CuAlO)、氧化铜镓(CuGaO)、氧化镉锡(CdSnO)、氮化硅(SiN)，这些材料的组合，或者任何其它透明的或半透明的材料等，其中“x”和“y”是正数值，表示前述化合物中元素的相对含量。在优选的实施方案中，x范围为0.1至1.0，y范围为0.1至1.0。在一个实例中，化学计量比的氧化物是Al2O3。但是，本领域的技术人员实现可以沉积非化学计量比的氧化铝薄膜，并且与化学计量比的薄膜用作相同的目的。所公开的适合制造第二蚀刻阻挡层26的不透明材料是铬(Cr)等。形成第二蚀刻阻挡层26，帮助随后剩余层的图案化。所公开的第二蚀刻阻挡层26的厚度取决于对图案层的蚀刻选择性，以及所用材料的电荷传导率。具体地说，为了克服任何微负载效应，相对于图案层第二蚀刻阻挡层26需要足够低的蚀刻速率。另外，第二蚀刻阻挡层26必须具有足够的强度，从而在与模板生产相关的应力下，以及随后在使用完成的光刻模板制造半导体器件期间能够幸存。因此，通常公开的第二蚀刻阻挡层26的厚度在1-1000纳米的范围内，并且优选厚度至少为5纳米。通过旋涂、溅射、蒸气沉积等方法在第一图案层24的表面25上形成带有表面27的第二蚀刻阻挡层26。
现在参照图5，说明衬底12，其上面沉积有第一蚀刻阻挡层16、第一图案层24和第二蚀刻阻挡层26。在第二蚀刻阻挡层26的表面27上附加形成第二图案层28。取决于整体的设计目标，以及第二蚀刻阻挡层26包含的材料，所公开的第二图案层28由不透明或透明的材料形成。更具体地，本发明公开了所用材料的具体类型关系着必须进行以完成制造模板10的最终工艺步骤。
所公开的第一图案层18(先前介绍)和第二图案层28通常由分别与用于下面第一蚀刻阻挡层16或第二蚀刻阻挡层26的材料具有不同反射率(或折射率)或者不同原子序数的材料来形成。这种原子序数的差异提供了改进的可检查性质，如本发明所述。所公开的适合制造第二图案层28的透明材料是二氧化硅(SiO2)、氮化硅(SiN)、硅氧氮化物(SiON)、氧化铟锡(ITO)等。所公开的适合制造第一图案层18和第二图案层28的不透明材料是钨(W)、硅化钨(WSi)、氮化钨硅(WSiN)、钨合金、钽(Ta)、硅化钽(TaSi)、氮化钽硅(TaSiN)、钽合金、钛(Ti)、钛合金、钼(Mo)、硅化钼(MoSi)、钼合金、金(Au)、铬(Cr)等。在电子束写入期间，可以使用第一图案层18和第二图案层28来辅助电荷耗散。另外，由于在多层中使用的不同材料的电子散射特性，图案层18和28有助于基于SEM的模板检查。另外，与第一图案层18相似，所公开的第二图案层28的厚度通常具有取决于要压印入光固化抗蚀剂层的所需长径比。具体地说，第二图案层28需要具有足够的机械强度和耐用性，从而在与模板生产相关的应力下，以及随后在使用完成的光刻模板制造半导体器件期间能够幸存。因此，所公开的第二图案层28通常具有介于10和5000纳米之间的厚度，并且优选厚度至少为50纳米。通过旋涂、溅射、蒸气沉积等方法在第二蚀刻阻挡层26的表面27上形成带有表面29的第二图案层28。
现在参照图6和7，说明衬底12，其上面形成有表面14、第一蚀刻阻挡层16、在第一蚀刻阻挡层16的表面17上形成的第一图案层24、在第一图案层24的表面25上形成的第二蚀刻阻挡层26、在第二蚀刻阻挡层26的表面27上形成的第二图案层28，以及在第二图案层28的表面29上形成的图案化抗蚀剂层30。更具体地，在第二图案层28的表面29上形成的是抗蚀剂层30，如图6所述，它通过标准的光学或电子束图案技术来图案化。抗蚀剂层30典型地由技术中公知的标准光刻胶或电子束抗蚀剂材料，例如被图案化的有机聚合物形成，从而用作随后蚀刻第二图案层28的掩模。
在制造期间，光刻胶层30用作蚀刻第二图案层28的掩模。如图7所述，第二图案层28被蚀刻到第二蚀刻阻挡层26的表面27上，从而暴露出第二蚀刻阻挡层26的部分32。第二图案层28的蚀刻通过标准的湿法或干法蚀刻技术来完成。接着，如果需要，过度蚀刻第二图案层28，提供改进的均匀性，在第二蚀刻阻挡层26处停止。
最后，为了完成多层模板10，除去抗蚀剂层30，暴露出具有尺寸“y”的第二图案化层34，其中第一图案化层24的尺寸“x”大于第二图案化层24的尺寸“y”(x＞y)。在第二蚀刻阻挡层26由不透明材料形成的情况中，需要除去第二蚀刻阻挡层26的暴露部分32(如图7所述)，从而允许随后辐射通过其中的路径。以包括不透明第二蚀刻阻挡层26和第二图案层28的方式制造多层光刻模板10提供了不需要的残余光敏聚合物的最小化、增强的可检查性、与当前模板修复技术的兼容性、抗侵蚀清洁、所需要图案的逼真度和转移特性的无定形/低表面粗糙度材料，以及由于改变材料层而改进的模板对比度。
图7以剖视图方式阐述了包括衬底12的多层光刻模板10，衬底12具有表面14，覆盖压在衬底12的表面14上面的第一蚀刻阻挡层16、具有表面25和尺寸“x”的第一图案化层24，以及覆盖在第二蚀刻阻挡层26的表面27上面的具有尺寸“y”的第二图案化层34，其中“x”大于“y”。在完成时，模板10限定了其中的多层凸版图像36。应当理解当描述带有两层由第一图案化层24和第二图案化层34限定的凸版图像36时，本申请公开内容期望制造并包括附加堆叠的图案化层以限定具有多于两层的凸版图像。在需要附加层的情况中，重复前面所述的图案化步骤。
现在参照图8-11，以简化的剖视图方式说明制造多层光刻模板的步骤，其中在制造期间使用可成像的电介质加工技术。应该指出图8-11的所有与图1-7中所述组件相似的部件用相似的数字表示，并加上单撇号表示不同的实施方案。
公开内容包括抗蚀剂，或者曾被图案化，但没有用作将图案转移至第二层上的中间层的图案层。在图案化后，所述图案层实际上成为最终的模板凸版结构。通过正确地使用组合了光刻胶的可图案化特性与模板凸版层所需的强机械性质的独特材料，这是可能的。这些性质包括对衬底的高粘合强度、高模数高剪切强度，以及良好的耐热性。例如氢倍半硅氧烷(hydrogen silsesquioxane)(HSQ)的材料是可图案化的并具有非常高的分辨率，并且固化后形成适于作为压印模板凸版结构的非常稳定的二氧化硅。可以用具有相似特性的材料来代替使用HSQ。但是，应该指出任何这种既是辐射敏感的并可被图案化的，又具有用作模板凸版层的适当物理性质的材料是独特的并且是本发明的关键。
现在参照图8，说明衬底12’，其通常与图1-7的衬底12相似形成。在一个优选的实施方案中，所公开的第一图案层18’由可成像的电介质材料形成。更具体地，所公开的图案层由可成像的氧化物形成，例如Dow Corning以FOX-150销售的氢倍半硅氧烷(HSQ)。另外，图案层18’可以由可选的电介质材料形成，例如可成像的氮化物，或者可成像的氧氮化物。在制造模板期间，在衬底12’的表面14’上形成图案层18’，然后在低温，如大约160℃下烘焙，除去任何存在的溶剂。
图8说明衬底12’，其上面形成有表面14’、图案层18’。在烘焙了图案层18’后，通过标准的光或电子束图案化技术曝光模板层18’，从而形成尺寸为“x”的第一图案化层，或者图案化的可成像凸版结构24’，如图9所述。本申请公开内容期望使用电子束辐射、X射线辐射、深紫外辐射、离子束辐射，或者任何其它能够提供图案层18’曝光的适当辐射来完成层18’的曝光。第一图案层18’被辐射至衬底12’的表面14’上。接着，在显影剂中洗涤图案层18’，如果可成像层是负性作用，通过除去图案层18’的未曝光或者未辐射部分；或者如果可成像层是正性作用，通过除去曝光区来产生图案，从而以导致如图9所述的剩余可成像的凸版层24’。
本申请公开内容还期望在如图8所述的模板10’内包括蚀刻阻挡层21。在此情况下，蚀刻阻挡层优选形成在衬底12’的表面14’上，夹在衬底12’和第一图案层18’之间。可选地，蚀刻阻挡层21可以形成在模板10’层内的任何地方。蚀刻阻挡层21根据其组成的材料类型将在由导电材料形成时用作电荷耗散层，或者在由电介质材料形成时用作对比度增强层。当蚀刻阻挡层21用于电荷耗散目的时，它由特征为在模板制造期间耗散电荷并用来实现电子束曝光和检查的导电材料形成。更具体地，所公开的具有电荷耗散性质的蚀刻阻挡层由如下导电材料形成：铝(Al)、铜(Cu)、钛(Ti)、铬(Cr)、氧化铟(InO2)、氧化锡(SnO2)、氧化铟锡(ITO)，、氧化锌(ZnO2)、氧化镉(CdO)、氧化铜铝(CuAlO)、氧化铜镓(CuGaO)、氧化镉锡(CdSnO)、聚苯胺(polyanaline)，或者任何其它能够从图案层中选择性除去并用来耗散电荷的导电材料。所公开的作为电荷耗散层形成的蚀刻阻挡层21具有取决于所用材料电荷传导率的最小厚度。形成具有电荷耗散性质的蚀刻阻挡层21，在电子束写入，或者用来图案所述层的其它辐射(当前讨论的情形)期间，帮助耗散电荷。
当形成蚀刻阻挡层21用于对比度增强时，所公开的材料由具有光学检查性质的材料形成。更具体地，所公开的具有对比度增强性质的蚀刻阻挡层由氮化硅(SiN)、二氧化硅(SiO2)、氧化铬(CrxOy)、氧化铝(AlxOy)、氮化铝(AlxNy)、氮化铬(CrxNy)，或者任何其它具有允许光学检查模板10’的对比度增强性质的材料形成。
公开的蚀刻阻挡层21通常具有1-1000纳米范围内的厚度，并且优选厚度至少为5纳米。蚀刻阻挡层21通过旋涂、溅射、蒸气沉积等来形成。在图8所述的具体实施方案中，沉积在图案层18’上面的电荷蚀刻阻挡层21由铝(Al)形成，因而表现出电荷耗散性质。
本申请公开内容期望无论在电子束光刻、光学检查等需要时，在模板10’中可以包括其它材料，并用作电荷耗散或者对比度增强的方法。这些材料可以形成得非常薄，而不会因干扰辐射源降低分辨率。因为需要随后除去金属核蚀刻阻挡层，为了加工方便，选择蚀刻阻挡层的标准是容易除去。使用湿法或干法技术除去所述层。但是，为了维持所得图案化凸版层的高分辨率，必须以高选择性方式从图案化凸版层中除去。铝(Al)是导电和选择性可除去材料的一个实例，在涂布到100至200时，它可以通过常规的含水碱性显影剂来除去。
现在参照图10说明在第一图案化层24′的最上表面25′上沉积的第二图案层28′。在优选实施方案中，所公开的第二图案层28′由可成像的电介质材料形成。更具体地，与第一图案层18′相似，所公开的第二图案层28′由可成像的氧化物形成，例如Dow Corning以FOX-150销售的氢倍半硅氧烷(HSQ)。另外，第二图案层28′可以由可选的可成像电介质材料形成，例如可成像的氮化物，或者可成像的氧氮化物。在制造模板期间，在第一图案化层24′的表面25′上形成第二图案层28′，然后在低温，如大约160℃下烘焙，除去任何存在的溶剂。接着，在显影剂中洗涤图案层28′，如果可成像层是负性作用，通过除去图案层18’的未曝光或者未辐射部分；或者如果可成像层是正性作用，通过除去曝光区来产生图案，从而导致剩余第二图案化层，或图案化的可成像凸版层34′，如图11所述。
应当理解在制造模板10′期间，可以在可成像材料的化学反应中使用化学放大，达到较低辐射的需求。更具体地，在建议的化学放大中，在第一图案层18′或第二图案层28′辐射后，通常，但不是必需使用第二步烘焙步骤。另外，可以使用去垢工艺，包括光等离子体蚀刻，在形成凸版结构后，除去任何残留的透明介电材料，并且具体地说，任何在要清洁区残留的残留第一图案层18′或第二图案层28′。
图11以剖视图方式阐述了包括衬底12′的多层平版全部印刷模板10’，衬底具有表面14’、具有表面25’和尺寸“x”的第一图案化层24’，以及覆盖在第一图案化层24′的表面25’上面的具有尺寸“y”的第二图案化层34’，其中“x”大于“y”。在完成时，模板10’限定了其中的多层凸版图像36’。应当理解当描述带有两层并由第一图案化层24’和第二图案化层34’限定的凸版图像36’时，本申请公开内容期望制造并包括附加堆叠的图案化层以限定具有多于两层的凸版图像。
此外，本申请公开内容期望多层光刻模板的制造包括两个前面公开的技术，其中使用如同前面参照图1-7所述的标准光刻加工技术形成一部分模板层，以及使用如同前面参照图8-11所述的直接可成像介电加工技术形成一部分模板层。更具体地，期望产生多层光刻模板，其中使用如同前面参照图1-7所述的标准光刻加工技术形成第一图案化层，以及使用如同前面参照图8-11所述的直接可成像介电加工技术形成第二图案化层，或者相反，取决于完成的模板的目的使用。
另外还公开了本申请期望任选地包括夹在包含结构10或10’的层之间的应力补偿层(未示出)，用来抵消面内和/或面外扭曲。更具体地，本申请期望包括位于模板层任何位置的应力补偿层，例如在第一图案化层24上面的第一蚀刻阻挡层16的任一面上，或者邻近的衬底12′上，如图11所述。在可选的优选实施方案中，应力补偿层将夹在衬底12和第一蚀刻阻挡层16之间。在包括了应力补偿层的情况中，期望其将由氧化物、氮化物、氧氮化物形成，具体如SixOy、SixNy、SiON，或者氧化铟锡(ITO)、氧化铟(InO2)、氧化锡(SnO2)、氧化锌(ZnO2)、氧化镉(CdO2)、氧化铜铝(CuAlO)、氧化铜镓(CuGaO)、氧化镉锡(CdSnO)，或者任何其它的透明或半透明导电材料，以及它们的组合。应力补偿层是为了抵消对包含结构10/10′的层施加的任何力，引起所述层的弓形弯曲，或者引起所形成特征在“x”、“y”或“z”平面内的扭曲。应力补偿层的厚度将从5纳米至5微米，典型的厚度为200纳米。所述厚度可以根据所沉积的薄膜的性质和类型，以及薄膜应力补偿的需求来调节。
另外，如图11所述，当在衬底12′的表面13上安置应力补偿层38时，可以实现应力补偿层的进一步优点，以层38来说明。除了用作如前所述的应力补偿层外，现在应力补偿层38允许静电保持模板10′。静电夹持(保持)模板10′在写入过程中限制了模板10′的移动，并且也确保了在光刻曝光期间模板10′被保持平坦。
图12-16说明了形成本发明多层光刻模板的再另一个可选方法的步骤。应当指出与图1-7所述组件相似的图12-16的所有部件用相似的数字表示，并加上双撇号表示不同的实施方案。更具体地，图12是说明的是由衬底12″组成的模板10″。衬底12″通常与前述衬底12和12′相似地形成。衬底12″在最上表面14″上已经形成了硬掩模层15。硬掩模层15通过沉积材料层来形成，材料层包含铬(Cr)、硅化钼(MoSi)、钽(Ta)、氮化钽(TaN)、氮化硅钽(TaSiN)，或氮化铬(CrN)。硬掩模层15在模板10″的加工期间用作电荷耗散层，因此根据模板10″的目的使用来任选。
图12说明了包含衬底12″和硬掩模层15的模板10″。硬掩模层15在一个最上表面上已经形成了图案化抗蚀剂层20″，通常与前述模板10的图案化抗蚀剂层20相似地形成，如图13所述。制造期间，如图14所述，图案化抗蚀剂层20″提供了硬掩模层15穿过其中的蚀刻和一部分衬底12″。蚀刻后，除去图案化抗蚀剂层20″和模板10″，从而暴露出其中限定了尺寸为“y”的凸版结构34″的衬底12″。实施随后的加工步骤，包括附加的掩模层和图案化抗蚀剂层，从而在衬底12″中限定了具有尺寸“x”的第二凸版结构24″，其中尺寸“x”大于尺寸“y”。如图16所述，模板10″在衬底层12″的最上表面14″中限定了多层图案化的凸版图像36″。应当理解本申请公开内容期望使用标准的光刻加工技术，或者参照前面模板10和10’所述的可成像介电加工技术制造在衬底12″的一个最上表面14″中已经形成了第一凸版结构，并且具有在第一凸版结构的最上表面上形成的附加凸版结构的模板。
图17所示的是工艺流程图，其中使用根据本发明制造的通常与图1-7的多层模板10、图8-11的模板10’，或者图12-16的模板10″相似的多层光刻模板来制造半导体器件40。最初，根据图1-7、图8-11或图12-16给出的描述来制造多层光刻模板42。接着，提供半导体衬底44。向半导体衬底上涂敷辐射敏感材料46，例如光固化有机层或光刻胶层。半导体衬底可以具有覆盖器件，或者器件层，例如多晶硅、氧化物、金属等，以及沟槽和扩散区等。然后，相邻放置涂布半导体衬底的辐射敏感材料层48，并且与光刻模板接触。向所述模板上施加轻微的压力，使得辐射敏感材料流入模板上的凸版图像层。然后，辐射52穿过光刻模板，包括衬底、蚀刻阻挡层，以及图案层(对于图案层是透明的情况)，并且成像到辐射敏感材料层涂布的半导体衬底上，进一步在辐射敏感材料层中限定并曝光图案。然后，从半导体器件中除去模板54，因而留下图案化的有机层，然后使用该层作为随后加工的图像层。然后，使用光刻胶层作为掩模，或者与离子注入结合，在半导体衬底中形成注入区，或者可以与常规的剥离(lift-off)技术、湿或干蚀刻结合使用，将所述图案转移入半导体衬底中，或者转移入覆盖在半导体衬底上的器件层中。应当理解尽管在用来制造半导体器件的优选实施方案中描述了根据本发明的多层模板，但是期望使用通常与图1-7的多层模板10、图8-11的模板10’，或者图12-16的模板10″相似的模板来形成微电子器件、微机电器件、微流体器件和光子器件。
前述的说明和其中包含的阐述表明了本发明相关的许多优点。具体地说，本发明提供了一种在光刻中使用的多层模板。另外，根据本发明的制造多层模板的方法和多层模板结构提供了可以实现对次微米结构检查的多层模板。
因此，明显地，根据本发明已经提供了一种能完全满足前述需求和优点的多层光刻模板及其形成方法和使用。尽管已经参照其具体的实施方案说明且阐述了本发明，但是没有打算将本发明限制于这些示例性的实施方案。本领域的技术人员将认识到可以做出修改和变化，而不会背离本发明的精神。因此，本发明打算包含所述落在附加权利要求范围内的所有这种变化和修改。

Claims (16)

1、一种形成多层光刻模板的方法，其包含下列步骤：
形成具有表面的第一凸版结构；及
在第一凸版结构的表面上形成第二凸版结构，第二凸版结构具有表面，从而限定了多层光刻模板。
2、一种形成多层光刻模板的方法，其包含下列步骤：
提供透明衬底，所述衬底具有表面；
在所述衬底的表面上沉积硬掩模层；
在硬掩模层的表面上形成图案化的抗蚀剂层；
蚀刻所述硬掩模层和所述衬底，从而在衬底材料中限定第一图案化的凸版结构；
除去所述图案化抗蚀剂层和所述硬掩模层；及
在第一图案化的凸版结构的最上表面上形成至少一个附加的图案化凸版结构。
3、如权利要求2要求的形成多层光刻模板的方法，其中沉积硬掩模层的步骤包括沉积下述材料之一的材料层：铬(Cr)、硅化钼(MoSi)、钽(Ta)、氮化钽(TaN)、氮化硅钽(TaSiN)，或氮化铬(CrN)。
4、如权利要求2要求的形成多层光刻模板的方法，其中在第一图案化的凸版结构的最上表面上形成至少一个附加图案化的凸版结构的步骤包括使用标准光刻加工技术形成至少一个附加图案化凸版结构的步骤。
5、如权利要求2要求的形成多层光刻模板的方法，其中在第一图案化凸版结构的最上表面上形成至少一个附加图案化凸版结构的步骤包括使用直接可成像电介质加工技术形成至少一个附加图案化凸版结构的步骤。
6、如权利要求2要求的形成多层光刻模板的方法，其中在第一图案化凸版结构的最上表面上形成至少一个附加图案化凸版结构的步骤包括在衬底层中形成至少一个附加图案化凸版结构的步骤。
7、一种形成多层光刻模板的方法，其包含下列步骤：
提供透明衬底，所述衬底具有表面；
在所述衬底的表面上形成第一图案化层，所述第一图案化层具有表面，从而限定了凸版结构；及
在第一图案化层的表面上形成第二图案化层，所述第二图案化层限定了凸版结构。
8、如权利要求7要求的形成多层光刻模板的方法，其中形成第一图案化层和形成第二图案化层的步骤包括限定具有尺寸“x”的第一图案化层和具有尺寸“y”的第二图案化层，其中“x”大于“y”。
9、一种形成多层光刻模板的方法，其包含下列步骤：
提供透明衬底，所述衬底具有表面；
在所述衬底上形成第一蚀刻阻挡层；
在所述第一蚀刻阻挡层上形成第一图案化层；
在所述第一图案化层的表面上形成图案化的抗蚀剂层；
蚀刻第一图案化层，从而限定第一图案化的层；
除去图案化的抗蚀剂层；
在第一图案化层的表面上形成第二蚀刻阻挡层；
在所述第二蚀刻阻挡层上形成第二图案化层；
在第二图案化层的表面上形成图案化的抗蚀剂层；
蚀刻第二图案化层，从而限定第二图案化的层；及
除去图案化的抗蚀剂层。
10、如权利要求9要求的形成多层光刻模板的方法，其中蚀刻第一图案化层的步骤包括限定具有尺寸“x”的第一图案化层的步骤，并且蚀刻第二图案化层的步骤包括限定具有尺寸“y”的第二图案化层的步骤，其中“x”大于“y”。
11、如权利要求9要求的形成多层光刻模板的方法，其中提供透明衬底的步骤其进一步特征在于提供下述一种材料的衬底：石英材料、聚碳酸酯材料、氟化钙(CaF2)材料、氟化镁(MgF2)材料，或者派热克斯玻璃材料。
12、如权利要求9要求的形成多层光刻模板的方法，其中形成第一蚀刻阻挡层的步骤包括形成下述材料之一的第一蚀刻阻挡层：氮化硅(SiN)、氧化硅(SiO2)、铬(Cr)、氧化铬(CrO)、氧化铝(AlO)、氮化铝(AlN)、氮化铬(CrN)、氧化铟锡(ITO)、氧化铟(InO2)、氧化锡(SnO2)、氧化锌(ZnO2)、氧化镉(CdO2)、氧化铜铝(CuAlO)、氧化铜镓(CuGaO)、氧化镉锡(CdSnO)。
13、如权利要求12要求的形成多层光刻模板的方法，其中形成不透明材料的第一图案化层和第二图案化层的步骤其进一步特征在于形成下述材料之一的第一图案化层和第二图案化层：钨(W)、硅化钨(WSi)、氮化钨硅(WSiN)、钽(Ta)、钽合金、金(Au)、铬(Cr)、硅化钽(TaSi)、钛(Ti)、钛合金、钼(Mo)、硅化钼(MoSi)、钼合金，或者氮化钽硅(TaSiN)。
14、一种形成多层光刻模板的方法，其包含下列步骤：
提供衬底，所述衬底具有最上面的表面；
提供由衬底支承的第一图案化层；
用辐射源图案化所述第一图案化层，从而形成具有凸版结构的第一图案化层；
提供由第一图案化层支承的第二图案化层；及
用辐射源图案化所述第二图案化层，从而形成具有凸版结构的第二图案化层。
15、一种多层光刻模板，其包含：
具有表面的衬底；
在所述衬底上形成的具有尺寸“x”的第一图案化层，以及在第一图案化层上形成的具有尺寸“y”的第二图案化层，其中尺寸“x”大于尺寸“y”，第一图案化层和第二图案化层在其中限定了凸版图像。
16、一种制造器件的方法，其包含下述步骤：
提供衬底；
用辐射敏感材料层涂布所述衬底；
制造多层光刻模板，其中光刻模板包含：
具有表面的衬底；
在所述衬底上形成的具有尺寸“x”的第一图案化层，以及在第一图案化层上形成的具有尺寸“y”的第二图案化层，其中尺寸“x”大于尺寸“y”，第一图案化层和第二图案化层在其中限定了凸版图像；
安置所述光刻模板与所述辐射敏感材料层接触，该辐射敏感材料层处于所述模板和所述衬底之间；
向所述模板上施加压力，所述辐射敏感材料因而流入模板上的凸版图案中；
使辐射透过光刻模板，以曝光至少一部分衬底上的辐射敏感材料，从而进一步影响辐射敏感材料层中的图案；及
从所述衬底上除去所述模板。
CN038141620A 2002-06-18 2003-06-03 多层光刻模板 Expired - Fee Related CN1662852B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/174,464 2002-06-18
US10/174,464 US6852454B2 (en) 2002-06-18 2002-06-18 Multi-tiered lithographic template and method of formation and use
PCT/US2003/017549 WO2003107094A1 (en) 2002-06-18 2003-06-03 Multi-tiered lithographic template

Publications (2)

Publication Number Publication Date
CN1662852A true CN1662852A (zh) 2005-08-31
CN1662852B CN1662852B (zh) 2010-10-27

Family

ID=29733600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038141620A Expired - Fee Related CN1662852B (zh) 2002-06-18 2003-06-03 多层光刻模板

Country Status (6)

Country Link
US (1) US6852454B2 (zh)
JP (1) JP4575154B2 (zh)
KR (1) KR101018519B1 (zh)
CN (1) CN1662852B (zh)
AU (1) AU2003243384A1 (zh)
WO (1) WO2003107094A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885284A (zh) * 2012-12-20 2014-06-25 台湾积体电路制造股份有限公司 堆叠掩模

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262883C (zh) * 2000-07-17 2006-07-05 得克萨斯州大学系统董事会 影印用于平版印刷工艺中的自动化液体分配的方法和系统
US20060005657A1 (en) * 2004-06-01 2006-01-12 Molecular Imprints, Inc. Method and system to control movement of a body for nano-scale manufacturing
US7179079B2 (en) * 2002-07-08 2007-02-20 Molecular Imprints, Inc. Conforming template for patterning liquids disposed on substrates
US20080160129A1 (en) 2006-05-11 2008-07-03 Molecular Imprints, Inc. Template Having a Varying Thickness to Facilitate Expelling a Gas Positioned Between a Substrate and the Template
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US20040224261A1 (en) * 2003-05-08 2004-11-11 Resnick Douglas J. Unitary dual damascene process using imprint lithography
US20050018296A1 (en) * 2003-07-24 2005-01-27 Asml Holding Nv Diffractive optical element and method of making same
JP2007505747A (ja) * 2003-09-17 2007-03-15 ナノコムス・パテンツ・リミテッド マイクロ構造デバイス及びその製造方法
US7785526B2 (en) * 2004-07-20 2010-08-31 Molecular Imprints, Inc. Imprint alignment method, system, and template
US7939131B2 (en) 2004-08-16 2011-05-10 Molecular Imprints, Inc. Method to provide a layer with uniform etch characteristics
US7161730B2 (en) * 2004-09-27 2007-01-09 Idc, Llc System and method for providing thermal compensation for an interferometric modulator display
CN100395121C (zh) * 2004-11-19 2008-06-18 鸿富锦精密工业（深圳）有限公司 热压印方法
TWI307419B (en) * 2004-12-27 2009-03-11 Au Optronics Corp Method of preparing reflective substrate and liquid crystal display device comprising the reflective substrate preparing by the same
US20060177535A1 (en) * 2005-02-04 2006-08-10 Molecular Imprints, Inc. Imprint lithography template to facilitate control of liquid movement
US20060266916A1 (en) * 2005-05-25 2006-11-30 Molecular Imprints, Inc. Imprint lithography template having a coating to reflect and/or absorb actinic energy
JP2009523312A (ja) * 2005-09-07 2009-06-18 トッパン、フォウタマスクス、インク デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法
JP4889316B2 (ja) * 2005-09-12 2012-03-07 学校法人東京理科大学 ３次元構造物の製造方法、３次元構造物、光学素子、ステンシルマスク、微細加工物の製造方法、及び微細パターン成形品の製造方法。
US20100215909A1 (en) * 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
US7630114B2 (en) * 2005-10-28 2009-12-08 Idc, Llc Diffusion barrier layer for MEMS devices
US20070148558A1 (en) * 2005-12-27 2007-06-28 Shahzad Akbar Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
DE102006030267B4 (de) * 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
US7985530B2 (en) * 2006-09-19 2011-07-26 Molecular Imprints, Inc. Etch-enhanced technique for lift-off patterning
JP5009649B2 (ja) 2007-02-28 2012-08-22 Ｈｏｙａ株式会社 マスクブランク、露光用マスクの製造方法、反射型マスクの製造方法、及びインプリント用テンプレートの製造方法
US8142702B2 (en) * 2007-06-18 2012-03-27 Molecular Imprints, Inc. Solvent-assisted layer formation for imprint lithography
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
JP2011501874A (ja) 2007-09-14 2011-01-13 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓ製造において使用されるエッチングプロセス
JP5161017B2 (ja) 2007-09-27 2013-03-13 Ｈｏｙａ株式会社 マスクブランク、マスクブランクの製造方法、及びインプリント用モールドの製造方法
DE102007048807A1 (de) * 2007-10-10 2009-04-16 Micronas Gmbh Brennstoffzelle und Verfahren zum Herstellen einer Brennstoffzelle
US7836420B2 (en) * 2007-10-22 2010-11-16 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with assist feature
JP5671202B2 (ja) * 2007-10-26 2015-02-18 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フォトレジストテンプレートマスクを用いて頻度を倍にする方法
JP5343345B2 (ja) * 2007-10-31 2013-11-13 凸版印刷株式会社 パターン形成方法、インプリントモールド、フォトマスク
US7906274B2 (en) * 2007-11-21 2011-03-15 Molecular Imprints, Inc. Method of creating a template employing a lift-off process
US8114331B2 (en) 2008-01-02 2012-02-14 International Business Machines Corporation Amorphous oxide release layers for imprint lithography, and method of use
US8029716B2 (en) * 2008-02-01 2011-10-04 International Business Machines Corporation Amorphous nitride release layers for imprint lithography, and method of use
US20090212012A1 (en) * 2008-02-27 2009-08-27 Molecular Imprints, Inc. Critical dimension control during template formation
JP5453616B2 (ja) 2010-04-16 2014-03-26 Ｈｏｙａ株式会社 インプリント用モールドの製造方法
US9586811B2 (en) * 2011-06-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with moving members and methods for making the same
JP5619939B2 (ja) * 2013-03-01 2014-11-05 株式会社日立ハイテクノロジーズ パターン転写方法
JP5626613B2 (ja) * 2013-12-12 2014-11-19 Hoya株式会社 インプリントモールド用マスクブランク
US10145739B2 (en) 2014-04-03 2018-12-04 Oto Photonics Inc. Waveguide sheet, fabrication method thereof and spectrometer using the same
WO2016172116A1 (en) * 2015-04-20 2016-10-27 Board Of Regents, The University Of Texas System Fabricating large area multi-tier nanostructures
JP6638493B2 (ja) * 2016-03-17 2020-01-29 大日本印刷株式会社 多段構造体を有するテンプレートの製造方法
US11340526B2 (en) * 2016-05-25 2022-05-24 Dai Nippon Printing Co., Ltd. Production method of template, template blank, and template substrate for imprinting, production method of template for imprinting, and template
JP6802969B2 (ja) * 2016-09-21 2020-12-23 大日本印刷株式会社 テンプレートの製造方法、及び、テンプレート
US10606170B2 (en) 2017-09-14 2020-03-31 Canon Kabushiki Kaisha Template for imprint lithography and methods of making and using the same
WO2019083247A1 (ko) * 2017-10-24 2019-05-02 주식회사 엘지화학 회절 도광판 및 회절 도광판의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124473A (en) 1977-06-17 1978-11-07 Rca Corporation Fabrication of multi-level relief patterns in a substrate
JPS57130430A (en) 1981-02-06 1982-08-12 Nippon Telegr & Teleph Corp <Ntt> Pattern formation
US4591547A (en) 1982-10-20 1986-05-27 General Instrument Corporation Dual layer positive photoresist process and devices
US5126006A (en) 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
US5667940A (en) 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
DE4432725C1 (de) 1994-09-14 1996-01-11 Fraunhofer Ges Forschung Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe
JPH09236932A (ja) 1997-03-10 1997-09-09 Agency Of Ind Science & Technol 微細パターン形成方法
US6013417A (en) 1998-04-02 2000-01-11 International Business Machines Corporation Process for fabricating circuitry on substrates having plated through-holes
US6387787B1 (en) * 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6653030B2 (en) * 2002-01-23 2003-11-25 Hewlett-Packard Development Company, L.P. Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features
US6737202B2 (en) * 2002-02-22 2004-05-18 Motorola, Inc. Method of fabricating a tiered structure using a multi-layered resist stack and use
US7063919B2 (en) * 2002-07-31 2006-06-20 Mancini David P Lithographic template having a repaired gap defect method of repair and use
US7083880B2 (en) * 2002-08-15 2006-08-01 Freescale Semiconductor, Inc. Lithographic template and method of formation and use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885284A (zh) * 2012-12-20 2014-06-25 台湾积体电路制造股份有限公司 堆叠掩模

Also Published As

Publication number Publication date
JP2005530338A (ja) 2005-10-06
WO2003107094A1 (en) 2003-12-24
KR20050021980A (ko) 2005-03-07
CN1662852B (zh) 2010-10-27
AU2003243384A1 (en) 2003-12-31
US20030232252A1 (en) 2003-12-18
JP4575154B2 (ja) 2010-11-04
KR101018519B1 (ko) 2011-03-03
US6852454B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
JP4575154B2 (ja) 多段リソグラフィックテンプレート、その製造方法、及び当該テンプレートを用いるデバイス作成方法
US6387787B1 (en) Lithographic template and method of formation and use
US6890688B2 (en) Lithographic template and method of formation and use
US8657597B2 (en) Templates for use in imprint lithography and related intermediate template structures
US7063919B2 (en) Lithographic template having a repaired gap defect method of repair and use
US7432024B2 (en) Lithographic template and method of formation and use
CN1258120C (zh) 光刻模板
US20060110914A1 (en) Direct imprinting of etch barriers using step and flash imprint lithography
CN1299166C (zh) 使用双波长形成自动对准图案的方法
EP1795958A1 (en) Method of fabricating nanoimprint mold
US7425392B2 (en) Lithographic template and method of formation and use
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
CN101505974A (zh) 用来制作双波纹结构的光掩模及其形成方法
Aassime et al. Conventional and un-conventional lithography for fabricating thin film functional devices
Willson et al. Lithographic template and method of formation and use
KR19990042757A (ko) 반도체 소자의 미세 패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20160603