CN1659658A - 单端电流检测放大器 - Google Patents

Abstract

一种单端检测放大器(图1)具有用于保持比特线(19)上的稳定电压的预充电电路(20)，耦合到比特线(19)用于检测流入比特线(19)的电流量的检测电路(30)，电耦合到检测电路(30)用于放大比特线(19)上被检测的电流的直流放大电路(40)，用于将被检测的电流转换成电压的电流电压变换电路(50)，以及用于将检测放大器输出(80)处的电压放大的电压放大电路(60)。该检测放大器可以采用标准CMOS元件(图2)实现并提供低电源电压时改善了的存取时间，对处理变化的高强度，以及检测非常低的电流的能力。

Description

单端电流检测放大器

技术领域

本发明涉及用于存储器集成电路的检测放大器电路。

背景技术

在存储器集成电路中，检测放大器用来检测和确定所选存储器单元的数据内容。在EEPROM(电子可擦除只读存储器)和闪存中，检测放大器有两项功能。首先，检测放大器将比特线预先充电到箝位值(clamped value)，其次，它检测流入比特线的电流，它取决于存储器单元状态。关于持久性和保持性的可靠性和性能两者极大地取决于检测放大器的设计。

多数集成检测放大器结构基于用于比较从所选的存储器单元的电流和参考单元的电流的差分放大器。参考单元可以以不同的方式实现，并可以是不同的类型。参考单元仅在存储器测试期间被编程一次，因此增加了测试时间。为了确保检测放大器的良好功能，比率Icell/Iref必须保持足够高以便考虑处理存储器和参考单元上的波动，以及存储器单元上存储周期的影响。此外，已示出，对于低于2V的电源电压值，标准差分放大器检测放大器的速度性能和可靠性大大降低。

其它类型的检测放大器结构是非差分类型的，它们具有将单个放大器输入节点上通过被访问的存储器单元产生的信号检测和放大的非对称电路。这种类型的检测放大器常称作“单端”。在现有技术的单端检测放大器中，具有Galbraith等人的美国专利号4918341，它揭示了一种包括将单端输入电流转换成单端输出电压的补偿电流镜像电路的单端检测放大器。该｀341号专利还揭示了一种用于过滤高频噪声尖峰的电路。Hirose的美国专利号5013943揭示了一种单端检测放大器，它具有预充电电路以便减少比特线容量和通过单元传导的电流中的可变性。Yu等人的美国专利号5666310中揭示了一种检测放大器电路，它通过存储器阵列提取电流并在达到特定电流时改变输出状态。

近些年的趋势是设计消耗更少功率的存储器电路。这样的一种方法是减少向存储器供电的电源的电压。随着用于检测放大器的电源电压减小，检测放大器能检测很低的电流电平就变得更加重要。

本发明的目的在于提供一种单端检测放大器，它具有直流放大率以便检测很低的电流。

本发明的另一个目的在于提供一种单端检测放大器，它能采用标准低电压CMOS器件进行设计。

发明内容

通过一种单端电流检测放大器实现以上目的，它具有预充电电路以保持比特线上的稳定电压，耦合到比特线并用于检测流入比特线的电流量的检测电路，耦合到检测电路用于放大比特线上被检测的电流的直流放大电路，用于将被检测的电流转换成电压的电流电压变换电路，以及用于将检测放大器输出处的电压放大的电压放大电路。检测放大器还包括过冲滤波电路，以便滤去比特线上的正假信号。

该单端结构提供消除对具有参考单元和比较器电路的需要，这是差分检测放大结构中一般使用的。这节省了测试时间和检测放大器电路使用的管芯面积的量。此外，单端结构提供优于标准差分结构的其它优点，诸如提供对失配和过程变化的较低灵敏度并提供较低电源电压时的改善了的存取时间。

通过在电流检测后提供直流放大器，与现有技术的其它单端检测放大器相比，本发明的检测放大器更快并可以检测非常低的电流。

附图概述

图1是本发明的检测放大器电路的结构的框图。

图2是图1检测放大器电路的电气示意图。

具体实施方式

参考图1，本发明的检测放大器包括预充电电路20，它用来预充电和保持比特线19上的稳定电压。预充电电路20在输入端处接收电源电压Vdd18并在另一个输入端处接收检测开/关信号16以激活检测放大器电路。检测电路30耦合到比特线19并用来检测流入比特线的电流。过冲滤波电流70耦合到检测电流30以滤去比特线上的正假信号。检测电路30的输出行进到直流放大电路40，它放大由检测电路检测出的电流。通过电流电压变换电流50将被放大的电流转换成电压，随后通过输出放大级60放大所生成的电压并将其提供给检测放大器输出80。

参考图2，预充电电路由晶体管101、102、103、202、203和电阻300构成。晶体管101、102、103是PMOS型晶体管而晶体管202、203是NMOS型晶体管。晶体管101具有连接到检测放大器开/关信号输入端子16的栅极输入、耦合到电源电压Vdd18的源极端子以及连接到PMOS晶体管102的源极端子的漏极端子。晶体管102具有耦合到电阻器300的第一端的漏极端子以及耦合到晶体管202的栅极的栅极端子。晶体管202的漏极端子连接到电阻器300的第二端且其源极端子连接到接地电位99。晶体管103的栅极端子连接到晶体管202的栅极端子，其源极端子连接到晶体管101的漏极端子，且其漏极端子连接到晶体管203的漏极。晶体管203的源极端子连接到晶体管202的栅极且其栅极端子连接于晶体管202的漏极端子和电阻器300的第二端之间。预充电电路用来预充电和维持比特线19上的稳定电压。比特线19连接到晶体管203的源极端子，如图2所示。由晶体管101、103和203构成的支路必须驱动足够的电流以便在有限时间内将比特线19设定到其箝位电压。通过调节晶体管102和202的大小以及调节电阻器300的大小确定箝位预充电电压。当比特线达到102、202和电阻器300级的断路点时，偏置低线25变低、关闭晶体管203，从而关闭预充电支路。

检测电路由NMOS晶体管210和PMOS晶体管105与106构成。晶体管210具有连接到晶体管201的漏极端子的栅极端子，连接到晶体管105的漏极端子和栅极端子并连接到晶体管106的栅极端子的漏极端子，以及连接到比特线的源极端子。晶体管105和106具有连接到105的漏极端子的栅极端子，以及连接到电源电压Vdd的源极端子。晶体管106的漏极端子连接到NMOS晶体管206的漏极端子。晶体管206具有连接到检测模式启用信号的栅极端子28，以及连接到接地电位的源极端子。晶体管210用来使比特线电压和晶体管105的栅极电平隔离，它允许比特线上的电位由预充电电路利用。晶体管106反射被乘以系数N的单元电流。因此，单元电流被直接放大并被提供给低驱动206晶体管的漏极，导致电流到电压的转换以及节点58处的第一电压V1。晶体管206具有较低的W/L值且可以通过改变倍增系数N和调节晶体管206的大小来调整检测放大器的电流断路点。

被转换的电压V1通过电压放大电流放大，该电压放大电流包括PMOS晶体管107和108以及晶体管207、208和209。晶体管107具有连接到电源电压Vdd18的源极端子以及连接到晶体管207的漏极端子的漏极端子。晶体管207具有连接到节点58以接收电压V1的栅极端子以及连接到接地电位的源极端子。晶体管107和207放大电压V1以便在节点68处生成被放大的电压V2。晶体管108、208和209用作偏置电流发生器。晶体管208具有连接到电源电压Vdd18的源极端子，以及连接到其漏极端子并还连接到晶体管107的栅极端子的栅极端子。晶体管208具有连接到晶体管108的漏极端子的漏极端子，以及连接到检测模式启用信号的栅极端子67。晶体管209具有连接到晶体管208的源极的漏极端子，连接到电源电压Vdd的栅极端子，以及连接到接地电位的源极端子。偏置电流发生器产生偏置电流，它经由晶体管207被提供给节点68。电压V2通过一对倒相器82、83，用作输出缓冲器，并在端子80处产生检测放大器的输出。

NMOS晶体管201和211用于在待机模式中或在没有DC电流的模式中关闭检测放大器。晶体管201具有连接到晶体管210的栅极端子并连接到晶体管102的源极端子以及电阻器300的第一端的漏极端子。晶体管201还具有连接到接地电位的源极端子，以及连接到检测开/关信号输入端子的栅极端子88。晶体管211具有连接到节点68的漏极端子，连接到接地电位的源极端子以及连接到检测开/关信号的栅极端子88。

此外，检测放大器还包括过冲滤波电路，它由PMOS晶体管104和NMOS晶体管204与205构成。晶体管104和204作为倒相器连接，其中晶体管104的源极连接到电压Vdd，204的漏极连接到晶体管204的漏极，晶体管204的源极连接到接地电位，且晶体管104和204的栅极连接在一起并接收栅极端子75处的偏置高信号。104、204倒相器的输出连接到晶体管205的栅极。晶体管205具有连接到比特线19的漏极端子和连接到接地电位的源极端子。由于检测环境，可能在比特线上出现过冲，这会影响正常的检测操作。过冲滤波电路用来过滤比特线上的正假信号，偏置高信号变低，这在倒相器104、204的输出处生成高信号。该高信号接通使假信号放电的晶体管205。与使用二极管中的晶体管的常规现有技术结构相比，该解决方案具有只有在比特线19上存在过冲时才驱动晶体管205中的电流的优点。

以下是根据输入的电路的描述。当检测开/关信号16是关时，检测开/关信号被设定为高同时检测模式启用信号28被设定为低。高检测模式启用信号接通晶体管211，在节点68上形成低电位，并将检测放大器的输出80设定为低状态。在这种情况中，在结构中没有DC电流。当检测开/关信号是开时，意味着DC电流流动，检测开/关信号变低且检测模式启用信号变高。低信号接通晶体管101并关闭晶体管201。这允许电流流经晶体管103、203和210并因此开启预充电电路。如上所述，预充电电路将设定比特线19。

为了读取ON单元或“0”，晶体管206必须驱动较大的电流等于从晶体管106的漏极生成的电流，以便其漏极处的电压V1上升。随后，电压V1的变化由电压放大电路(晶体管107和207)放大且节点68处的输出电压V2快速变低，在检测放大器输出80上提供低信号或“0”。

为了读取OFF单元或“1”，晶体管206没有要驱动的电流，从而节点58处的电压V1变低。这关闭了晶体管207且节点68处的电压V2强烈增加，在检测放大器输出80处产生高输出。

检测放大器的尺寸将由两个目的驱动，第一个目的是满足目标电流断路点限制。这是通过DC分析获得的。第二个目的是实现关于存取时间和功率的性能目标。为了确定这些目的，需要结构的一阶建模建模。如下描述该一阶建模。

该过程中的第一个步骤是使用DC建模来计算电流断路点。当节点58达到输出级断路点时，检测放大器从1切换到0。为了简便，假定输出级断路点等于晶体管207的阈值电压(V_TN)。当V1从0变成V_TN时，晶体管206处于线性模式，用作电阻。确定电流断路点限制(Ilim)的条件如下：

R₂₀₆nI_lim＝V_TN其中 $R_{206}=\frac{1}{\mathrm{\μCox}{\left(\frac{W}{L}\right)}_{206}(V_{\mathrm{DD}}-V_{\mathrm{TN}})}$

给出Ilim的如下表达式：

$I_{\lim }=\frac{1}{n}\mathrm{\μCox}{\left(\frac{W}{L}\right)}_{206}(V_{\mathrm{DD}}-V_{\mathrm{TN}})V_{\mathrm{TN}}$

该表达式呈现相对于VDD的线性变化。当迁移率μ和阈值电压V_TN随温度降低时，预计Ilim随温度降低。最终，可以清晰地表现出，可以通过调节电流反射器的倍增系数n和晶体管206的尺寸固定电流断路点。

接着，使用动态分析来计算切换时间。对于动态分析，必须考虑下降延迟(读取驱动I_ON＞I_lim的ON存储器)以及上升延迟(读取I_OFF＜I_lim的OFF单元)两者。总的切换延迟可以被分成4个部分：预充电延迟，开启电流反射器必需的时间，充/放电节点58(V1)所必需的时间，以及充/放电节点68(V2)所需的时间。对于合理的倍增系数值(n＜3)，电流反射器开启时间是可以忽略的。假定节点68处的电压V2是检测的输出，则输出缓冲82、83中的延迟是可以忽略的。

在读取ON存储器单元时，节点58处的电压V1通过非平衡的电流nIon-I206充电，而节点68处的电压V2通过非平衡的电流I207-Ibias放电。从而读取ON单元延迟可以被读作：

$T_{\mathrm{rdON}}=t_{\mathrm{prech}\arg e}+(C_{G207}+C_{\mathrm{par}1})\frac{V_{\mathrm{TN}}}{{\mathrm{nI}}_{\mathrm{ON}}-I_{206}}+(C_{\mathrm{INV}1}+C_{\mathrm{par}2})\frac{V_{\mathrm{DD}}/2}{I_{207}-I_{\mathrm{bias}}}$

其中t_precharge是可以通过调整晶体管103和203大小进行调整的预充电延迟，C_G207是晶体管207的栅极电容，C_INV1是倒相器82的输入电容，Cpar1是节点58上的总寄生电容，包括晶体管206和106的漏极电容以及路由，且Cpar2是节点68上的总寄生电容，包括晶体管207和107的漏极电容，以及路由。I206和I207分别是流经晶体管206和207的电流。

在读取OFF存储器时，V1节点58通过电流I206放电，而V2节点68通过电流Ibias充电。更精确地，当V1从V_DD切换到V_TN时，由于非平衡电流I_bias-I_N7，输出电压V2开始上升。对于一阶建模，这是被忽略的。该读取OFF单元延迟可以被读作：

$T_{\mathrm{rdOFF}}=t_{\mathrm{prech}\arg e}+(C_{G207}+C_{\mathrm{par}1})\frac{V_{\mathrm{DD}}-V_{\mathrm{TN}}}{I_{206}}+(C_{\mathrm{INV}1}+C_{\mathrm{par}2})\frac{V_{\mathrm{DD}}/2}{I_{\mathrm{bias}}}$

这些等式给出了关于如何必须使检测调整大小的指示：首先，调整系数n以及最小宽度晶体管206的长度以满足断路点目标。随后，降低INV1 82的尺寸以最小化V2节点68上的电容(C_INV1)。随后，调整晶体管207和Ibias的大小以最小化和平衡读取ON和读取OFF单元延迟。为了限制V1节点58上的电容，必须将晶体管207的尺寸调整得尽可能小。

上述检测放大器提供了许多优点，包括高强度、在低电源电压时的改善的存取时间以及使用低电压CMOS器件的完整和方便的实现。

Claims (12)

1.一种电流检测放大器，其特征在于，包括：

预充电电路，它接收激活信号和第一电源电压并在比特线上生成预充电电压；

检测电路，它耦合到比特线并具有用于检测流入比特线的电流量的装置；

电流放大电路，它电耦合到所述检测电路并具有用于放大比特线上被检测的电流的装置；

电流电压变换电路，它电耦合到电流放大电路并具有将被检测的电流转换成第一电压的装置；以及

电压放大电路，它电耦合到电流电压变换电路并具有用于放大第一电压以便在检测放大器输出处生成第二电压的装置。

2.如权利要求1所述的检测放大器，其特征在于，进一步包括用于使比特线上的预充电电压和检测电路隔离的装置。

3.如权利要求1所述的检测放大器，其特征在于，进一步包括耦合到比特线的过冲滤波器电路，所述过冲滤波器具有用于过滤比特线上的假信号的装置。

4.如权利要求3所述的检测放大器，其特征在于，所述过冲滤波器包括第一倒相器和放电晶体管，所述第一倒相器在输入处接收表示假信号的偏置信号并在输出处产生被倒相的偏置信号，所述放电晶体管具有电耦合到第一倒相器的输出的栅极端子、电耦合到比特线的漏极端子以及电耦合到接地电位的源极端子。

5.如权利要求1所述的检测放大器，其特征在于，所述预充电电路将比特线上的预充电电压箝位于比第一电源的值更低的值。

6.如权利要求1所述的检测放大器，其特征在于，进一步包括用于接收激活信号的第一输入端子和用于接收第一电源电压的第二输入端子。

7.如权利要求6所述的检测放大器，其特征在于，所述预充电电路包括：

第一电阻器；

第一PMOS晶体管(101)，它具有电耦合到第一输入端子的栅极和电耦合到第二输入端子的源极端子；

第二PMOS晶体管(102)，它具有电耦合到第一PMOS晶体管的漏极端子的源极端子和电耦合到第一电阻器的第一端的漏极端子；

第一NMOS晶体管(202)，它具有电耦合到比特线的栅极端子，电耦合到第一电阻器的第二端的漏极端子，以及电耦合到接地电位的源极端子；

第三PMOS晶体管(103)，它具有电耦合到比特线的栅极端子和电耦合到第一PMOS晶体管的漏极端子的源极端子；以及

第二NMOS晶体管(203)，它具有电耦合到比特线的源极端子，电耦合到第一电阻器的第二端的栅极端子，以及电耦合到第三PMOS晶体管的漏极端子的漏极端子。

8.如权利要求6所述的检测放大器，其特征在于，检测和电流放大电路包括：

第三输入端子，它用于接收检测模式启用信号；

第四PMOS晶体管(105)，它具有电耦合到第二输入端子的源极端子；

第五PMOS晶体管(106)，它具有电耦合到第二输入端子的源极端子，电耦合到第四PMOS晶体管的栅极端子的栅极端子，以及电耦合到第一电压节点(58；V1)的漏极端子；

第三NMOS晶体管(206)，它具有电耦合到第三输入端子的栅极端子，电耦合到接地电位的源极端子，以及电耦合到第一电压节点的漏极端子；

第四NMOS晶体管(210)，它具有电耦合到第四PMOS晶体管的漏极端子的漏极端子，电耦合到比特线的源极端子；以及

第五NMOS晶体管(201)，它具有电耦合到第四NMOS晶体管的栅极的漏极端子，电耦合到接地电位的源极端子，以及电耦合到第一输入端子以便接收激活信号的栅极端子。

9.如权利要求6所述的检测放大器，其特征在于，电压放大电路包括：

偏置电流发生器电路；

第六NMOS晶体管(207)，它具有电耦合到第一电压节点(58；V1)的栅极端子，电耦合到接地电位的源极端子，以及电耦合到第二电压节点(68)的漏极端子；

第六PMOS晶体管(107)，它具有电耦合到第二输入端子的源极端子，电耦合到偏置电流发生器电路的栅极端子，以及电耦合到第二电压节点的漏极端子。

10.如权利要求9所述的检测放大器，其特征在于，所述偏置电流发生器电路包括：

第四输入端子，它用于接收检测模式启用信号；

第七PMOS晶体管(108)，它具有漏极端子，电耦合到第二输入端子的源极端子，以及电耦合漏极端子的栅极端子；

第七NMOS晶体管(208)，它具有源极端子，电耦合到第七PMOS晶体管的漏极端子的漏极端子，以及电耦合到第四输入端子的栅极端子；以及

第八NMOS晶体管(209)，它具有电耦合到第七NMOS晶体管的源极端子的漏极端子，电耦合到第二输入端子的栅极端子，以及电耦合到接地电位的源极端子。

11.如权利要求9所述的检测放大器，其特征在于，所述电压放大电路进一步包括多个倒相器，它们电耦合于第二电压节点和检测放大器输出之间。

12.如权利要求9所述的检测放大器，其特征在于，进一步包括第九NMOS晶体管(211)，它具有电耦合到第一输入端子的栅极端子，电耦合到第二电压节点的漏极端子，以及电耦合到接地电位的源极端子。