CN1539093A - 用于像素化电子器件的静电放电保护 - Google Patents

Abstract

一种电子器件(10)包括以行和列(14，16)布置的像素(12)的阵列，具有用于寻址每个像素(12)的行和列地址线(18，20)。每一行和列地址线经过放电电路(38)连接至两个放电线(30，32)。电路在地址线的电势低于第一放电线的电势时允许在地址线和第一放电线(30)之间电荷通过，并在地址线的电势高于第二放电线的电势时允许在地址线和第二放电线(32)之间电荷通过。这在器件制造期间提供了防止在行或列地址线上的电压升高或降低的静电放电保护。通过在制造的器件的工作期间在两个放电线上提供合适电压，可以阻止放电电路工作，由此节省功率。

Description

用于像素化电子器件的静电放电保护

本发明涉及用于包括像素阵列的电子器件的静电放电保护。

静电放电(ESD)损伤是在半导体器件例如金属氧化物半导体(MOS)结构的制造中出现的众所周知的现象。特别是，ESD损伤能够引起栅绝缘层击穿、阈值电压的较大漂移和在晶体管电极之间的较大漏电流。

已经发现在制造使用薄膜晶体管(TFT)阵列的器件过程中ESD损伤是一个特殊问题，而这些薄膜晶体管例如用作像素化器件中的像素开关元件。这些晶体管的阵列用在例如有源矩阵液晶显示器和其它有源矩阵显示器件，以及用在例如辐射成像检测器的感测阵列器件中。在制造过程中，可以在TFT的源电极和漏电极上形成大量的电荷。特别是，用于在阵列中寻址各个像素的行和列导体提供长导体，静电电荷在该长导体上被采集，然后迁移到TFT电极。

静电荷可以导致栅绝缘层击穿，并可以导致在栅和源电极或者栅和漏电极之间的电压差，这又引起TFT的阈值电压漂移。

ESD损伤的问题不限制于TFT阵列器件，在使用可替换类型的开关元件的阵列器件中也可以发现，例如，诸如薄膜二极管的两终端器件或其它非线性器件。

广泛认识到需要防止ESD损伤，并且已经研发了多种不同的方法。一个例子是使用围绕TFT阵列的短路棒，它把各个TFT的所有源线和栅线连接在一起。在制备栅和源线的同时也制备短路线，使得栅和源电极在整个制造过程中保持相同的电势。这防止了晶体管的电极之间出现任何电压差，从而防止了TFT器件内的ESD损伤。

然而，在可以使用开关阵列之前必须从器件中去掉短路线。这要求切割工艺，这通常在测试TFT开关之后但在TFT阵列连接外围电路之前执行。这引起额外的处理步骤，同时也意味着在将外围电路连接TFT阵列的操作过程中不能得到ESD保护。

提供ESD损伤保护电路也是已知的，该电路甚至在器件工作期间保持原位。这些电路通常在电压差过大时允许电荷在公共电极和行或列线之间流过。这些电路的问题在于它们可以消耗器件的总功率预算的相当大的比例。例如，在低功率的有源矩阵LCD应用中，保护电路的消耗可以多于总显示功率预算的50％。因此，虽然这些电路在TFT阵列的制造期间以及外围电路的连接期间可以提供保护，但同时在制造的器件的工作期间会引起不可接受的高水平功率损耗。

根据本发明，可以提供一种电子器件，包括：

在衬底上提供的并且以行和列布置的像素阵列，每一像素包括一开关元件；

用于寻址每个像素的多个行和列地址线；

其中每一行和列地址线经过第一放电器件连接至第一放电元件并且经过第二放电器件连接至第二放电元件，

其中第一放电器件在地址线的电势低于第一放电元件的电势时，允许在地址线和第一放电元件之间电荷通过，并且

第二放电器件在地址线的电势高于第二放电元件的电势时，允许在地址线和第二放电元件之间电荷通过。

每一行和列与两个放电元件有关联，其中一个元件用于使引起在行或列地址线上的电压提高的静电电荷放电，另一个元件用于使引起在行或列地址线上的电压下降的静电电荷放电。通过在制造的器件工作期间在两个放电元件上提供合适的电压，可以防止放电器件工作。特别是，在该器件工作期间，对于施加到行和列地址线的所有正常工作电压，可以在放电元件上提供引起所有放电器件反偏的电压。

第一和第二放电元件的每一个都可以包括所有行和列经过相应的放电器件所连接的导电轨迹。这两个轨迹可以围绕像素阵列的外围布置。

每一个放电元件可以包括至少一个连接成二极管的晶体管。在该器件的制造期间，不对放电元件施加外部电压，任何引起足以超过有效二极管的导通电压的电压变化的静电电荷将引起连接成二极管的晶体管的正向偏置，使得电荷能够被耗散给一个或其它放电元件。然而，在器件工作期间，给放电元件施加电压，使得连接成二极管的晶体管总是反向偏置。

因此，优选的，第一放电元件被连接到电源电压线用于提供第一最低电压给像素，第二放电元件被连接到电源电压线用于提供第二最高电压给像素。

在器件的制造期间，优选将两个放电元件耦接在一起。这可以通过在第一和第二放电元件之间的临时短路电路来提供，该短路电路可以在制造的器件工作前被断开。或者，可以在第一和第二放电元件之间提供二极管梯。该二极管梯将具有足够大的电阻，使得当向放电元件施加电源电压时，即便在器件工作期间原位保留该二极管梯，也得到低功耗。

作为另一个选择，可以在第一和第二放电元件之间提供保护电路，保护电路在第一和第二放电元件之间提供第一和第二路径，每一路径具有晶体管，

其中，在没有外部电压施加给第一和第二放电元件的情况下，第一路径提供静电保护，并且在第二路径中的晶体管关断，在有外部电压施加给第一和第二放电元件的情况下，第一路径中的晶体管关断，第二路径中的晶体管导通并且在第一和第二放电元件之间提供高阻抗。

该保护电路在没有施加外部电压的情况下允许电荷在两个放电元件之间流动，但是在施加外部电压的情况下在两个放电元件之间提供更大的阻抗，关断第一路径中的晶体管。而外部电压可以包括由器件(其连接至第一放电元件)所要求的最低驱动电压，和由器件(其连接至第二放电元件)所要求的最高电压。

特别是，保护电路可以包括在第一和第二放电元件之间的第一路径，包括第一晶体管，

在第一和第二放电元件之间的第二路径，包括串联的第二晶体管和电阻器，

其中，第一晶体管的栅极连接至该电阻器和第二晶体管之间的结，并且其中第二晶体管具有使其导通或关断的栅控制线。

该电路被布置成，在没有信号施加给栅控制线的情况下，关断第二晶体管，和当第二晶体管导通时，在结处的电压关断第一晶体管。

本发明的器件通常可以包括液晶显示器。

尽管本发明特别有用于其像素包括TFT的像素化器件，但本发明也可以应用到使用可替换类型的开关元件，诸如例如薄膜二极管元件的两终端非线性器件，的阵列器件。

本发明的例子将通过参考附图来详细说明，其中：

图1示出了根据本发明的电子器件；

图2示出了和图1的器件中的每一个行和列导体相关的第一和第二放电器件的一个例子；

图3示出了当放电元件连接在一起时的图2的等效电路；

图4示出了怎样为放电元件推导出电压；

图5示出了用于耦接第一和第二放电元件的第一布置；

图6示出了用于耦接放电元件的第二布置；

图7示出了耦接放电元件的第三可能布置；

图8示出了根据本发明的电子器件的第二例子。

这些图仅仅是示意性的，没有按比例画出。全篇附图中的相同标号用于表示相同或相似部分。

图1示出了电子器件10，其包括以行14和列16布置的像素12的阵列。每一行14的像素共享公共行导体18，每一列像素共享公共列导体20。因此，每一像素12与行和列导体的唯一组合相关，使得各个像素可被寻址。

如图1示意性所示，每一像素包括驱动晶体管22和像素电极24。每一像素的驱动晶体管22的栅极连接相关的行导体18。这样，提供给行导体18的信号使得像素晶体管导通或关断。当像素晶体管22导通时，它允许电流在列导体20和像素电极24之间通过。

上面描述的结构是常规的，各种类型的电子器件都可以包括这种结构。例如，器件可以包括有源矩阵液晶显示器件，在此情况下，像素电极24用于调制液晶材料层的一部分，或者可以包括其它有源矩阵显示器件，例如电泳显示器件和有源矩阵LED显示器件，其中晶体管用于控制通过LED显示元件的电流。或者，器件可以包括例如辐射成像器件的感测阵列器件，在这种情况下，像素电极24可以包括光电二极管的光接收电极，或者其它光敏元件。在每一种情况中，每一像素可以包括附加元件，例如电容器，图1中的表示纯粹是示意性的。

本发明是与所有类型的器件有关，其中在公共衬底上制造有源开关元件，例如晶体管，特别是薄膜晶体管的阵列。基于该原因，每一像素12仅简单地表示为晶体管22和电极24，尽管应该理解，其它类型的开关元件也可以使用。

如上面所述，当允许在行和列导体18，20上积累静电电荷时，在制造这种类型的阵列器件中会出现问题，因为这些电荷能够引起对形成晶体管22的层的损伤。

根据本发明，每一行和列导体18，20耦接至作为在像素阵列的外围周围延伸的导电线方式的两个放电元件30，32。每一行和列导体通过第一放电器件34耦接至第一放电线30并且通过第二放电器件36耦接至第二放电线32。

每一放电器件34，36提供了类似二极管的特征，即当行或列导体18，20与相关放电线30，32之间的电压超过导通阈值时允许电荷通过。

图2更详细地示出了图1中的圈出的区域38。相同的电路和每一行和列导体相关。

如图所示，第一放电器件34包括薄膜晶体管40，其是使用与像素晶体管22所要求的相同处理步骤形成的。晶体管40的漏极连接第一放电线30，其源极连接行导体18。漏极耦接栅极以便提供类似二极管的工作特征。换句话说，如果漏极上的电压是充分大于源极上的电压的电平，晶体管40就导通。这样，当行导体18的电势充分低于第一放电线30的电势时，即至少低连接成二极管的晶体管的导通电压，第一放电器件34导通。第二放电器件36还包括晶体管42，其栅极和漏极耦接在一起。当行导体18的电势充分高于第二放电线32的电势时，第二晶体管导通。图2还示出了等效电路，将连接成二极管的晶体管表示为二极管44。

如果在任何单行或列导体18，20上积累静电电荷，这将引起导体上的电势变化(相对于其它行和列导体的电势)，使得其中一个放电器件导通以便将过量电荷耗散到线30，32的其中之一上。在线30，32之间需要一些耦接形式以防止这两条线30，32上的电压随行和列导体18，20上的电压的变化而浮动。

一种可能性是电连接这两个放电线30，32。这提供了图3所示的等效电路。在这种情况下，行导体18上的电压变化不能仅再加上共享的放电线45，因为与其它行和列相关的放电器件34，36将导通，使得共享的放电线45将总是保持电压在所有行和列导体18，20上的平均电压附近。然而，当使用该器件时，使用如图3所示的单一放电线45导致很大的功耗。特别是，行和列导体18，20上的电压将在像素晶体管22的栅和源电压的最大值和最小值之间变化。结果，该像素的正常工作将在放电器件中引起部分电流，产生无用的功耗。

本发明不但能在阵列制造过程中提供ESD损伤保护，而且同样在器件使用期间能使保护电路的功耗显著减少。为实现这一点，在器件工作期间，放电线30被驱动到等于或低于在行和列导体18，20上所预期的最小像素晶体管栅(行)或漏(列)电压的电压。第二放电线32被驱动到电压等于或大于最大栅或源电压的电压。结果，在器件工作期间，在行和列导体上的电压中的任何正常波动将不足以导通放电器件34，36之一，由此消除了功率损耗(除了漏电流引起的之外)。

一种可能性是仅仅将驱动外围IC(行和列地址电路)的最大和最小功率轨信号(power rail signal)施加给这两个放电线。如图4所示，由高功率轨52和低功率轨54驱动外围IC50，由电路50提供的这些电压作为连接放电线30，32的输出56，58。或者，外围IC50可以自己产生电压输出56，58。

如上所述，期望放电线30，32连接在一起以便在制造阵列期间改善ESD保护，但是这种连接在器件使用时应不被维持。

如图5所示，可以在放电线30，32之间提供临时短路电路60，布置成将两个放电线耦接在一起的轨迹。该轨迹可以沿图5所示的虚线64延伸至衬底的区域62，该区域62在制造之后被去掉。这样，在制造晶体管阵列期间提供短路电路，但是该短路电路在器件将要工作之前被断开。

为避免需要物理去掉部分衬底，两个放电线30，32可以用连接成二极管的TFT梯来连接在一起，如图6所示。这被布置成在工作期间提供最小电流通过它，这样就不需要去掉它。为使通过梯的电流最小，为特定一组放电线选择每一晶体管的宽长比和串联器件数量。

使用临时短路电路的一个问题是一旦去掉短路电路，ESD保护就不再有效。通常，在制作过程之后但是在将外围电路连接至阵列之前去掉该短路电路。因此，虽然在制作过程期间提供了ESD保护，但是在IC安装期间仍然可产生损伤。

图7示出了在放电线30，32之间提供的附加保护电路70，其可以和像素阵列一起集成制作。或者，在IC安装之前可以单独制作附加保护电路70并将其连接到像素阵列上。该保护电路可以用来补充临时短路电路60以便在去掉短路电路之后的IC安装期间提供保护。或者，保护电路可以用来在制作期间以及IC安装期间提供ESD损伤保护。在这种情况下，不需要去掉电路部分。

保护电路70提供在第一和第二放电线30，32之间的第一放电路径72和第二放电路径74。第一放电路径72具有低阻抗，在IC安装期间提供两个放电线30，32的耦接。第二放电路径74具有高阻抗，并且在器件工作期间使用。这产生低功耗。

块76表示用于外围电路的电源。该电源提供高电压轨线78，低电压轨线80和中等电压轨线82。

第一放电路径包括第一晶体管83，第二放电路径74包括串联的第二晶体管84和电阻元件86。通过施加给栅极的中等功率电平82来导通或关断第二晶体管84。

在IC安装期间，电源关闭，使得在轨线78，80，82上不提供电压。结果，第二晶体管84关断，由此断开放电路径74。电阻元件86和晶体管83作为连接成二极管的晶体管有效工作，并且提供放电线30，32之间的耦接。特别是，如果在第二放电线32上的电压提高或者如果在第一放电线30上的电压降低，晶体管83提供在放电线之间的连接。这样，在外围电路安装期间提供ESD保护。

在器件工作期间，电源76接通。这具有导通第二晶体管84的作用。这将充分牵引第一晶体管83上的栅极电压以便关断第一晶体管83，并且由此断开放电路径72。为实现这一点，晶体管84的通导电阻远远低于元件86的电阻。因此，放电线30，32之间的连接经过高电阻放电路径74，使得大幅度减少保护电路70的功耗。

图7示出了另一个电阻元件88，它是可选的，但是它确保在电源76关断时晶体管84关断。

保护电路70的所有元件可以使用薄膜晶体管来实施。特别是，电阻元件86，88可以形成为单一或多个连接成二极管的晶体管，它在反偏方向上提供了确定电阻。

在上面的描述中，已经示出放电线30，32为在所有行和列导体之间的共享。相反，也可以提供单独的行和列放电条。图8示出了器件10，其中提供了单独的行放电线90，92和列放电线94，96。放电器件已经被示意性表示为电路98，它恰好以与上面描述的相同方式工作。然而，使用单独的行和列放电线能够使放电电路被设计用于在器件的正常工作期间在行和列线上所预期的特定电压。例如，液晶显示器的行驱动器通常在行导体上提供在大约+20V和-20V之间的电压电平，以便为像素晶体管提供所要求的导通和关断特性。然而，列驱动器通常在列导体上提供的电压具有仅大约5V的电压摆动。

在图8中所示的例子，在每一行和列导体的每一端处提供放电电路98。这使得单个像素电路和最近的放电电路之间的路径长度最小。

在这些行的一端处的成对放电线94，96可以或者可以不连接到在这些行的相对端处的成对放电线94，96，相似的，在这些列的一端处的成对放电线90，92可以或者可以不连接到在这些列的相对端处的成对放电线。

在上面的例子中，放电器件被表示为单一的连接成二极管的晶体管。当然，多个连接成二极管的晶体管可以用来形成每一个放电器件34，36。

上面已经描述了辐射传感器和液晶显示器的具体例子。没有给出对这些类型器件的每一个的精确像素布局的详细描述，因为这对本领域的技术人员来说是众所周知的。本发明可以用来防止在任何阵列器件的制造期间的损伤。

各种修改对于本领域的技术人员来说是很明显的。

Claims (17)

1.一种电子器件，包括：

在衬底上提供的并且以行和列布置的像素阵列，每一像素包括开关元件；

用于寻址每个像素的多个行和列地址线；

其中每一行和列地址线经过第一放电器件连接至第一放电元件并且经过第二放电器件连接至第二放电元件，

其中在地址线的电势低于第一放电元件的电势时，第一放电器件允许在地址线和第一放电元件之间电荷通过，和

在地址线的电势高于第二放电元件的电势时，第二放电器件允许在地址线和第二放电元件之间电荷通过。

2.根据权利要求1的器件，其中第一放电元件包括所有行和列通过相应的第一放电器件与其连接的导电轨迹。

3.根据权利要求2的器件，其中导电轨迹围绕像素阵列的外围布置。

4.根据前面的任一权利要求的器件，其中第二放电元件包括所有行和列经过相应的第二放电器件与其连接的导电轨迹。

5.根据权利要求4的器件，其中导电轨迹围绕像素阵列的外围布置。

6.根据权利要求1的器件，其中每一行地址线经过第一放电器件连接至第一放电元件并且经过第二放电器件连接至第二放电元件，并且其中每一列地址线经过第一放电器件连接至第三放电元件并且经过第二放电器件连接至第四放电元件。

7.根据权利要求6的器件，其中第一和第二放电元件包括所有行经过相应的放电器件与其连接的导电轨迹，并且第三和第四放电元件包括所有列经过相应的放电器件与其连接的导电轨迹。

8.根据前面的任一权利要求的器件，其中每一放电元件包括至少一个连接成二极管的晶体管。

9.根据前面的任一权利要求的器件，其中第一放电元件连接到电源电压线用于提供第一低电压给像素，第二放电元件连接到电源电压线用于提供第二高电压给像素。

10.根据前面的任一权利要求的器件，其中二极管梯被提供在第一和第二放电元件之间。

11.根据权利要求1-9中的任一权利要求的器件，其中临时短路电路被提供在第一和第二放电元件之间。

12.根据前面的任一权利要求的器件，其中在第一和第二放电元件之间提供保护电路，该保护电路在第一和第二放电元件之间提供第一和第二路径，每一路径具有晶体管，

其中，在没有外部电压施加给第一和第二放电元件的情况下，第一路径提供静电保护，并且第二路径中的晶体管关断，在有外部电压施加给第一和第二放电元件的情况下，第一路径中的晶体管关断，第二路径中的晶体管导通并且在第一和第二放电元件之间提供高阻抗。

13.根据权利要求12的器件，其中保护电路还包括用于连接第一低外部电压至第一放电元件的第一连接和用于连接第二高电压至第二放电元件的第二连接。

14.根据权利要求1-11中的任一权利要求的器件，其中保护电路被提供在第一和第二放电元件之间，该保护电路包括：

在第一和第二放电元件之间的第一路径，包括第一晶体管，

在第一和第二放电元件之间的第二路径，包括串联的第二晶体管和电阻器，

其中，第一晶体管的栅极连接至电阻器和第二晶体管之间的结，和其中第二晶体管具有使其被导通或关断的栅控制线。

15.根据权利要求14的器件，其中在没有信号施加给栅控制线的情况下，关断第二晶体管，并且其中如果第二晶体管导通，在结处的电压关断第一晶体管。

16.根据前面的任一权利要求的器件，包括液晶显示器。

17.根据前面的任一权利要求的器件，其中像素的开关元件包括薄膜晶体管。

Images