[go: up one dir, main page]

CN1531091A - 半导体装置、电子设备、载体基板及它们的制法、电子仪器 - Google Patents

半导体装置、电子设备、载体基板及它们的制法、电子仪器 Download PDF

Info

Publication number
CN1531091A
CN1531091A CNA2004100397328A CN200410039732A CN1531091A CN 1531091 A CN1531091 A CN 1531091A CN A2004100397328 A CNA2004100397328 A CN A2004100397328A CN 200410039732 A CN200410039732 A CN 200410039732A CN 1531091 A CN1531091 A CN 1531091A
Authority
CN
China
Prior art keywords
carrier substrate
lands
land
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100397328A
Other languages
English (en)
Inventor
泽本俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531091A publication Critical patent/CN1531091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H10W70/685—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H10W72/07353—
    • H10W72/227—
    • H10W72/334—
    • H10W72/931—
    • H10W74/15—
    • H10W90/724—
    • H10W90/734—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

即使在封装中产生翘曲的情况下，也能够使封装的高度差异降低。从载体基板11的中央部向外周部缓慢变厚地设定设置在载体基板11表面中的岸面(land)13a～c的厚度，同时，从载体基板31、41的中央部向外周部缓慢变厚地分别设定设置在载体基板31、41里面的各岸面32a～32c、42a～42c的厚度。

Description

半导体装置、电子设备、载体基板及它们的制法、电子仪器
技术领域
本发明涉及一种半导体装置、电子设备、电子仪器、载体基板的制造方法、半导体装置的制造方法和电子设备的制造方法，尤其适用于半导体封装等的层叠结构。
背景技术
在现有的半导体装置中，为了实现半导体芯片的3维安装，提出经焊锡球并层叠已安装半导体芯片的载体基板的方法。
但是，若将半导体芯片安装在载体基板上，则由于半导体芯片与载体基板之间的线性膨胀系数等不同，所以在载体基板中产生翘曲，在封装高度中产生差异(不均)。因此，存在载体基板对焊剂熔融温度的翘曲余量少，必需严格管理焊剂熔融时的温度的问题。
发明内容
因此，本发明的目的在于提供一种即使在封装中产生翘曲的情况下，也能够使封装的高度差异降低的半导体装置、电子设备、电子仪器、载体基板的制造方法、半导体装置的制造方法和电子设备的制造方法。
为了解决上述问题，根据本发明之一形态的半导体装置，其特征在于，具备形成厚度彼此不同的多个岸面的载体基板；和安装在所述载体基板上的半导体芯片。
由此，能够由岸面的厚度来吸收载体基板的高度差异，即使在载体基板中产生翘曲的情况下，也能够实现半导体封装高度的均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，所述岸面的厚度从所述载体基板的中央部向外周部缓慢变化。
由此，即使在载体基板中产生翘曲的情况下，也能够在抑制安装工序复杂化的同时，实现安装在载体基板上的半导体封装的高度均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，具备形成厚度彼此不同的多个第1岸面的第1半导体封装；和形成分别相对向配置在所述第1岸面上、并厚度彼此不同的多个第2岸面的第2半导体封装。
由此，能够由第1岸面和第2岸面的两个面来吸收第1半导体封装与第2半导体封装之间的间隔差异。因此，即使在第1半导体封装或第2半导体封装中发生翘曲的情况下，也能够在抑制第2半导体封装的高度差异的同时，将第2半导体封装安装在第1半导体封装上。
另外，根据本发明之一形态的半导体装置，其特征在于，随着所述第1半导体封装与所述第2半导体封装间的间隙变宽，所述第1和第2岸面的厚度缓慢变大。
由此，即使在第1半导体封装与第2半导体封装之间的间隔产生差异的情况下，也能够均匀化第1岸面与第2岸面之间的间隔，能够实现安装在第1半导体封装上的第2半导体封装的高度的均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，还具备接合在所述岸面上的突出电极。
由此，能够层叠装载半导体芯片的载体基板，能够进行半导体芯片的3维安装，可以缩小安装面积。
另外，根据本发明之一形态的半导体装置，其特征在于，所述突出电极的体积实质上相同。
由此，即使第1半导体封装和第2半导体封装的一方或双方产生翘曲的情况下，也能够不变更突出电极的大小来吸收第1半导体封装和第2半导体封装之间的间隔差异，能够不使安装效率恶化，实现安装在第1半导体封装上的第2半导体封装的高度均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，还具备分别形成于所述岸面上的绝缘膜；和形成于所述绝缘膜中、开口面积对应于所述岸面的厚度不同的开口部。
由此，能够对应于形成于岸面上的绝缘膜的开口面积，使蚀刻岸面表面时的蚀刻速率变化。因此，能够不对应于岸面的厚度不同反复形成岸面，能够使岸面的厚度变化，抑制制造工序的复杂化，同时，实现安装在第1半导体封装上的第2半导体封装的高度均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，随着所述岸面的厚度变厚，所述开口部的开口面积变小。
由此，通过减小形成于岸面上的绝缘膜的开口面积，能够使蚀刻岸面表面时的蚀刻速率降低，能够不对应于岸面的厚度不同反复形成岸面，能够容易调整岸面的厚度。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第1半导体封装具备：形成所述第1岸面的第1载体基板、和倒装片安装在所述第1载体基板上的第1半导体芯片；所述第2半导体封装具备：形成所述第2岸面的第2载体基板、装载在所述第2载体基板上的第2半导体芯片、接合第1岸面和所述第2岸面，使所述第2载体基板的端部保持在所述第1半导体芯片上的突出电极、和密封所述第2半导体芯片的密封件。
由此，即使在第1半导体封装与第2半导体封装的种类不同的情况下，也能够抑制高度增大，同时，使第2半导体封装层叠在第1半导体封装上，并且即使在第1半导体封装和第2半导体封装的一方或双方产生翘曲的情况下，也能够吸收第1半导体封装与第2半导体封装之间的间隔差异，能够实现空间节省，同时，实现安装在第1半导体封装上的第2半导体封装的高度均匀化。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第1半导体封装是将所述第1半导体芯片倒装片安装在所述第1载体基板上的球栅阵列，所述第2半导体封装是模制密封装载在所述第2载体基板上的第2半导体芯片的球栅阵列或芯片尺寸封装。
由此，即使在使用通用封装的情况下，也能够在抑制突出电极变细的同时，层叠不同种类封装，不使生产率恶化，而使不同种类封装间的连接可靠性提高。
另外，根据本发明之一形态的电子设备，其特征在于，具备形成厚度彼此不同的多个第1岸面的第1载体基板；倒装片安装在所述第1载体基板上的第1电子部件；形成相对配置在所述第1岸面上、厚度彼此不同的多个第2岸面的第2载体基板；装载在所述第2载体基板上的第2电子部件；和密封所述第2电子部件的密封件。
由此，能够使第2载体基板层叠在第1载体基板上，同时，能够由第1岸面和第2岸面的两个面来吸收第1半导体封装与第2半导体封装之间的间隔差异。因此，即使在第1载体基板与第2载体基板间的间隔存在大的差异的情况下，也能够在抑制岸面的厚度变化量的同时，实现安装在第1载体基板上的第2载体基板的高度均匀化。
另外，根据本发明之一形态的电子仪器，其特征在于，具备形成厚度彼此不同的多个第1岸面的第1半导体封装；形成分别相对向配置在所述第1岸面上、厚度彼此不同的多个第2岸面的第2半导体封装；和安装了所述第2半导体封装的母基板。
由此，通过使岸面的厚度变化，能够吸收第1半导体封装与第2半导体封装之间的间隔差异，即使在第1半导体封装或第2半导体封装中产生翘曲的情况下，也能够实现安装在第1半导体封装上的第2半导体封装的高度均匀化。
另外，根据本发明之一形态的载体基板的制造方法，其特征在于，具备：在第1载体基板上形成多个岸面的工序；在形成于所述第1载体基板上的多个岸面上形成绝缘膜的工序；在所述绝缘膜中形成具有不同的开口面积、使所述岸面的表面露出的开口部的工序；和通过经所述开口部蚀刻所述岸面的表面，使所述岸面的厚度变化的工序。
由此，能够对应于形成于岸面上的绝缘膜的开口面积，使蚀刻岸面表面时的蚀刻速率变化。因此，能够统一形成厚度不同的岸面，不必重复形成厚度不同的岸面，所以在抑制制造工序的复杂化的同时，能够使岸面的厚度变化。
另外，根据本发明之一形态的半导体装置的制造方法，其特征在于，具备：在第1载体基板上形成厚度彼此不同的多个第1岸面的工序；在所述第1载体基板上安装第1半导体芯片的工序；在第2载体基板上形成厚度彼此不同的多个第2岸面的工序；在第2载体基板上安装第2半导体芯片的工序；在所述第2岸面上形成突出电极的工序；和通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，以在所述第1载体基板上层叠所述第2载体基板的工序。
由此，能够由第1岸面和第2岸面的两个面来吸收第1载体基板与第2载体基板之间的间隔差异。因此，即使在第1载体基板或第2载体基板上产生翘曲的情况下，也能够不调整突出电极的尺寸或焊剂补充量，抑制载体基板的高度差异，能够在抑制安装工序复杂化的同时，实现安装在第1载体基板上的第2载体基板的高度均匀化。
另外，根据本发明之一形态的半导体装置的制造方法，其特征在于，具备：在第1载体基板上形成多个第1岸面的工序；在形成于所述第1载体基板上的多个第1岸面上形成第1绝缘膜的工序；在所述第1绝缘膜中形成具有不同的开口面积、使所述第1岸面的表面露出的第1开口部的工序；通过经所述第1开口部蚀刻所述第1岸面的表面，使所述第1岸面的厚度变化的工序；在所述第1载体基板上安装第1半导体芯片的工序；在第2载体基板上形成多个第2岸面的工序；在形成于所述第2载体基板上的多个第2岸面上形成第2绝缘膜的工序；在所述第2绝缘膜中形成具有不同的开口面积、使所述第2岸面的表面露出的第2开口部的工序；通过经所述第2开口部蚀刻所述第2岸面的表面，使所述第2岸面的厚度变化；在所述第2载体基板上安装第2半导体芯片的工序；在所述第2岸面上形成突出电极的工序；和通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，在所述第1载体基板上层叠所述第2载体基板的工序。
由此，能够在第1载体基板和第2载体基板上统一形成厚度不同的岸面，不必重复形成厚度不同的岸面，能够由第1岸面和第2岸面的两个面来吸收第1载体基板与第2载体基板之间的间隔差异。因此，能够在抑制安装工序复杂化的同时，实现安装在第1载体基板上的第2载体基板的高度的均匀化。
另外，根据本发明之一形态的电子设备的制造方法，其特征在于，具备：在第1载体基板上形成厚度彼此不同的多个第1岸面的工序；在所述第1载体基板上安装第1电子部件的工序；在第2载体基板上形成厚度彼此不同的多个第2岸面的工序；在第2载体基板上安装第2电子部件的工序；在所述第2岸面上形成突出电极的工序；和通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，在所述第1载体基板上层叠所述第2载体基板的工序。
由此，能够由第1岸面和第2岸面的两个面来吸收第1载体基板与第2载体基板之间的间隔差异，不必调整突出电极的尺寸或焊剂补充量，能够实现安装在第1载体基板上的第2载体基板的高度的均匀化。
附图说明
图1是表示根据实施方式1的半导体装置的结构的截面图。
图2是表示图1的半导体装置的制造方法的截面图。
图3是表示根据实施方式2的半导体装置的结构的截面图。
图4是表示根据实施方式3的载体基板的制造方法的截面图。
图5是表示根据实施方式4的半导体装置的结构的截面图。
图6是表示根据实施方式5的半导体装置的结构的截面图。图中，
11、31、41、51、71、81、111、131、141、211-载体基板，91-配线基板，12、13a～13d、32a～32c、42a～42c、52、53a～53d、72a～72c、82a～82c、96、96a～96c、112a～112c、113a～113c、132a～132c、142a～142c、152、212、213a～213d、234a～234c、244a～244c-岸面，14、15、33、43、54、55、73、83、94、97、114、115、133、143、153、214、215、233、243-绝缘膜，16、17、34、44、56、57a～57d、74a～74c、84a～84c、98a～98c、116、117、134、144、154、216、217、237、247-开口部，18、58、118、231、241-半导体芯片，19、21、36、46、59、61、76、86、119、121、136、146、219、221、238、248-突出电极，20、60、120、20-各向异性导电薄膜，91、92-粘接层，35、45、75、85、135、145-密封树脂，151-母基板，232、242-电极底座，234、244-应力缓和层，235、245-再布置配线，236、246-焊料抗蚀剂层，PK11～PK13、PK21～PK23、PK31～PK33、PK41～PK43-半导体封装
具体实施方式
下面，参照附图来说明根据本发明实施方式的半导体装置、电子设备和其制造方法。
图1是表示根据实施方式1的半导体装置的结构的截面图。该实施方式1是，分别使接合突出电极36、46的半导体封装PK11-PK13的岸面13a～13c、32a～32c、42a～42c的厚度进行变化的。
图1中，在半导体封装PK11中设有载体基板11。另外，在载体基板11的里面设有用于配置突出电极21的岸面12。另外，在设置岸面12的载体基板11的里面形成焊料抗蚀剂等绝缘膜14，在绝缘膜14中设有使岸面12的表面露出的开口部16。
另一方面，在载体基板11的表面分别设置分别配置突出电极36、46的岸面13a～13c，同时，设有用于配置突出电极19的岸面13d。另外，在设置岸面13a～13d的载体基板11的表面形成焊料抗蚀剂等绝缘膜15，在绝缘膜15中设置使岸面13a～13d的表面露出的开口部17。
这里，能够将设置在载体基板11表面中的岸面13a～13c的厚度设定成例如从载体基板11的中央部向外周部缓慢变厚。
另外，在载体基板11上倒装片安装半导体芯片18，在半导体芯片18中设有用于倒装片安装的突出电极19。另外，设置在半导体芯片18中的突出电极19经各向异性导电片20，ACF(Anisotropic Conductive Film)接合在岸面13d上。另外，在设置在载体基板11里面的岸面12上，设有用于将载体基板11安装在母基板上的突出电极21。
另一方面，在半导体封装PK12、PK13中分别设有载体基板31、41。另外，在各载体基板31、41的里面分别设有分别配置突出电极36、46用的岸面32a～32c、42a～42c。另外，在分别设置岸面32a～32c、42a～42c的载体基板31、41的里面分别形成焊料抗蚀剂等的绝缘膜33、43，在各绝缘膜33、43中分别设置有使各岸面32a～32c、42a～42c的表面露出的开口部34、44。另外，在载体基板31、41上分别安装半导体芯片，由密封树脂35、45分别密封了安装了半导体芯片的载体基板31、41的单面整体。另外，也可以在载体基板31、41上安装引线接合连接的半导体芯片，也可以倒装片安装半导体芯片，或安装半导体芯片的层叠结构。
这里，设置在载体基板31、41里面的各岸面32a～32c、42a～42c的厚度可以分别设定成例如从载体基板31、41的中央部向外周部缓慢变厚的状态。
另外，在分别设置在载体基板31、41里面的岸面32a～32c、42a～42c上分别设有用于将载体基板31、41安装在载体基板11上的突出电极36、46，使载体基板31、41的端部保持在半导体芯片18上。这里，突出电极36、46分别避开半导体芯片18的装载区域来配置，例如，可以将突出电极36、46分别配置在各载体基板31、41的里面周围。
这里，由于载体基板11或半导体芯片19等的线性膨胀系数不同，半导体封装PK11向下侧翘曲。另外，例如在半导体封装PK11向下侧翘曲的状态下，通过使突出电极36、46分别接合在设置在载体基板11上的岸面13a～13c，可以将载体基板31、41分别安装在载体基板11上。
这里，通过使半导体封装PK11-PK13的岸面13a～13c、32a～32c、42a～42c的厚度分别变化，能够由岸面13a～13c、32a～32c、42a～42c来吸收半导体封装PK11-PK13之间的间隔差异。因此，即使在半导体封装PK11中产生翘曲的情况下，也能够在抑制半导体封装PK12、PK13的高度差异的同时，将半导体封装PK12、PK13安装在半导体封装PK11上。
另外，通过使半导体封装PK11-PK13的岸面13a～13c、32a～32c、42a～42c的厚度分别变化，即使在半导体封装PK11中产生翘曲的情况下，也能够不变更突出电极36、46的大小，吸收半导体封装PK11-PK13之间的间隔差异，不使安装效率恶化，能够实现安装在半导体封装PK11上的半导体封装PK12、PK13的高度均匀化。
另外，作为载体基板11、31、41，例如可以使用双面基板、多层配线基板、内建(build up)基板、带状基板或薄膜基板等，作为载体基板11、31、41的材质，例如可以使用聚酰亚胺树脂、玻璃环氧树脂、BT树脂、芳族聚酰胺与环氧树脂的复合、或陶瓷等。另外，作为突出电极19、21、26、36，例如可以使用Au突块、由锡焊材料等覆盖的Cu突块或Ni突块、或锡焊球等。
另外，在上述实施方式中，说明通过ACF接合将半导体芯片18安装在载体基板11上的方法，但例如也可以使用NCF(Nonconductive Film)接合等其它粘接剂接合，或使用焊锡接合或合金接合等金属接合。另外，必要时也可以在载体基板11与载体基板31、41之间的间隙中注入树脂。
另外，在上述实施方式中，举例说明了上侧载体基板31、41中无翘曲、下侧载体基板11向下侧翘曲的情况，但同样能够适用于下侧载体基板11向下侧翘曲、上侧载体基板31、41向上侧翘曲的情况，下侧载体基板11没有翘曲、上侧载体基板31、41向上侧翘曲的情况，载体基板11、31、41都向下侧翘曲、下侧载体基板11的翘曲大的情况，载体基板11、31、41都向上侧翘曲、上侧载体基板31、41的翘曲大的情况。
并且，也可以适用于下侧载体基板11向上侧翘曲、上侧载体基板31、41向下侧翘曲的情况，下侧载体基板11没有翘曲、上侧载体基板31、41向下侧翘曲的情况，上侧载体基板31、41没有翘曲、下侧载体基板11向上侧翘曲的情况，载体基板11、31、41都向下侧翘曲、上侧载体基板31、41的翘曲大的情况，载体基板11、31、41都向上侧翘曲、下侧载体基板11的翘曲大的情况。另外，在这些情况下，分别设置在载体基板11、31、41表面中的岸面13a～13c、32a～32c、42a～42c的厚度最好分别设置成例如从载体基板11、31、41的中央部向外周部缓慢变薄。
图2是表示图1的半导体装置的制造方法的截面图。
在图2(a)中，设半导体封装PK11向下侧翘曲。另外，在半导体封装PK11上分别层叠半导体封装PK12、PK13的情况下，在载体基板31、41的各岸面32a～32c、42a～42c上分别形成突出电极36、46。这里，作为突出电极36、46，例如在使用焊锡球的情况下，能够将球径设定得实质上相等。
接着，如图2(b)所示，在半导体封装PK11上分别安装分别形成突出电极36、46的半导体封装PK12、PK13，进行回流处理，从而使突出电极36、46分别接合在各岸面32a～32c、42a～42c上。
这里，通过使半导体封装PK11-PK13的岸面13a～13c、32a～32c、42a～42c的厚度分别变化，即使在使用球径相等的焊锡球作为突出电极36、46的情况下，也能够使载体基板31、41的安装高度对应于载体基板11的翘曲。
接着，如图2所示，在设置在载体基板11里面的岸面12上，形成将载体基板11安装在母基板上的突出电极21。
图3是表示根据实施方式2的半导体装置的结构的截面图。该实施方式2蚀，对应于分别形成于岸面53a～53c、72a～72c、82a～82c上的绝缘膜55、73、83的开口部57a～57c、74a～74c、82a～82c的开口面积，分别使岸面53a～53c、72a～72c、82a～82c的厚度变化的。
图3中，在半导体封装PK21中设有载体基板51。另外，在载体基板51的里面设有用于配置突出电极61的岸面52。另外，在设置岸面52的载体基板51的里面形成焊料抗蚀剂等绝缘膜54，在绝缘膜54中设有使岸面52的表面露出的开口部56。
另一方面，在载体基板51的表面，分别设置分别配置突出电极76、86的岸面53a～53c，同时，设有用于配置突出电极59的岸面53d。另外，在设置岸面53a～53d的载体基板51的表面形成焊料抗蚀剂等绝缘膜55，在绝缘膜55中分别设有使岸面53a～53d的表面露出的开口部57a～57d。
这里，能够将设置在载体基板51表面中的岸面53a～53c的厚度设定成例如从载体基板51的中央部向外周部缓慢变厚。另外，开口部57a～57c的开口面积能够设定成随岸面53a～53c的厚度变厚而变小。
另外，在载体基板51上倒装片安装半导体芯片58，在半导体芯片58中设有用于倒装片安装的突出电极59。另外，设置在半导体芯片58中的突出电极59经各向异性导电片60ACF接合在岸面53d上。另外，在设置在载体基板51里面的岸面52上面，设有用于将载体基板51安装在母基板上的突出电极61。
另一方面，在半导体封装PK22、PK23中分别设有载体基板71、81。另外，在各载体基板71、81的里面分别设有分别配置突出电极76、86用的岸面72a～72c、82a～82c。另外，在分别设置岸面72a～72c、82a～82c的载体基板71、81的里面分别形成焊料抗蚀剂等绝缘膜73、83，在各绝缘膜73、83中分别设有使各岸面72a～72c、82a～82c的表面露出的开口部74a～74c、84a～84c。另外，在载体基板71、81上分别安装半导体芯片，由密封树脂75、85分别密封安装了半导体芯片的载体基板71、81的单面整体。另外，也可以在载体基板71、81上安装引线接合连接的半导体芯片，也可以倒装片安装半导体芯片，也可以安装半导体芯片的层叠结构。
这里，设置在载体基板71、81里面的各岸面72a～72c、82a～82c的厚度可以分别设定成例如从载体基板71、81的中央部向外周部缓慢变厚。另外，各开口部74a～74c、84a～84c的开口面积可以设定成随各岸面72a～72c、82a～82c的厚度变厚而变小。
另外，在分别设置在载体基板71、81里面的岸面72a～72c、82a～82c上分别设有用于将载体基板71、81安装在载体基板51上的突出电极76、86，以使载体基板71、81的端部保持在半导体芯片58上。这里，突出电极76、86分别避开半导体芯片58的装载区域来配置，例如，可以将突出电极76、86分别配置在各载体基板71、81的里面周围。
另外，例如在半导体封装PK12向下侧翘曲的状态下，通过使突出电极76、86分别接合在设置在载体基板51上的岸面53a～53c上，可以将载体基板71、81分别安装在载体基板51上。
这里，通过使半导体封装PK21-PK23的岸面53a～53c、72a～72c、82a～82c的厚度分别变化，能够由岸面53a～53c、72a～72c、82a～82c来吸收半导体封装PK2 1-PK23之间的间隔差异。因此，即使在半导体封装PK21中产生翘曲的情况下，也能够在抑制半导体封装PK22、PK23的高度差异的同时，将半导体封装PK22、PK23安装在半导体封装PK21上。
另外，通过使分别使岸面53a～53c、72a～72c、82a～82c的表面露出的开口部57a～57c、74a～74c、84a～84c的开口面积分别对应于各岸面53a～53c、72a～72c、82a～82c的厚度变化，蚀刻岸面53a～53c、72a～72c、82a～82c的表面，能够使岸面53a～53c、72a～72c、82a～82c的厚度变化。因此，能够分别统一形成厚度不同的岸面53a～53c、72a～72c、82a～82c，不必对应于各岸面53a～53c、72a～72c、82a～82c的厚度差异分别反复形成岸面53a～53c、72a～72c、82a～82c，所以能够在抑制制造工序的复杂化的同时，实现安装在半导体封装PK21上的半导体封装PK22、PK23的高度均匀化。
图4是表示根据实施方式3的载体基板的制造方法的截面图。
在图4(a)中，在配线基板91中形成配线图案92，经粘接层92层叠形成配线图案92的配线基板91，由此形成例如4层基板。另外，在4层基板的里面形成厚度一定的岸面95，以使岸面95的表面露出的形态，形成有焊料抗蚀剂等绝缘膜94。另外，例如通过进行形成于4层基板表面的铜箔的图案形成(布图)，在4层基板的表面形成厚度一定的岸面96。
接着，如.4(b)所示，在形成岸面96的4层基板的表面形成焊料抗蚀剂等绝缘膜97。另外，如图4(c)所示，通过进行绝缘膜97的图案形成，形成使岸面96的表面露出的开口部98a～98c。这里，各开口部98a～98c的开口面积分别对应于安装在4层基板上的封装的起伏或翘曲来设定，例如，可以设定成从4层基板的中央部向外周部缓慢变大。
接着，如图4(d)所示，蚀刻分别经开口部98a～98c露出的岸面96的表面。这里，对应于开口部98a～98c的开口面积，可以使蚀刻岸面96表面时的蚀刻速率变化，例如，通过减小开口部98a～98c的开口面积，能够使岸面96表面的蚀刻速率降低。因此，通过分别经开口面积不同的开口部98a～98c蚀刻岸面96的表面，能够统一形成厚度不同的岸面96a～96c，并能够在抑制制造工序的复杂化的同时，使岸面96a～96c的厚度变化。
另外，在上述实施方式中，以4层基板为例说明了载体基板的制造方法，但载体基板也可以是4层以外的基板。
图5是表示根据实施方式4的半导体装置的结构的截面图。该实施方式4是，分别使接合突出电极136、146的半导体封装PK31～PK33的岸面113a～13c、132a～132c、142a～142c的厚度变化，同时，分别使粘合突出电极121的半导体封装PK31的岸面112a～112c的厚度变化。
图5中，在半导体封装PK31中设有载体基板111。另外，在载体基板111的里面设有用于配置突出电极121的岸面112a～112c。另外，在设置岸面112a～112c的载体基板111的里面形成焊料抗蚀剂等绝缘膜114，在绝缘膜114中设有分别使岸面112a～112c的表面露出的开口部116。这里，设置在载体基板111里面的岸面112a～112c的厚度可以设定成例如从载体基板111的中央部向外周部缓慢变薄。
另一方面，在载体基板111的表面，分别设置分别配置突出电极136、146的岸面113a～113c，同时，设有用于配置突出电极119的岸面113d。另外，在设置岸面113a～113d的载体基板111的表面形成焊料抗蚀剂等绝缘膜115，在绝缘膜115中分别设有使岸面113a～113d的表面露出的开口部117。
这里，能够将设置在载体基板111表面中的岸面113a～113c的厚度设定成例如从载体基板111的中央部向外周部缓慢变厚。
另外，在载体基板111上倒装片安装半导体芯片118，在半导体芯片118中设有用于倒装片安装的突出电极119。另外，设置在半导体芯片118中的突出电极119经各向异性导电片120ACF接合在岸面113d上。
另外，在设置在载体基板111里面的岸面112a～112c中，设有用于将载体基板111安装在母基板151上的突出电极121。
另一方面，在半导体封装PK32、PK33中分别设有载体基板131、141。另外，在各载体基板131、141的里面分别设有分别配置突出电极136、146用的岸面132a～132c、142a～142c。另外，在分别设置岸面132a～132c、142a～142c的载体基板131、141的里面分别形成焊料抗蚀剂等绝缘膜133、143，在各绝缘膜133、143中分别设有使各岸面132a～132c、142a～142c的表面露出的开口部134、144。另外，在载体基板131、141上分别安装半导体芯片，由密封树脂135、145分别密封安装了半导体芯片的载体基板131、141的单面整体。另外，也可以在载体基板131、141上安装引线接合连接的半导体芯片，也可以倒装片安装半导体芯片，也可以安装半导体芯片的层叠结构。
这里，设置在载体基板131、141里面的各岸面132a～132c、142a～142c的厚度可以分别设定成例如从载体基板131、141的中央部向外周部缓慢变厚。
另外，在分别设置在载体基板131、141里面的岸面132a～132c、142a～142c上，以使载体基板131、141的端部保持在半导体芯片118上的形态，分别设有用于将载体基板131、141安装在载体基板111上的突出电极136、146。这里，将突出电极136、146可以分别避开半导体芯片118的装载区域来配置，例如，可以将突出电极136、146分别配置在各载体基板131、141的里面周围。
另外，在母基板151上形成使突出电极121接合的岸面152，同时，形成有设置了使岸面152的表面露出的开口部154的焊料抗蚀剂等绝缘膜153。
另外，例如在半导体封装PK31向下侧翘曲的状态下，通过分别使突出电极136、146接合在设置在载体基板111上的岸面113a～113c上，可以将载体基板131、141分别安装在载体基板111上。并且，通过分别使突出电极121接合在设置在母基板151上的岸面152上，可以将层叠载体基板131、141的载体基板111安装在母基板151上。
这里，通过使半导体封装PK31-PK33的岸面113a～113c、132a～132c、142a～142c的厚度分别变化，能够由岸面113a～113c、132a～132c、142a～142c来吸收半导体封装PK31-PK33之间的间隔差异。因此，即使在半导体封装PK31中产生翘曲的情况下，也能够在抑制半导体封装PK32、PK33的高度差异的同时，将半导体封装PK32、PK33安装在半导体封装PK31上。
另外，通过使半导体封装PK31的岸面112a～112c的厚度变化，能够由岸面112a～112c吸收半导体封装PK31与母基板151的间隔差异。因此，即使在半导体封装PK31中产生翘曲的情况下，也不会使突出电极121的高度变化，将半导体封装PK31稳定安装在母基板151上。
图6是表示根据实施方式5的半导体装置的结构的截面图。实施方式5中，分别使接合突出电极238、248的半导体封装PK41-PK43的岸面213a～213c、234a～234c、244a～244c的厚度变化，同时，将W-CSP(晶片等级芯片尺寸封装)用作半导体封装PK42、PK43。
图6中，在半导体封装PK41中设有载体基板211。另外，在载体基板211的里面设有用于配置突出电极221的岸面212。另外，在设置岸面212的载体基板211的里面形成焊料抗蚀剂等绝缘膜214，在绝缘膜214中设有使岸面212的表面露出的开口部216。
另一方面，在载体基板211的表面，分别设置分别配置突出电极238、248的岸面213a～213c，同时，设有用于配置突出电极219的岸面213d。另外，在设置岸面213a～213d的载体基板211的表面形成焊料抗蚀剂等绝缘膜215，在绝缘膜215中分别设有使岸面213a～213d的表面露出的开口部217。
这里，可以将设置在载体基板211表面中的岸面213a～213c的厚度设定成例如从载体基板211的中央部向外周部缓慢变厚。
另外，在载体基板211上倒装片安装半导体芯片218，在半导体芯片218中设有用于倒装片安装的突出电极219。另外，设置在半导体芯片218中的突出电极219经各向异性导电片220ACF接合在岸面213d上。
另外，在设置在载体基板211里面的岸面216上，设有用于将载体基板211安装在母基板上的突出电极221。
另一方面，在半导体封装PK42、PK43中分别设置半导体芯片231、241，在各载体基板231、241中分别设置电极衬垫232、242，同时，以使各电极衬垫232、242的表面分别露出的形态，分别设有绝缘膜233、243。另外，在各半导体芯片231、241上，使电极衬垫232、242分别露出地分别形成应力缓和层234、244，在各电极衬垫232、242上分别形成在应力缓和层234、244上延伸的再配置配线235、245，同时，在各应力缓和层234、244上分别设有分别配置突出电极238、248用的岸面234a～234c、244a～244c。另外，在再配置配线235、245和岸面234a～234c、244a～244c上分别形成焊料抗蚀剂膜236、246，在焊料抗蚀剂膜236、246中分别形成使各岸面234a～234c、244a～244c在应力缓和层234、244上露出的开口部237、247。
这里，设置在应力缓和层234、244上的各岸面234a～234c、244a～244c的厚度可以分别设定成例如从半导体芯片231、241的中央部向外周部缓慢变厚。
另外，在分别经开口部237、247露出的各岸面234a～234c、244a～244c上，分别设置分别面朝下安装半导体芯片231、241的突出电极238、248，以使半导体芯片231、241的端部分别保持在半导体芯片218上。另外，突出电极238、248可以避开半导体芯片218的装载区域来分别配置，例如可以分别将突出电极238、248配置在半导体芯片231、241的周围。
另外，例如在半导体封装PK41向下侧翘曲的状态下，通过分别使突出电极238、248接合在设置在载体基板211上的岸面213a～213c上，可以将半导体芯片231、241安装在载体基板211上。
从而，可以在倒装片安装半导体芯片218的载体基板211上层叠W-CSP，即使在半导体芯片218、231、241的种类或尺寸不同的情况下，也能够不在半导体芯片218、231、241之间插入载体基板，将半导体芯片231、241三维安装在半导体芯片218上，同时，能够由岸面213a～213c、234a～234c、244a～244c来吸收半导体封装PK41-PK43之间的间隔差异。
因此，即使在半导体封装PK41中存在翘曲的情况下，也能够在抑制半导体芯片231、241层叠时的高度增大的同时，实现安装在半导体封装PK41上的半导体封装PK42、PK43的高度均匀化。
另外，上述半导体装置和电子部件例如可以适用于液晶显示装置、便携电话、便携信息终端、视频摄像机、数码相机、MD(Mini Disc)播放器等电子仪器中，可以实现电子仪器的小型、轻量化，同时，能够提高电子仪器的可靠性。
另外，在上述实施方式中，举例说明了安装半导体芯片或半导体封装的方法，但本发明不一定限于安装半导体芯片或半导体封装的方法，例如也可以安装弹性表面波(SAW)元件等陶瓷元件、光调制器或光开关等光学元件、磁传感器或生物传感器等各种传感器类等。

Claims (16)

1、一种半导体装置，其特征在于，具备：
形成厚度彼此不同的多个岸面的载体基板；和
安装在所述载体基板上的半导体芯片。
2、根据权利要求1所述的半导体装置，其特征在于，
所述岸面的厚度从所述载体基板的中央部向外周部缓慢变化。
3、一种半导体装置，其特征在于，具备：
形成厚度彼此不同的多个第1岸面的第1半导体封装；和
形成分别相对配置在所述第1岸面上、厚度彼此不同的多个第2岸面的第2半导体封装。
4、根据权利要求3所述的半导体装置，其特征在于，
随着所述第1半导体封装与所述第2半导体封装间的间隙变宽，所述第1和第2岸面的厚度缓慢变大。
5、根据权利要求1～4中的任意1项所述的半导体装置，其特征在于，
还具备接合在所述岸面上的突出电极。
6、根据权利要求5所述的半导体装置，其特征在于，
所述突出电极的体积实质上相同。
7、根据权利要求1～6中的任意1项所述的半导体装置，其特征在于，
还具备分别形成于所述岸面上的绝缘膜；和
形成于所述绝缘膜中、开口面积对应于所述岸面的厚度不同的开口部。
8、根据权利要求5所述的半导体装置，其特征在于，
随着所述岸面的厚度变厚，所述开口部的开口面积变小。
9、根据权利要求3～7中的任意1项所述的半导体装置，其特征在于，
所述第1半导体封装，具备：形成所述第1岸面的第1载体基板和
倒装片安装在所述第1载体基板上的第1半导体芯片；
所述第2半导体封装，具备：形成所述第2岸面的第2载体基板，
装载在所述第2载体基板上的第2半导体芯片，
接合第1岸面和所述第2岸面、使所述第2载体基板的端部保持在所述第1半导体芯片上的突出电极，和
密封所述第2半导体芯片的密封件。
10、根据权利要求9所述的半导体装置，其特征在于，
所述第1半导体封装是将所述第1半导体芯片倒装片安装在所述第1载体基板上的球栅阵列，所述第2半导体封装是模制密封装载在所述第2载体基板上的第2半导体芯片的球栅阵列或芯片尺寸封装。
11、一种电子设备，其特征在于，具备：
形成厚度彼此不同的多个第1岸面的第1载体基板；
倒装片安装在所述第1载体基板上的第1电子部件；
形成相对配置在所述第1岸面上、厚度彼此不同的多个第2岸面的第2载体基板；
装载在所述第2载体基板上的第2电子部件；和
密封所述第2电子部件的密封件。
12、一种电子仪器，其特征在于，具备：
形成厚度彼此不同的多个第1岸面的第1半导体封装；
形成分别相对配置在所述第1岸面上、厚度彼此不同的多个第2岸面的第2半导体封装；和
安装所述第2半导体封装的母基板。
13、一种载体基板的制造方法，其特征在于，具备：
在第1载体基板上形成多个岸面的工序；
在形成于所述第1载体基板上的多个岸面上形成绝缘膜的工序；
在所述绝缘膜中形成具有不同的开口面积、使所述岸面的表面露出的开口部的工序；和
通过经所述开口部蚀刻所述岸面的表面，使所述岸面的厚度变化的工序。
14、一种半导体装置的制造方法，其特征在于，具备：
在第1载体基板上形成厚度彼此不同的多个第1岸面的工序；
在所述第1载体基板上安装第1半导体芯片的工序；
在第2载体基板上形成厚度彼此不同的多个第2岸面的工序；
在第2载体基板上安装第2半导体芯片的工序；
在所述第2岸面上形成突出电极的工序；和
通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，在所述第1载体基板上层叠所述第2载体基板的工序。
15、一种半导体装置的制造方法，其特征在于，具备：
在第1载体基板上形成多个第1岸面的工序；
在形成于所述第1载体基板上的多个第1岸面上形成第1绝缘膜的工序；
在所述第1绝缘膜中形成具有不同的开口面积、使所述第1岸面的表面露出的第1开口部的工序；
通过经所述第1开口部蚀刻所述第1岸面的表面，使所述第1岸面的厚度变化的工序；
在所述第1载体基板上安装第1半导体芯片的工序；
在第2载体基板上形成多个第2岸面的工序；
在形成于所述第2载体基板上的多个第2岸面上形成第2绝缘膜的工序；
在所述第2绝缘膜中形成具有不同的开口面积、使所述第2岸面的表面露出的第2开口部的工序；
通过经所述第2开口部蚀刻所述第2岸面的表面，使所述第2岸面的厚度变化的工序；
在所述第2载体基板上安装第2半导体芯片的工序；
在所述第2岸面上形成突出电极的工序；和
通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，在所述第1载体基板上层叠所述第2载体基板的工序。
16、一种电子设备的制造方法，其特征在于，具备：
在第1载体基板上形成厚度彼此不同的多个第1岸面的工序；
在所述第1载体基板上安装第1电子部件的工序；
在第2载体基板上形成厚度彼此不同的多个第2岸面的工序；
在第2载体基板上安装第2电子部件的工序；
在所述第2岸面上形成突出电极的工序；和
通过将形成于所述第2岸面上的突出电极接合在所述第1岸面上，在所述第1载体基板上层叠所述第2载体基板的工序。
CNA2004100397328A 2003-03-17 2004-03-16 半导体装置、电子设备、载体基板及它们的制法、电子仪器 Pending CN1531091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003072563 2003-03-17
JP2003072563A JP2004281818A (ja) 2003-03-17 2003-03-17 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN1531091A true CN1531091A (zh) 2004-09-22

Family

ID=33288728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100397328A Pending CN1531091A (zh) 2003-03-17 2004-03-16 半导体装置、电子设备、载体基板及它们的制法、电子仪器

Country Status (3)

Country Link
US (1) US20040227236A1 (zh)
JP (1) JP2004281818A (zh)
CN (1) CN1531091A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438011C (zh) * 2004-03-24 2008-11-26 雅马哈株式会社 半导体装置、磁传感器和磁传感器单元
CN103972202A (zh) * 2013-01-31 2014-08-06 联想(北京)有限公司 电路装置及pcb板
CN107635910A (zh) * 2015-04-13 2018-01-26 Tdk株式会社 Mems传感器组件
CN114388236A (zh) * 2021-12-04 2022-04-22 鑫金微半导体(深圳)有限公司 一种系统芯片中磁性器件的集成结构和封装制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4637720B2 (ja) * 2005-10-28 2011-02-23 パナソニック株式会社 半導体装置およびその製造方法
KR101131138B1 (ko) 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
JP2011171427A (ja) * 2010-02-17 2011-09-01 Canon Inc 積層型半導体装置
JP5409427B2 (ja) * 2010-02-17 2014-02-05 キヤノン株式会社 プリント回路板及び半導体装置
US8227877B2 (en) * 2010-07-14 2012-07-24 Macronix International Co., Ltd. Semiconductor bio-sensors and methods of manufacturing the same
US8653671B2 (en) 2010-11-05 2014-02-18 Stmicroelectronics, Inc. System for relieving stress and improving heat management in a 3D chip stack
US8564137B2 (en) * 2010-11-05 2013-10-22 Stmicroelectronics, Inc. System for relieving stress and improving heat management in a 3D chip stack having an array of inter-stack connections
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
KR102107034B1 (ko) * 2013-11-13 2020-05-07 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11342267B2 (en) * 2018-11-23 2022-05-24 Mediatek Inc. Semiconductor package structure and method for forming the same
WO2022255082A1 (ja) * 2021-06-01 2022-12-08 株式会社村田製作所 弾性波装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
GB9312328D0 (en) * 1993-06-15 1993-07-28 Lexor Technology Limited A method of brazing
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
JP3201353B2 (ja) * 1998-08-04 2001-08-20 日本電気株式会社 半導体装置とその製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6573119B1 (en) * 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6822232B1 (en) * 2000-07-26 2004-11-23 Hitachi, Ltd. Electronic microscope observation system and observation method
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438011C (zh) * 2004-03-24 2008-11-26 雅马哈株式会社 半导体装置、磁传感器和磁传感器单元
CN103972202A (zh) * 2013-01-31 2014-08-06 联想(北京)有限公司 电路装置及pcb板
CN107635910A (zh) * 2015-04-13 2018-01-26 Tdk株式会社 Mems传感器组件
CN114388236A (zh) * 2021-12-04 2022-04-22 鑫金微半导体(深圳)有限公司 一种系统芯片中磁性器件的集成结构和封装制造方法

Also Published As

Publication number Publication date
US20040227236A1 (en) 2004-11-18
JP2004281818A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
CN1531091A (zh) 半导体装置、电子设备、载体基板及它们的制法、电子仪器
CN100342538C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1265455C (zh) 半导体器件及其制造方法
CN1167122C (zh) 半导体器件
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1519931A (zh) 半导体器件、电子设备及它们的制造方法和电子仪器
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1758433A (zh) 半导体器件及其制造方法
CN1532931A (zh) 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1638020A (zh) 半导体装置的制造方法、半导体装置、电路基板、电子设备
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1956190A (zh) 层叠型半导体模块
CN1338779A (zh) 半导体器件
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1835661A (zh) 配线基板的制造方法
CN1505150A (zh) 半导体装置及其制造方法
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1650426A (zh) 半导体装置及叠层型半导体装置
CN1674277A (zh) 电路装置
CN1519930A (zh) 半导体器件、电子设备及它们的制造方法和电子仪器
CN1577840A (zh) 半导体器件的堆叠封装
CN1855477A (zh) 电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication