[go: up one dir, main page]

CN1518130A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1518130A
CN1518130A CNA2004100012077A CN200410001207A CN1518130A CN 1518130 A CN1518130 A CN 1518130A CN A2004100012077 A CNA2004100012077 A CN A2004100012077A CN 200410001207 A CN200410001207 A CN 200410001207A CN 1518130 A CN1518130 A CN 1518130A
Authority
CN
China
Prior art keywords
concentration
diffusion layer
impurity diffusion
impurity
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100012077A
Other languages
English (en)
Other versions
CN1287470C (zh
Inventor
本田浩嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1518130A publication Critical patent/CN1518130A/zh
Application granted granted Critical
Publication of CN1287470C publication Critical patent/CN1287470C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/21—Combinations with auxiliary equipment, e.g. with clocks or memoranda pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明的目的，在于：提供一种包括具有特性比现在的优良的稳压元件的半导体器件。本发明的半导体器件，包括：形成在N型阱21表面的P型高浓度杂质扩散层25、接着高浓度杂质扩散层25而形成并将高浓度杂质扩散层25包围起来的P型中浓度杂质扩散层26、以及形成为将高浓度P型杂质扩散层25及中浓度P型杂质扩散层26包围起来的元件隔离区域22。高浓度P型杂质扩散层25的杂质浓度比阱21的杂质浓度大，中浓度P型杂质扩散层26的杂质浓度比阱21的杂质浓度大且比高浓度P型杂质扩散层25的杂质浓度小。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，尤其涉及一种包括稳压元件的半导体器件。
技术背景
半导体器件中经常包括被称为钳位二极管(clamp diode)的稳压元件。用该稳压元件能够从由设置在半导体器件内部的升压元件所升高的电压获得所希望的电压，它还被称为齐纳二极管。在该稳压元件中，可利用形成在半导体衬底或者阱、与形成在其上的杂质扩散层之间的PN结的逆向击穿现象，得到所希望的稳定电压。
图10为一剖面图，示出了在现有的半导体器件中形成有钳位二极管的那一部分的结构之一例(例如日本国公开专利公报特开平2002-141517号公报)。参考图10说明该结构。
如图10所示，钳位二极管由形成在半导体衬底上的N型阱1和形成在N型阱1的表面上的高浓度P型杂质扩散层5构成。高浓度P型杂质扩散层5的周围由元件隔离绝缘膜2包围而被绝缘隔离开，称由元件隔离绝缘膜2包围起来的区域为活性区域3。在元件隔离绝缘膜2的下面导入会成为沟道阻止层的N型杂质扩散层4。元件隔离绝缘膜2或者N型杂质扩散层4与高浓度P型杂质扩散层5之间有一段距离LA。
在活性区域3的表面形成有薄氧化膜7，薄氧化膜7上形成了让高浓度P型杂质扩散层5露出的接触孔(contact hole)10。电极用铝布线11接在从接触孔10露出的高浓度P型杂质扩散层5上。在薄氧化膜7上形成了在离开高浓度P型杂质扩散层5一个偏离区域LB远的位置结束且由一层构造的多结晶硅制成的电极8。在电极8和电极11之间形成了层间绝缘膜9，电极用铝布线12经由接触孔10接在电极8上。
在二极管为图10所示的钳位二极管的情况下，通过使电极8成为悬浮状态，经由铝布线11将负电压加到高浓度P型杂质扩散层5上，直到加在高浓度P型杂质扩散层5和N型阱1之间的PN结上的逆向击穿电压达到例如10～20V，就能得到所希望的稳定电压。根据这一结构，通过形成距离LA及偏离区域LB，就可控制钳位耐压随时间而变化。
在上述现有技术下，能够实现控制钳位耐压随时间而变化的钳位二极管，但是钳位二极管的课题并不限于钳位耐压随时间而变化这一点上。所以非常希望人们研究开发出缺点更少的钳位二极管。换句话说，希望人们开发具有更优良的特性的钳位二极管以满足这一要求。
发明内容
本发明正是为解决上述问题而开发出来的，其主要目的在于：提供一种包括其特性比现在的更优良的稳压元件的半导体器件。
本发明所涉及的第一种半导体器件，其包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的为第二导电型的中浓度杂质扩散层、以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域。所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层，所述第二导电型的中浓度杂质扩散层为一其杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的高浓度杂质扩散层的杂质浓度小的层。
所述中浓度杂质扩散层中的所述第二导电型杂质的浓度，最好小于等于1×1018cm-3。
所述高浓度杂质扩散层的杂质浓度，最好大于等于所述中浓度杂质扩散层的杂质浓度的100倍。
本发明所涉及的第二种半导体器件，为一包括稳压元件的半导体器件，所述稳压元件包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的第二导电型的中浓度杂质扩散层以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域。所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层，所述第二导电型的中浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层。所述高浓度杂质扩散层的杂质浓度大于等于所述中浓度杂质扩散层的杂质浓度的100倍。
所述中浓度杂质扩散层中的实效杂质浓度最好小于等于1×1018cm-3。
所述高浓度杂质扩散层的结深度最好比所述中浓度杂质扩散层的结深度深。
而且，最好是，在所述半导体层中由所述元件隔离区域包围起来的区域形成覆盖了所述高浓度杂质扩散层及所述中浓度杂质扩散层的下面的第一导电型的低浓度杂质扩散层，所述第一导电型的低浓度杂质扩散层最好为一其杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的中浓度杂质扩散层的杂质浓度小的层。
而且，最好是所形成的所述中浓度杂质扩散层和所述元件隔离区域有一段距离。
在某一合适的实施例中，在所述半导体层中由所述元件隔离区域包围起来的区域上形成有绝缘层，所述绝缘层上有让所述高浓度杂质扩散层的至少一部分露出的开口部分，在所述绝缘层及所述元件隔离区域上形成有电极，所述电极以所述高浓度杂质扩散层为中心从所述元件隔离区域延伸，终端在所述中浓度杂质扩散层的外侧的区域的上方结束。
本发明所涉及的第三种半导体器件，其包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的第二导电型的中浓度杂质扩散层以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域。所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层，所述第二导电型的中浓度杂质扩散层为一杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的高浓度杂质扩散层的杂质浓度小的层。所述第一导电型半导体层与所述高浓度杂质扩散层及中浓度杂质扩散层中的至少所述高浓度杂质扩散层共同努力而起稳压二极管的作用，让所述高浓度杂质扩散层的结深度比所述中浓度杂质扩散层的结深度深，让所述中浓度杂质扩散层的所述杂质浓度比所述高浓度杂质扩散层的小，以便在所述第一导电型的半导体层和所述高浓度杂质扩散层的界面产生击穿的起点。
最好是，产生所述击穿的起点的区域，为所述高浓度杂质扩散层的底面和侧面的交界周围的区域，所述高浓度杂质扩散层和所述中浓度杂质扩散层间的杂质浓度的浓度差大于等于100倍。
在某一合适的实施例中，所述第一导电型的半导体层为第一导电型的半导体衬底或者第一导电型的阱。
在某一合适的实施例中，半导体器件的制造方法，最好包括：在第一导电型的半导体层的表面形成将规定的区域包围起来的元件隔离区域的工序、在所述规定的区域内形成杂质浓度比所述半导体层的杂质浓度大的第二导电型的中浓度杂质扩散层的工序、以及在所述中浓度杂质扩散层的中央形成其杂质浓度比该中浓度杂质扩散层的杂质浓度大的第二导电型的高浓度杂质扩散层的工序。
本发明的半导体器件的另一制造方法，最好包括：在第一导电型的半导体层的表面形成将规定的区域包围起来的元件隔离区域的工序、在所述规定的区域内形成其杂质浓度比所述半导体层的杂质浓度大的第一导电型或者第二导电型的低浓度杂质扩散层的工序、在所述低浓度杂质扩散层的上部形成其浓度比该低浓度杂质扩散层的杂质浓度大的第二导电型的高浓度杂质扩散层的工序以及在所述中浓度杂质扩散层的中央部位形成其杂质浓度比该中浓度杂质扩散层的杂质浓度大的第二导电型的高浓度杂质扩散层的工序。
在所述形成高浓度杂质扩散层的工序中，能够让所述高浓度杂质扩散层的第二导电型的杂质浓度或者实效杂质浓度小于等于1×1018cm-3就更好了。
在所述形成高浓度杂质扩散层的工序中，使所述高浓度杂质扩散层的杂质浓度大于等于所述中浓度杂质扩散层的杂质浓度的100倍就更好了。
所述高浓度杂质扩散层的结深度形成得比所述中浓度杂质扩散层的结深度深就更好了。
进一步包括：在所述规定区域内的所述半导体衬底或者阱上形成其厚度比所述元件隔离区域更厚的绝缘层的工序和在所述绝缘层上的一部分上形成电极的工序就更好了。
附图的简单说明
图1为本发明的第1个实施例所涉及的半导体器件的剖面示意图。
图2为本发明的第1个实施例所涉及的半导体器件的剖面示意图。
图3为一代替附图用的照片，示出了本发明的第1个实施例所涉及的半导体器件的利用了曲线跟踪器而得到的电压-电流特性。
图4为一代替附图用的照片，示出了中浓度P型杂质扩散层的实效杂质浓度大于1×1018cm-3的半导体器件的利用了曲线跟踪器而得到的电压-电流特性。
图5为从阱内部一侧往上看本发明的由元件隔离区域包围起来的区域的假想立体图。
图6示出了本发明的第一个实施例所涉及的半导体器件的电流-电压特性。
图7示出了中浓度P型杂质扩散层的实效杂质浓度大于1×1018cm-3的半导体器件的电流-电压特性。
图8为示出了本发明的第一个实施例所涉及的半导体器件的前半部分制造工序的剖面示意图。
图9为示出了本发明的第一个实施例所涉及的半导体器件的后半部分制造工序的剖面示意图。
图10为现有的半导体器件的剖面示意图。
符号说明
1，21-阱；2，22-元件隔离区域；3，23-活性区域；4-N型杂质扩散层；5，25-高浓度P型杂质扩散层；26-中浓度P型杂质扩散层；7，27-绝缘层；8，28-电极；9，29-层间绝缘膜；10，30-接触孔；11，31-第一布线；12，32-第二布线；24-沟道阻止层；33-低浓度杂质扩散层；34-第一抗蚀膜；35-第二抗蚀膜。
具体实施方式
本案发明人对如何提高现有的钳位二极管的特性作了很多研究探讨，结果是在提高耐压、抑制施加低电流时的耐压的不稳定性这方面取得了成功，而想到了本发明。下面，参考附图，说明本发明的实施例。
(第一个实施例)
图1示意地示出了本发明的第1个实施例所涉及的半导体器件的剖面，图2示意地示出了从图1的上面看到的平面。
本实施例中的半导体器件，包括：第一导电型半导体层21、形成在该半导体层21上的第二导电型高浓度杂质扩散层25以及第二导电型中浓度杂质扩散层26。中浓度杂质扩散层26接着高浓度杂质扩散层25而形成，并将高浓度杂质扩散层25包围起来。高浓度杂质扩散层25及中浓度杂质扩散层26由元件隔离区域22包围着。这里称由元件隔离区域22包围起来的区域为活性区域23。第一导电型半导体层21为阱21，阱21形成在半导体衬底(例如硅衬底)上。需提一下，第一导电型半导体层21不仅可为阱，还可由半导体衬底构成。而且，半导体层也可为SOI(Silicon onInsulator)衬底上的半导体区域。
在该实施例中，第一导电型阱21为N型阱，第二导电型高浓度杂质扩散层25形成在阱21的一部分表面上。第二导电型高浓度杂质扩散层25及第二导电型中浓度杂质扩散层26分别为高浓度P型杂质扩散层25及中浓度P型杂质扩散层26。高浓度P型杂质扩散层25为一其杂质浓度比阱21的杂质浓度还大的层，中浓度P型杂质扩散层26为一其杂质浓度比阱21的杂质浓度大且比高浓度P型杂质扩散层25的杂质浓度小的层。具体而言，高浓度P型杂质扩散层25的杂质浓度大于等于中浓度P型杂质扩散层26的100倍。
中浓度P型杂质扩散层26以近似圆环状即油炸饼(doughnuts)地将高浓度P型杂质扩散层25的周围包围起来，高浓度P型杂质扩散层25从油炸饼的孔的部分朝着下方突出到阱21内部。换句话说，高浓度P型杂质扩散层25形成在阱21中且比中浓度P型杂质扩散层26还深。高浓度P型杂质扩散层25的结深度比中浓度P型杂质扩散层26的结深度深。
在该实施例的半导体器件中，在由高浓度P型杂质扩散层25和中浓度P型杂质扩散层26构成的区域与阱21之间的PN结上产生逆向的击穿现象，这一部分起稳压元件即钳位二极管(稳压二极管)的作用。需提一下，稳压元件为一种其输出电压相对于负荷电流的变化却保持一定不变的元件。
这里，本案发明人发现了以下现象，即：在不存在中浓度P型杂质扩散层26的现有的半导体器件的钳位二极管部分(参看图10)中，不仅有可能在高浓度P型杂质扩散层5的底部产生击穿现象，还有可能在活性区域3的表面附近产生击穿现象。当在活性区域3的表面附近产生击穿现象的时候，钳位电压(击穿电压)的变动就变大，钳位耐压本身的值就小了。另一方面，在该实施例的半导体器件中，因为接着高浓度P型杂质扩散层25在其周围布置了中浓度P型杂质扩散层26，所以能够防止在活性区域3的表面出现击穿现象。于是，耐压(击穿电压)的变动得到了抑制，小了。而且，中浓度P型杂质扩散层26还可能发挥出以下效果。即中浓度P型杂质扩散层26象晶体管的LDD(lightly doped drain)扩散层那样，缓和高浓度P型杂质扩散层25端部的电场而使耐压提高。
而且，在该实施例中，将中浓度P型杂质扩散层26的实效杂质浓度设定在小于等于1×1018cm-3的值上，中浓度P型杂质扩散层26的实效杂质浓度，为：中浓度P型杂质扩散层26内的P型杂质被中浓度P型杂质扩散层26内的N型杂质补偿后而得到的P型杂质浓度。换句话说，中浓度P型杂质扩散层26内较多的P型杂质的一部分被较少的N型杂质抵消后，作为载流子用的有效的残余P型杂质浓度即为实效杂质浓度。需提一下，从制造的难易度的观点来看，中浓度P型杂质扩散层26的实效杂质浓度最好大于等于1×1015cm-3小于等于1×1018cm-3。
如图3所示，当PN结逆向电压从0逐渐增大并施加在中浓度P型杂质扩散层26的实效杂质浓度小于等于1×1018cm-3的该实施例中的稳压元件上时，到达到规定电压(10V)为止没有电流在流，而若超过规定电压就有电流在流，之后是随着电压增大，电流值也增大。可以认为这是因为击穿电压一定没有什么偏差，从而以规定电压(击穿电压)为界明确地划分出了电流在流或者不在流的交界。在图3所示的图中，该实施例的稳压元件的电压-电流特性是这样的，即在从0V到10V这一电压范围下电流值为0mA，由沿电压轴的直线表示。若电压超过10V，电流值就和电压值成正比地增加，由右上的直线表示。因此，在10V(击穿电压)、0mA的那一点上两条直线相连，这一点为电压-电流特性曲线的明确的转折点。
另一方面，如图4所示，若中浓度P型杂质扩散层26的实效杂质浓度大于1×1018cm-3，则电压-电流特性的上升部分的特性就出现了偏差，也就是成为疯狂状态。换句话说，因为当加在该稳压元件上的电压从0V逐渐增大的时候，电流开始流动的电压(击穿电压)出现了偏差，所以这时的电压-电流特性就和该实施例的图3所示的电压-电流特性不同，到电压某种程度超过规定电压(最大超过量约为0.7V)为止，没有电流在流，但一旦有电流开始流，电压就先下降到规定电压附近，然后再次增加。因此，在该图上所观察到的是，在规定电压(图中10V)处没有出现明确的转折点，从表示即使电压增加电流也不流的直线变到表示随着电压的增加电流也增加的直线是不连续的。
可以认为：由于这样的中浓度P型杂质扩散层26的实效杂质浓度不同击穿电压的偏差的大小也不同的理由如下。
若中浓度P型杂质扩散层26的实效杂质浓度小于等于1×1018cm-3，则杂质的浓度斜率就是在图5所示的高浓度P型杂质扩散层25的底面及侧面与阱21之间最大。于是，击穿现象的起点就是曲率半径小的部分，亦即高浓度P型杂质扩散层25的侧面和底面(下面)的交界37附近。为什么呢，因为电场容易集中到曲率半径小的部分。因为该交界37附近为一狭窄的区域，所以为出现雪崩现象之原因的高能电子产生几率的偏差就小。结果是，对应于高能电子的产生几率的偏差的击穿现象的产生电压的偏差也被控制得很小。
另一方面，当中浓度P型杂质扩散层26的实效杂质浓度大于1×1018cm-3时，是在从图5所示的中浓度P型杂质扩散层26的底面部分38和阱21之间比较宽的范围内具有平面构造的PN结部分的杂质浓度的斜率最大。因此，击穿现象容易以该中浓度P型杂质扩散层26的底面部分38的任一个地方为起点而出现。因为底面部分38的面积很宽，所以为出现雪崩现象之原因的高能电子的产生几率的偏差就随着面积变大而变大。结果是，在在中浓度P型杂质扩散层26的底面部分38出现击穿现象的情况下，击穿电压就会出现偏差。
从电流-电压特性的观点来看上述击穿电压的偏差的大小的话，如图6所示，该实施例中的稳压元件在施加低电流时的击穿电压很稳定。相对于此，如图7所示，在中浓度P型杂质扩散层26的实效杂质浓度大于1×1018cm-3时，施加低电流时的击穿电压会有变化而不稳定。不仅如此，画出的各点的电压值为在各点的电流值下在一定的测量时间内平均化以后所得到的值。正因为如此，实际的低电流时的耐压的偏差会比图7所示的偏差还大。
而且，将图6和图7比较一下可知，出现击穿现象的最小电流值是图6的比图7的小。换句话说，该实施例中的稳压元件，可在一电流比中浓度P型杂质扩散层26的实效杂质浓度大于1×1018cm-3的稳压元件的电流小的电流下得到所希望的稳定电压。结果是，可使半导体器件内的负荷电路的设定电流小一些。结果是既可减少功耗，又可使负荷电路的操作稳定。
其次，说明该实施例中的半导体器件的高浓度P型杂质扩散层25及中浓度P型杂质扩散层26以外的构成要素。
该实施例中的元件隔离区域22由元件隔离绝缘膜形成，该元件隔离绝缘膜是用LOCOS法形成的。在元件隔离区域22的正下方导入了其杂质浓度比阱21的杂质浓度还大的N型杂质在扩散的沟道阻止层24。该沟道阻止层24起着防止产生寄生MOS构造的导电沟道的作用。
中浓度P型杂质扩散层26形成在与元件隔离区域22的距离为L1的位置上，这里，之所以让中浓度P型杂质扩散层26与元件隔离区域22有一段距离L1是为了控制击穿电压随时间的变化而变化。
而且，在活性区域23上形成有厚度比元件隔离区域22还厚的小绝缘层27。该绝缘层27起着将阱21和电极28电气绝缘的作用。在绝缘层27上及元件隔离区域22上形成了电极28。
若从半导体器件的上方看的话，如图2所示，该电极28将活性区域23环状地包围起来。而且，该电极28以高浓度P型杂质扩散层25为中心、从元件隔离区域22开始延伸，终端在中浓度P型杂质扩散层26外侧的区域的上方离中浓度P型杂质扩散层26的外端部分有一规定距离L2的位置结束。换句话说，该电极28是这样的，以高浓度P型杂质扩散层25为中心，终端位于中浓度P型杂质扩散层26外侧的端部和元件隔离区域22的端部之间，亦即终端在从中浓度P型杂质扩散层26的端部开始朝外侧有一个间隔距离L2的位置上。该电极28的终端部分位于绝缘层27上。这样电极28和中浓度P型杂质扩散层26之间有一个规定距离L2之后，就很难在在绝缘层27的位于该间隔部分的区域捕获到电子、空穴，也就可使击穿电压的变化很小。
高浓度P型杂质扩散层25和电极28经由在层间绝缘29上开口后而形成的接触孔30，30，…各自接在高浓度P型杂质扩散层用第一布线31和电极用第二布线32上。第一布线31和第二布线32都由铝制成。
而且，在活性区域23内设了N型低浓度杂质扩散层33，其杂质浓度比阱21的杂质浓度大比中浓度P型杂质扩散层26的杂质浓度小。低浓度杂质扩散层33在活性区域23覆盖着高浓度P型杂质扩散层25及中浓度P型杂质扩散层26的下面。该低浓度杂质扩散层33为一个调节由高浓度P型杂质扩散层25及中浓度P型杂质扩散层26构成的区域与阱21之间的击穿电压的大小的区域。击穿电压的大小由低浓度杂质扩散层33的杂质的类型及浓度调节。
在该实施例的半导体器件中，使由一层构造的多晶硅制成的电极28成为悬浮状态，经由第一布线31将负电压加到高浓度P型杂质扩散层25上，直到达到由高浓度P型杂质扩散层25及中浓度P型杂质扩散层26构成的区域与阱21之间的PN结上的逆向击穿电压，就能得到所希望的稳定电压。不仅如此，使由一层构造的多晶硅制成的电极28成为悬浮状态，将正电压加到阱21上，直到达到由高浓度P型杂质扩散层25及中浓度P型杂质扩散层26构成的区域与阱21之间的PN结上的逆向击穿电压，也能得到所希望的稳定电压。使其稳定地产生所希望的稳定电压，对半导体器件内的负载电路稳定工作来讲是非常重要的。需提一下，在该实施例中所希望的稳定电压例如为绝对值在9.5～10.5V这一范围内的电压。
该实施例中的半导体器件，因为存在着所形成的与高浓度P型杂质扩散层25相邻且将其周围包围起来的中浓度P型杂质扩散层26，故击穿电压变化小，而且击穿电压本身也提高了。而且，因为中浓度P型杂质扩散层26的实效杂质浓度小于等于1×1018cm-3，故可控制击穿电压的变化使其变化更小，使功耗更少，使半导体器件的动作更稳定。还有，因为高浓度P型杂质扩散层25的杂质浓度大于等于中浓度P型杂质扩散层26的杂质浓度的100倍，故可进一步控制耐压的变化。
其次，参考图8(a)～图8(c)及图9(a)～图9(c)说明该实施例所涉及的半导体器件的制造工序。
首先，准备形成有阱21的半导体衬底。然后，如图8(a)所示，在阱21上形成元件隔离区域22。这是形成元件隔离区域22的工序。该元件隔离区域22由例如LOCOS法形成。可让元件隔离区域22的形状为例如图2所示的正八角形。需提一下，阱21的N型杂质浓度为1016cm-3级(order)。由元件隔离区域22包围起来的规定区域为活性区域23。
此时，在在用以形成LOCOS膜的氮化膜屏蔽膜上已形成了开口的状态下，事先在成为元件隔离区域22的下面的部分形成沟道阻止层24。该沟道阻止层24是通过例如在阱21内注入掺杂量1013cm-2级的N型杂质离子而形成的。结果是，形成了杂质浓度1018cm-3级的沟道阻止层24。
在形成绝缘层27的工序中，在由元件隔离区域22包围起来的活性区域23上形成由氧化膜制成的绝缘层27。之后，在活性区域23内形成低浓度杂质扩散层33。以元件隔离区域22为屏蔽膜，并注入例如掺杂量1012cm-2级的N型杂质离子，即可形成低浓度杂质扩散层33。结果是，在几乎整个活性区域23形成了杂质浓度1017cm-3级的N型低浓度杂质扩散层33。
接着，如图8(b)所示，在绝缘层27上形成电极28。该电极28是通过在衬底上形成多晶硅膜，之后再对它图案化而形成的。可使该电极28的形状为例如正八角形的环。此时电极28存在于元件隔离区域22和绝缘层27之上。而且，电极28的端部中位于绝缘层27上的端部最好是位于离元件隔离区域22的开口端部有一定距离的内侧，该规定距离最好在1.5μm左右。需提一下，元件隔离区域22的开口端部为元件隔离区域22与活性区域23的交界。
接着，如图8(c)所示，在阱21的一部分从表面朝着内部形成中浓度P型杂质扩散层26。该中浓度P型杂质扩散层26是通过向阱21内注入P型杂质离子而构成的。下面，按顺序说明中浓度P型杂质扩散层26的形成工序。
首先，用抗蚀膜涂敷(coat)衬底，之后再将它图案化，而形成具有开口的第一抗蚀膜34。最好是让开口的形状为例如正八角形。此时，最好是将第一抗蚀膜34布置在元件隔离区域22、电极28及绝缘层27上，且其开口端部位于离位于绝缘层27上的电极28的端部有规定距离的内侧。该规定距离最好在0.8μm左右。还有，通过以第一抗蚀膜34为屏蔽膜向阱2 1内注入掺杂量1013cm-2级的P型杂质离子，就能形成P型杂质浓度为1018cm-3级的中浓度P型杂质扩散层26。由在该工序中注入的P型杂质主要由以用于形成低浓度杂质扩散层33的N型杂质为主的各种N型杂质及P型杂质补偿，所以该中浓度P型杂质扩散层26的杂质浓度最终成为P型的1017cm-3级的实效杂质浓度。之后，除去第一抗蚀膜34。通过这一工序就在低浓度杂质扩散层33的上部形成了离电极28的规定距离为L2的中浓度P型杂质扩散层26。这里规定距离L2最好是大于等于0.4μm，在0.8μm左右就更好了。
接着，如图9(a)所示，在阱21的一部分从表面朝着内部形成高浓度P型杂质扩散层25。该高浓度P型杂质扩散层25的形成是通过在阱21内进一步注入P型杂质离子而进行的。下面，按顺序说明高浓度P型杂质扩散层25的形成工序。
首先，用抗蚀膜涂敷衬底，之后再将它图案化，而形成具有开口的第二抗蚀膜35。最好是让开口的形状例如为正八角形。此时，最好是第二抗蚀膜35布置在元件隔离区域22、电极28及绝缘层27上，且其开口端部位于离中浓度P型杂质扩散层26的外侧端部有规定距离的内侧。该规定距离最好在0.8μm左右。还有，通过以第二抗蚀膜35为屏蔽膜向阱21内注入掺杂量1015cm-2级的P型杂质离子，让杂质浓度1020cm-3级的高浓度P型杂质扩散层25形成在扩大为八角形的中浓度P型杂质扩散层26的中央部位，且使其结深度比中浓度P型杂质扩散层26的结深度深。在这样的结深度下就确实能使高浓度P型杂质扩散层25的底面和侧面的交界37周围成为击穿的起点，所以是很理想的。之后，除去第二抗蚀膜35。通过这一工序能够形成和中浓度P型杂质扩散层26相邻并接触着的高浓度P型杂质扩散层25。这里，该实施例中的半导体器件的高浓度P型杂质扩散层25的杂质浓度大于等于中浓度P型杂质扩散层26的杂质浓度的100倍。在制造工序中10000倍左右为上限。
接着，如图9(b)所示，将层间绝缘膜29沉积在整个衬底上以后，再在层间绝缘膜29上形成分别到达高浓度P型杂质扩散层25、电极28的各个接触孔30，30，…。
接着，如图9(c)所示，在接触孔30，30…内及层间绝缘膜29上沉积铝合金膜以后，再对它图案化，而形成连接在高浓度P型杂质扩散层25上的第一布线31和连接在电极28上的第二布线32。
需提一下，这里所说的杂质浓度和实效杂质浓度为通过工序模拟而估计出的值。不仅是工序模拟时要这样，即使是在SIMS等实际测量的浓度，只要将中浓度P型杂质扩散层26的实效杂质浓度设定为小于等于1×1018cm-3，施加低电流时的耐压就会很稳定，产生击穿现象的最小电流值也会变小。实际测得的中浓度P型杂质扩散层26的实效杂质浓度最好是大于等于1×1015cm-3小于等于1×1018cm-3。
通过上述工序，很容易实现图1及图2所示的半导体器件的结构。需提一下，为不增加制造工艺中的制造工序，最好是在和形成在半导体衬底的其它区域的晶体管中的LDD扩散层的同一个工序下形成中浓度P型杂质扩散层26。
(第二个实施例)
第二个实施例和第一个实施例的不同之处，在于：扩散到低浓度杂质扩散层33中的杂质为P型，中浓度P型杂质扩散层26的杂质浓度也不同。其它方面皆和第一个实施例一样。下面，说明和第一个实施例不一样的地方。
在该实施例中，在形成低浓度杂质扩散层33的工序中，让P型低浓度杂质扩散层33形成在活性区域23内。具体而言，以元件隔离区域22为屏蔽膜，并注入掺杂量1011cm-2级的P型杂质离子，即可在几乎整个活性区域23上形成杂质浓度1016cm-3级的P型低浓度杂质扩散层33。
然后，在形成中浓度P型杂质扩散层26的工序中，通过以第一抗蚀膜34为屏蔽膜向阱21内注入掺杂量1013cm-2级的P型杂质离子，就能形成P型杂质浓度为1017cm-3级的中浓度P型杂质扩散层26。因为高浓度P型杂质扩散层25的杂质浓度为1020cm-3级，所以高浓度P型杂质扩散层25的杂质浓度大于等于中浓度P型杂质扩散层26的杂质浓度的100倍。而且，该中浓度P型杂质扩散层26的实效杂质浓度由各种N型及P型杂质的浓度来补偿，故实效杂质浓度最终为1017cm-3级。
因为中浓度P型杂质扩散层26的杂质浓度小于等于1×1018cm-3级，所以和第一个实施例的半导体器件相比，能更确实地使该实施例的半导体器件在高浓度P型杂质扩散层25的侧面和下面的交界37附近与阱21的PN结部分稳定地产生雪崩现象。因此，半导体器件内的稳压元件在施加低电流时其耐压很稳定，产生击穿现象的最小电流值也就变低。因此，可使功耗少并使负载电路的工作很稳定。而且，因为高浓度P型杂质扩散层25的杂质浓度大于等于中浓度P型杂质扩散层26的100倍，所以更能抑制耐压的变化。还有，因低浓度杂质扩散层33为P型，所以可将击穿电压设定得比第一个实施例的高。
说明到这里的实施例，为本发明的较好的例子。但本发明却不限于这些实施例。例如，即使没有低浓度杂质扩散层33，也能控制击穿电压的偏差。
只要所形成的中浓度P型杂质扩散层26与高浓度P型杂质扩散层25相邻，并将高浓度P型杂质扩散层25的周围包围起来，且杂质浓度按高浓度P型杂质扩散层25、中浓度P型杂质扩散层26、阱21这样的顺序变低，就能得到本发明的抑制击穿电压变化提高击穿电压本身这样的效果。
在上述实施例中，中浓度P型杂质扩散层26形成在离元件隔离区域22的距离为L1的地方，即使中浓度P型杂质扩散层26紧挨着元件隔离区域22，也同样能够控制击穿电压的偏差，当它作为稳压元件工作的时候，施加低电流时的稳压就很稳定。但击穿电压随时间的变化量会有些增大。
在上述实施例中，电极28是这样的一个结构，即其终端在中浓度P型杂质扩散层26的端部和元件隔离区域22的端部之间结束，亦即终端以一个距离L2而结束，不过，即使为电极28接近中浓度P型杂质扩散层26的端部这样的结构，或者即使为一不存在电极28本身那样的结构，也同样能够控制击穿电压的偏差，当它作为稳压元件工作的时候，施加低电流时的稳压就很稳定。但击穿电压随时间的变化量会有些增大。
需提一下，在上述实施例中，用LOCOS法形成了元件隔离区域22。因为用STI法(Shallow Trench Isolation)形成元件隔离区域22时，就不设沟道阻止层24了，所以电子或者空穴就不会在元件隔离区域22和沟道阻止层24的界面被捕获。若用LOCOS法形成元件隔离区域22，电子或者空穴这样被捕捉以后，电场就从PN结中阱21朝着高浓度P型杂质扩散层25被削弱，电场会随着所捕获的电子或者空穴的量而变化。但若采用STI法，电场就不会这样变化，所以击穿电压随时间的变化就小，是很理想的。
电极28只要是导电性的材料即可，既可为多晶硅，又可为多晶硅和硅化物的叠层结构，还可为铝。如图1、图2所示，在高浓度P型杂质扩散层25上形成了一个接触孔30，在电极28上的接触孔30，30，…30在上下左右各个边分别形成了一个，不仅如此，形成多个也是可以的。
在上述实施例中，将N型和P型交换一下也是可以的。而且，还可以拥有其它的元件构造。

Claims (12)

1.一种半导体器件，其特征在于：
包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的第二导电型的中浓度杂质扩散层以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域；
所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层；
所述第二导电型的中浓度杂质扩散层为一杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的高浓度杂质扩散层的杂质浓度小的层。
2.根据权利要求1所述的半导体器件，其特征在于：
所述中浓度杂质扩散层中的所述第二导电型杂质的浓度小于等于1×1018cm-3。
3.根据权利要求1或者2所述的半导体器件，其特征在于：
所述高浓度杂质扩散层的杂质浓度大于等于所述中浓度杂质扩散层的杂质浓度的100倍。
4.一种半导体器件，其包括稳压元件，其特征在于：
所述稳压元件，包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的第二导电型的中浓度杂质扩散层以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域；
所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层；
所述第二导电型的中浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层；
所述高浓度杂质扩散层的杂质浓度大于等于所述中浓度杂质扩散层的杂质浓度的100倍。
5.根据权利要求4所述的半导体器件，其特征在于：
所述中浓度杂质扩散层中的实效杂质浓度小于等于1×1018cm-3。
6.根据权利要求1或者4所述的半导体器件，其特征在于：
所述高浓度杂质扩散层的结深度比所述中浓度杂质扩散层的结深度深。
7.根据权利要求1或者4所述的半导体器件，其特征在于：
在所述半导体层中由所述元件隔离区域包围起来的区域，形成覆盖了所述高浓度杂质扩散层及所述中浓度杂质扩散层的下面的第一导电型的低浓度杂质扩散层；
所述第一导电型的低浓度杂质扩散层，为一杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的中浓度杂质扩散层的杂质浓度小的层。
8.根据权利要求1或者4所述的半导体器件，其特征在于：
所形成的所述中浓度杂质扩散层和所述元件隔离区域之间有一段距离。
9.根据权利要求1或者4所述的半导体器件，其特征在于：
在所述半导体层中由所述元件隔离区域包围起来的区域上形成有绝缘层；
所述绝缘层上有让所述高浓度杂质扩散层的至少一部分露出的开口部分；
在所述绝缘层及所述元件隔离区域上形成有电极；
所述电极以所述高浓度杂质扩散层为中心从所述元件隔离区域延伸，终端在所述中浓度杂质扩散层的外侧的区域的上方结束。
10.一种半导体器件，其特征在于：
包括：形成在第一导电型的半导体层上且为第二导电型的高浓度杂质扩散层、所形成的与所述高浓度杂质扩散层相邻并将所述高浓度杂质扩散层的周围包围起来的第二导电型的中浓度杂质扩散层以及所形成的用以将含有所述高浓度杂质扩散层及所述中浓度杂质扩散层的区域包围起来的元件隔离区域；
所述第二导电型的高浓度杂质扩散层为一杂质浓度比所述第一导电型半导体层的杂质浓度大的层；
所述第二导电型的中浓度杂质扩散层为一杂质浓度比所述第一导电型的半导体层的杂质浓度大且比所述第二导电型的高浓度杂质扩散层的杂质浓度小的层；
所述第一导电型半导体层与所述高浓度杂质扩散层及中浓度杂质扩散层中的至少所述高浓度杂质扩散层共同努力而起稳压二极管的作用；
所述高浓度杂质扩散层的结深度比所述中浓度杂质扩散层的结深度深；
使所述中浓度杂质扩散层的所述杂质浓度比所述高浓度杂质扩散层的小，以便在所述第一导电型的半导体层和所述高浓度杂质扩散层的界面产生击穿的起点。
11.根据权利要求10所述的半导体器件，其特征在于：
产生所述击穿的起点的区域为所述高浓度杂质扩散层的底面和侧面的交界周围的区域；
所述高浓度杂质扩散层和所述中浓度杂质扩散层间的杂质浓度的浓度差大于等于100倍。
12.根据权利要求1、4或者10中之任一个权利要求所述的半导体器件，其特征在于：
所述第一导电型的半导体层为第一导电型的半导体衬底或者第一导电型的阱。
CNB2004100012077A 2003-01-09 2004-01-02 半导体器件 Expired - Fee Related CN1287470C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003002778A JP2004214575A (ja) 2003-01-09 2003-01-09 半導体装置
JP2003002778 2003-01-09

Publications (2)

Publication Number Publication Date
CN1518130A true CN1518130A (zh) 2004-08-04
CN1287470C CN1287470C (zh) 2006-11-29

Family

ID=32708878

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100012077A Expired - Fee Related CN1287470C (zh) 2003-01-09 2004-01-02 半导体器件

Country Status (5)

Country Link
US (1) US7019379B2 (zh)
JP (1) JP2004214575A (zh)
KR (1) KR100520662B1 (zh)
CN (1) CN1287470C (zh)
TW (1) TWI235498B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088037B (zh) * 2009-12-04 2013-04-17 无锡华润上华半导体有限公司 齐纳二极管及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808044B2 (ja) * 2006-02-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
JP5558901B2 (ja) 2010-04-28 2014-07-23 株式会社東芝 ダイオード及びその製造方法
CN102610657B (zh) * 2011-01-20 2015-08-19 上海华虹宏力半导体制造有限公司 钳位二极管结构及其制备方法
CN103811560A (zh) * 2012-11-07 2014-05-21 上海华虹宏力半导体制造有限公司 钳位二极管及其版图结构和其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785266A (en) * 1980-11-17 1982-05-27 Toshiba Corp Zener diode
JPS5988871A (ja) * 1982-11-12 1984-05-22 バ−・ブラウン・コ−ポレ−ション 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法
JP2724146B2 (ja) * 1987-05-29 1998-03-09 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPS63301589A (ja) 1987-05-30 1988-12-08 Nissha Printing Co Ltd 導電性回路基板の製造方法
JPH01260863A (ja) 1988-04-12 1989-10-18 Citizen Watch Co Ltd Ｐｎ接合ダイオード
JPH02194645A (ja) 1989-01-24 1990-08-01 Matsushita Electron Corp Ｃｍｏｓ半導体装置
IT1237666B (it) * 1989-10-31 1993-06-15 Sgs Thomson Microelectronics Processo per la fabbricazione di un componente limitatore della tensione di programmazione e stabilizzatore di tensione incorporato inun dispositivo elettrico con celle di memoria eeprom
JPH03180074A (ja) * 1989-12-08 1991-08-06 Fujitsu Ltd 半導体装置
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
US5296393A (en) * 1990-11-23 1994-03-22 Texas Instruments Incorporated Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
JPH04216677A (ja) * 1990-12-17 1992-08-06 Nec Kansai Ltd 定電圧ダイオード及びその製造方法
US5220218A (en) * 1991-09-23 1993-06-15 General Electric Company Radiation tolerant complementary MOS logic for bipolar/CMOS integrated circuitry
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
JP2760709B2 (ja) * 1992-07-15 1998-06-04 株式会社東芝 高耐圧のｌｄｄ構造を有する半導体装置及びその製造方法
JPH0645619A (ja) 1992-07-22 1994-02-18 Matsushita Electron Corp ツェナーダイオード
US5756387A (en) * 1994-12-30 1998-05-26 Sgs-Thomson Microelectronics S.R.L. Method for forming zener diode with high time stability and low noise
EP0746033A3 (en) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
JPH09312399A (ja) * 1995-07-14 1997-12-02 Seiko Instr Inc 半導体装置とその製造方法
JP3380117B2 (ja) * 1995-07-24 2003-02-24 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JPH0945912A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
US5952701A (en) * 1997-08-18 1999-09-14 National Semiconductor Corporation Design and fabrication of semiconductor structure having complementary channel-junction insulated-gate field-effect transistors whose gate electrodes have work functions close to mid-gap semiconductor value
JPH11163173A (ja) 1997-09-26 1999-06-18 Sony Corp 不揮発性半導体記憶装置と、その読み出し方法、及び書き込み方法
JP3164047B2 (ja) * 1997-11-28 2001-05-08 日本ビクター株式会社 半導体装置
KR100253372B1 (ko) * 1997-12-08 2000-04-15 김영환 반도체 소자 및 그 제조방법
JPH11204786A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高耐圧絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法
US6020614A (en) * 1998-03-25 2000-02-01 Worley; Eugene Robert Method of reducing substrate noise coupling in mixed signal integrated circuits
JP3472476B2 (ja) 1998-04-17 2003-12-02 松下電器産業株式会社 半導体装置及びその駆動方法
KR20000051294A (ko) * 1999-01-20 2000-08-16 김덕중 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
JP3943322B2 (ja) 2000-11-07 2007-07-11 松下電器産業株式会社 半導体装置
JP2002170888A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
US6740942B2 (en) * 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6762456B1 (en) * 2001-12-26 2004-07-13 Sirenza Microdevices, Inc. Multiple conductive plug structure including at least one conductive plug region and at least one between-conductive-plug region for lateral RF MOS devices
US6825530B1 (en) * 2003-06-11 2004-11-30 International Business Machines Corporation Zero Threshold Voltage pFET and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088037B (zh) * 2009-12-04 2013-04-17 无锡华润上华半导体有限公司 齐纳二极管及其制造方法

Also Published As

Publication number Publication date
TW200415795A (en) 2004-08-16
KR20040064235A (ko) 2004-07-16
US7019379B2 (en) 2006-03-28
US20040135225A1 (en) 2004-07-15
JP2004214575A (ja) 2004-07-29
KR100520662B1 (ko) 2005-10-11
TWI235498B (en) 2005-07-01
CN1287470C (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
JP7279277B2 (ja) 複数遮蔽トレンチゲートｆｅｔ
US10468402B1 (en) Trench diode and method of forming the same
CN1201387C (zh) 制备功率整流器装置以改变操作参数的方法及其制得的装置
US9455345B2 (en) Method and apparatus for power device with depletion structure
US8809163B2 (en) Fabricating method of trench-gate metal oxide semiconductor device
US9711550B2 (en) Pinned photodiode with a low dark current
CN101673737A (zh) 具有密封塞子的半导体槽结构及方法
CN1947261A (zh) 沟槽半导体器件及其制造方法
US9530875B2 (en) High-voltage vertical power component
CN1755945A (zh) 半导体器件
US20040253789A1 (en) Process for forming a trench power MOS device suitable for large diameter wafers
CN1440071A (zh) 半导体器件及其制造方法
CN1452251A (zh) 半导体装置及其制造方法
CN1287470C (zh) 半导体器件
CN1761071A (zh) 半导体器件及其制造方法
CN111192871A (zh) 用于静电防护的晶体管结构及其制造方法
US20130009237A1 (en) Charge balance semiconductor devices with increased mobility structures
JPH0369166A (ja) Ｍｏｓ型半導体素子の製造方法
CN101533855B (zh) 绝缘栅型半导体装置及其制造方法
KR100629606B1 (ko) 고전압 소자 영역의 게이트 산화막 질 개선방법
CN1770468A (zh) 绝缘栅型半导体装置及其制造方法
CN100342546C (zh) 电荷耦合器件及其制造方法
JP2011101018A (ja) トレンチ金属酸化物半導体電界効果トランジスタの製造方法
CN106298868A (zh) 一种超结mosfet结构及其制备方法
JP2006100694A (ja) メサ型半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20140102