CN1564334A - 多层压电复合膜结构的压电驱动器件 - Google Patents

Abstract

本发明公开了属于MEMS微驱动器器件范围的一种包括应用于微位移器和计算机硬盘读写磁头驱动臂的多层压电复合膜结构的压电驱动器件。采用常规的MEMS压电驱动器件制备方法在硅衬底上由下向上依次为硅衬底、热氧化二氧化硅层、金属钛粘附层、底电极金属铂层、1－N层压电薄膜PZT层和内电极金属铂层的复合层，再复合一层氧化硅层和一层铝引线层。，本发明采用三层并联的结构，对于同样厚度的结构，在相同的驱动电压下可以获得三倍于原悬臂梁结构的端部位移，或者在获得与原结构相同的端部位移的条件下驱动电压降为原来的三分之一，从而大大提高了悬臂梁结构的可靠性和寿命。

Description

多层压电复合膜结构的压电驱动器件

技术领域

本发明属于MEMS微驱动器器件范围，尤其包括应用于微位移器和计算机硬盘读写磁头驱动臂的一种多层压电复合膜结构的压电驱动器件。

背景技术

压电材料具有力电耦合的特性，可以直接在电能和机械能之间进行转换，因而在现代科技生活中得到广泛的应用。目前主要的产品包括压电陶瓷变压器、压电陶瓷马达等，其原理是在压电陶瓷元件上施加电脉冲信号，压电陶瓷通过逆压电效应产生机械形变，从而输出位移或者力矩。随着现代电子产品向着薄、轻、短、小的方向发展，采用MEMS(Micro-Electro-Mechanical System)加工工艺，基于压电薄膜而制备的压电MEMS器件，具有体积小、重量轻、灵敏度高、集成度高、成本低等优点，正逐步取代传统的压电陶瓷驱动器，成为研究和使用的重点。

目前，市场上较为成熟的压电MEMS产品有控制原子力显微镜针尖的压电微位移器、压电微麦克风、微扬声器等。对于应用范围较为广阔的压电微位移器来说，要求其在一定的工作电压下，具有尽可能大的输出位移或者输出力矩。但是，压电薄膜器件的输出位移或者力矩能力主要由压电薄膜的压电应变常数决定，通常压电薄膜器件工作在线性区内，压电薄膜器件的输出位移与施加的电压/电场强度成正比。但是，过高的驱动电压一方面会使得压电薄膜进入到饱和区，位移输出的增加不够明显，同时高驱动电场容易击穿压电薄膜导致整个压电薄膜器件的失效或者破坏。因此，在确定了所使用的压电薄膜类型之后，可以通过优化压电MEMS器件的结构设计来提高其位移输出能力。

当前关于压电MEMS驱动器的文献和专利中大多采用了叠层结构，即在底电极上制备具有一定厚度的单层压电薄膜，然后是制备上电极，经过刻蚀工艺形成一定的图形。该种结构具有结构简单、易于制造的优点，但是其驱动能力受到一定的限制、工作电压较大。在文献“Kenji Suzuki，Ryutaro Maeda，Jiaru Chu，Takahisa Kato and Masayuki Kurita，IEEE Trans.Mag.，Vol.39，No.2(2003)：826-831”中介绍了一种基于PZT压电薄膜的应用于计算机硬盘读写磁头控制的压电MEMS驱动器。其中PZT的厚度为2微米，PZT薄膜的平面尺寸为长600微米，宽为100微米，在4伏驱动电压下端部产生约70纳米的位移。尽管可以通过提高工作电压来增加悬臂的端部位移，但是对于集成于CMOS电路中的压电微位移驱动器来说，工作电压受到限制，因此这种结构的压电薄膜驱动器的输出位移一般低于微米量级。

发明内容

本发明的目的是提供一种多层压电复合膜结构的压电驱动器件，其特征在于：所述多层复合薄膜结构的压电驱动器件采用常规的MEMS压电驱动器件制备方法在硅衬底上由下向上依次为硅衬底、热氧化二氧化硅层、金属钛粘附层、底电极金属铂层、1-N层压电薄膜PZT层和内电极金属铂层的复合层，至第N层为压电薄膜PZT层和上电极金属铂层的复合层；再用低温PECVD(等离子体化学气相沉积)法再复合一层氧化硅层和一层铝引线层。其中，压电薄膜层和内电极层中特定部位留有上下的通孔，便于各压电薄膜层与层之间通过串联或者并联的方式进行连接以及各内电极层之间的电极互接。

所述多层压电薄膜的层数N为2-8。

本发明的有益效果：与常用的单层压电薄膜结构的MEMS驱动器相比，有如下优点：驱动电压小，是同样厚度的压电薄膜驱动器的1/3，输出位移大或者是输出力矩大，可以达到同样厚度的压电薄膜驱动器的3倍。同时，由于该种新型的多层压电薄膜驱动器的工作电压低，所以其寿命更长、可靠性更高。在制备压电薄膜时采用了多层结构，压电薄膜层与层之间通过串联或者并联的方式进行连接。该种结构设计可以减小极化电压和工作电压，在同样厚度的压电薄膜情况下可以数倍提高压电薄膜驱动器的输出位移，从而降低了能耗、提高驱动器的可靠性、延长其使用寿命。

附图说明

图1为多层压电薄膜驱动器结构的剖面图。

图2为图1的俯视图。

具体实施方式

本发明提供一种多层压电复合膜结构的压电驱动器件。该多层复合薄膜结构的压电驱动器件采用常规的MEMS压电驱动器件制备方法在硅衬底上由下向上依次为硅衬底1、热氧化二氧化硅层2、金属钛粘附层3、底电极金属铂层4、1-N层压电薄膜PZT层5和内电极金属铂层6的复合层，至第N层为压电薄膜PZT层7和上电极金属铂层8的复合层；再用低温PECVD法再复合一层氧化硅层9和一层铝引线层10。其中，压电薄膜层和内电极层中特定部位留有上下的通孔11(如图1、图2所示)，便于各压电薄膜层以及各内电极层之间的电极互接。在底电极金属铂层4上还有底电极铝引线层12。锆钛酸铅压电薄膜的层数N为2-8。

本发明基底硅衬底厚度为10～100微米，热氧化的二氧化硅的厚度为800～1200纳米，金属钛粘附层的厚度为20～30纳米，底电极金属铂层的厚度为200～500纳米，锆钛酸铅压电薄膜单层的厚度为80～120纳米，内电极金属铂层的厚度为20～30纳米，上电极金属铂层的厚度为150～200纳米，低温PECVD沉积的二氧化硅层的厚度为200～400纳米，金属铝引线的厚度为500～1000纳米。所述的多层压电薄膜驱动器的优化结构为：长度为200～1000微米，宽度为100～1000微米，锆钛酸铅压电薄膜的厚度为100纳米，内电极金属铂层的厚度为150纳米，底电极金属铂层的厚度为200纳米，热氧化的二氧化硅的厚度为1000纳米，低温PECVD二氧化硅层的厚度为1000纳米，锆钛酸铅压电薄膜的层数N为3层。

制备多层压电薄膜驱动器件按如下步骤进行：

(a)在硅衬底上热氧化生长500～1000纳米的二氧化硅层；

(b)在二氧化硅层上采用LPCVD生长100～200纳米的氮化硅层；

(c)光刻形成背硅窗口，采用RIE刻蚀背硅窗口；

(d)体硅腐蚀形成背硅腔，漂去表面的氮化硅和氧化硅层；

(e)在硅衬底上热氧化生成800～1000纳米的二氧化硅层；

(f)在正面溅射20～30纳米的金属钛和150～200纳米的金属铂；

(g)采用溶胶—凝胶法在正面制备锆钛酸铅铁电薄膜[Pb_x(Zr_yTi_1-y)O₃，组分为x＝1.1，y＝0.52]，铁电薄膜的厚度为80～120纳米，采用反应离子刻蚀或者离子束刻蚀或者湿法刻蚀的方法形成铁电薄膜的图形；

(h)在正面溅射10～100纳米的内电极金属铂，采用正胶剥离、反应离子刻蚀或者离子束刻蚀的方法形成穿孔图形；

(i)重复(g)和(h)步骤，直至制备三层锆钛酸铅薄膜和两层内电极铂；

(j)溅射150～200纳米的金属铂上电极，采用正胶剥离、反应离子刻蚀或者离子束刻蚀的方法形成上电极图形；

(k)采用等离子增强化学气相淀积法在正面形成200～300纳米的二氧化硅层，采用反应离子刻蚀或者湿法腐蚀的方法形成铝引线与上下电极的接触孔；

(l)在正面溅射400～1000纳米的金属铝，采用正胶剥离或者湿法腐蚀的方法形成铝引线：

(m)光刻形成悬臂梁图形，采用ICP或者IBE刻蚀的方法，将悬臂梁结构释放；漂去背面热氧，采用感应耦合离子刻蚀的方法，减薄背面硅层至10～50微米。

按照上述制备步骤具体制成两种复合膜结构为：

实施例一：

制备多层复合膜Si/SiO₂/Ti/Pt/PZT/Pt/PZT/Pt/PZT/Pt/SiO₂/Al，各层厚度由下向上分别为40000/800/50/200/120/20/120/200/120/50/300/1000纳米，其中悬臂梁的尺寸为600微米×60微米。

实施例二：

制备多层复合膜Si/SiO₂/Ti/Pt/PZT/Pt/PZT/Pt/PZT/Pt/SiO₂/Al，各层厚度由下向上分别为10000/800/50/200/120/20/120/20/120/50/300/1000纳米，其中悬臂梁的尺寸为600微米×100微米。

Claims (2)

1.一种多层压电复合膜结构的压电驱动器件，其特征在于：所述多层压电复合膜结构的压电驱动器件采用常规的MEMS压电驱动器件制备方法在硅衬底上由下向上依次为硅衬底、热氧化二氧化硅层、金属钛粘附层、底电极金属铂层、1-N层压电薄膜PZT层和内电极金属铂层的复合层，至第N层为压电薄膜PZT层和上电极金属铂层的复合层；再用低温PECVD法再复合一层氧化硅层和一层铝引线层；其中，压电薄膜层和内电极层中特定部位留有上下的通孔，便于各压电薄膜层与层之间通过串联或者并联的方式进行连接以及各内电极层之间的电极互接。

2.根据权利要求1所述多层压电复合膜结构的压电驱动器件，其特征在于：所述多层压电薄膜的层数N为2-8。

Images