[go: up one dir, main page]

CN1429361A - 用于在一个多线程处理器内在多个线程之间划分资源的方法和装置 - Google Patents

用于在一个多线程处理器内在多个线程之间划分资源的方法和装置 Download PDF

Info

Publication number
CN1429361A
CN1429361A CN01809728A CN01809728A CN1429361A CN 1429361 A CN1429361 A CN 1429361A CN 01809728 A CN01809728 A CN 01809728A CN 01809728 A CN01809728 A CN 01809728A CN 1429361 A CN1429361 A CN 1429361A
Authority
CN
China
Prior art keywords
thread
resource
route
memory
way
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01809728A
Other languages
English (en)
Other versions
CN1429361B (zh
Inventor
C·W·李
G·欣顿
R·克里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1429361A publication Critical patent/CN1429361A/zh
Application granted granted Critical
Publication of CN1429361B publication Critical patent/CN1429361B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/382—Pipelined decoding, e.g. using predecoding
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)

Abstract

一种划分与一个多线程处理器有关的存储器资源的方法，包含定义该存储器资源以包含分别专用于第一和第二线程的第一和第二部分。然后该存储器资源的一个第三部分被指定为在第一和第二线程之间共享。当接收到一个信息项时，(例如，与第一个线程有关而且要被保存在该存储器资源中的一条微指令)，检查最近最少使用(LRU)部分的一个历史记录以在第一或者第三部分而不是第二部分中标识一个位置作为一个最近最少使用部分。因为第二部分专用于第二线程，所以第二部分被排除在这个检查之外。

Description

用于在一个多线程处理器内 在多个线程之间划分资源的方法和装置
发明领域
本发明通常涉及多线程处理器领域，更具体地说，涉及一种用于在一个多线程处理器内划分一个处理器资源的方法和装置。
发明背景技术
多线程处理器设计近来已经被认为是一个越来越吸引人的、用于增加处理器性能的选择。在一个处理器内的多线程，特别提供了用于更有效地使用各种处理器资源、和尤其用于更有效地使用在一个处理器内的执行逻辑的可能性。具体地说，通过传送多个线程到一个处理器的执行逻辑，否则将由于在一个特定线程的处理过程中的停止或者其它延迟而成为空闲的时钟周期可以被利用以服务于另一个线程。在一个特定线程处理过程中的停止可以由在一个处理器流水线内的许多事件引起。例如，对于一条包含在一个线程内的指令的一个高速缓存未中或者一个转移预测错误(即，一个长的延迟操作)通常会导致相关线程处理过程停止。长延迟操作在执行逻辑效率上的副作用由近来在执行逻辑吞吐量中的增加而加重，其中该增加在存储器访问和检索速率中具有超前的提高。
鉴于由许多流行的操作系统、诸如Windows NT和UNIX操作系统对这种多线程计算机应用的支持，多线程计算机应用也变得越来越普遍。多线程计算机应用在多媒体领域是尤其有效的。
依据在相关处理器内使用的线程交叉或切换方案，多线程处理器大致可以被分为两类(即，精细或者粗略设计)。精细多线程设计在一个处理器内支持多个有效线程，而且通常在一个周期接一个周期的基础上交叉两个不同的线程。粗略多线程设计通常在发生某些长延迟事件、诸如一个高速缓存未中时交叉不同线程中的指令。一个粗略多线程设计在1996年5月、 The 23rd Annual International Symposium on Computer Architecture的203-212页上、由Eickemayer，R.；Johnson，R.；等人所著的“Evaluation ofMultithreaded Uniprocessors for Commercial ApplicationEnvironments”中进行了论述。在Massachusetts(麻萨诸塞州)Norwell的Kluwer Academic出版社于1994年出版的、由R.A.Iannuci等人编辑的 Multithreaded Computer Architectures：A Summary of the State of the Art的167-200页上，由Laudon，J；Gupta，A所著的“Architectural and Implementation Tradeoffsin the Design of Multiple-Context Processors”中进一步论述了在精细和粗略设计之间的区别。Laudon进一步提出了一种把一个精细设计的周期接周期的切换和一个粗略设计的完全流水线互锁(或者分块方案)组合在一起的交叉方案。为此，Laudon提出了一条让一个特定线程(或者环境)不可用于一个特定周期数的“补偿”指令。可以在发生预定事件、诸如一个高速缓存未中时发布这样一条“补偿”指令。这样，Laudon通过简单地使一个线程不可用而避免了执行一个实际的线程切换。
在一个多线程处理器内实现资源共享的地方(即，有有限的或者非重复的功能单元用于由该处理器支持的每个线程)，在这些线程之间有效地共享资源是所希望的。
附图简要说明
本发明通过示例进行了说明且不局限于附图中的图表，其中类似的标记指示类似的单元，附图包含：
图1是一个框图，说明了一个在其中可以实现本发明的处理器中的一个示范性流水线。
图2是一个框图，以一个通用多线程微处理器的形式说明了一个可以在其中实现本发明的处理器的示范性实施例。
图3是一个说明了一个示范性多线程微处理器的选定组件的框图，并且具体地描述了各个提供一个缓存(或者存储)能力的功能单元，作为在逻辑上划分以容纳多个线程。
图4是一个框图，其显示了有关一个示范性轨迹传送引擎(TDE)的各个组分的更多细节。
图5是一个说明了一个示范性轨迹高速缓存填充缓存的进一步结构细节的框图。
图6是一个说明了一个示范性轨迹高速缓存(TC)的进一步结构细节的框图。
图7是一个说明了一个示范性轨迹高速缓存(TC)的进一步构造细节的框图。
图8是一个说明了示范性线程选择逻辑的各个输入输出的框图。
图9是一个框图，其以一个线程选择状态机、以及用于一个第二线程的一个计数器和比较器的形式说明了示范性线程选择逻辑的三个示范性组件。
图10是一个说明了一个示范性线程选择状态机的示范性操作的状态图。
图11是一个说明了牺牲选择逻辑的一个示范性实施例结构细节的框图。
图12是一个流程图，说明了在一个多线程处理器内、划分诸如例如一个轨迹高速缓存的一个存储器资源的一种示范性方法。
图13是一个流程图，其利用与相关存储器资源有关的一个最近最少使用(LRU)历史记录，以一个存储器资源的示范性形式说明了划分一个资源的一种示范性方法。
图14是一个说明了一个示范性LRU历史记录数据结构的框图。
图15是一个框图，说明了与到示范性牺牲选择逻辑的输入以及从示范性牺牲选择逻辑的输出有关的更多细节。
详细说明
描述了一种用于在一个多线程处理器内划分一个处理器资源的方法和装置。在下面的描述中，为了说明起见，阐述了许多具体的细节以便提供对本发明的一个彻底了解。然而，对于本领域技术人员来说，显然没有这些具体细节也可以实践本发明。
为了本说明书起见，术语“事件”应当被用作包含对一个处理器内部或者外部的任何事件，其导致对在一个处理器内的一个指令流(宏或者微指令)服务的变化或者中断。据此，术语“事件”应当被用作包含但不局限于可以在该处理器内或者外部产生的转移指令、例外和中断。
为了本说明书起见，术语“处理器”应当被用作涉及任何能够执行一个指令(例如，宏或者微指令)序列的机器，而且应当被用作以包含但不局限于通用微处理器、专用微处理器、图形控制器、音频控制器、多媒体控制器以及微型控制器。此外，术语“处理器”应当被用作特别地涉及复杂指令集计算机(CISC)、简化指令集计算机(RISC)、或者超长指令字(VLIW)处理器。
为了本说明书起见，术语“资源”应当被用作包含一个处理器的任何单元、组件或者模块，而且应当被用作包含但不局限于一个存储器资源、一个处理资源、一个缓存资源、一个通信资源或者总线、一个定序资源或者一个转换资源。
处理器流水线
图1是一个高级框图，说明了一个在其中可以实现本发明的处理器流水线10的一个示范性实施例。流水线10包含多个流水线阶段，从一个检索指令(例如，宏指令)并且把指令送入该流水线10的取指令流水线阶段12开始。例如，一条宏指令可以从与该处理器集成或者与该处理器紧密相关的一个高速缓冲存储器中检索得到，或者可以经由一条处理器总线从一个外部主存储器中检索得到。宏指令从该取指令阶段12传送到一个解码流水线阶段14，在该阶段宏指令被转换为适于在该处理器内执行的微指令(也称为“微码”)。然后该微指令向下传送到一个分配流水线阶段16，在那儿依据可用性和需要把处理器资源分配给各个微指令。然后该微指令在被退出之前在一个执行阶段18处执行，或者在一个退出流水线阶段20处“写回”(例如，确认到一个体系结构状态)。
微处理器体系结构
图2是一个框图，以一个通用微处理器的形式说明了一个可以在其中实现本发明的处理器30的一个示范性实施例。如下描述的处理器30是一个多线程(MT)处理器，而且因此能够同时处理多个指令线程(或者环境)。然而，在该说明书中下面提供的许多示教不专门针对一个多线程处理器，并且可以在一个单线程处理器中找到应用。在一个示范性实施例中，处理器30可以包含一个能够执行Intel体系结构指令集的Intel体系结构(IA)微处理器。这样一个Intel体系结构微处理器的一个示例是由California，SantaClara的Intel公司制造的Pentium Pro微处理器或者PentiumIII微处理器。
处理器30包含一个有序前端和一个无序后端。该有序前端包含一个总线接口单元32，其起到在处理器30和一个在其中可以使用处理器30的计算机系统中的其他组件(例如，主存储器)之间的管道作用。为此，该总线接口单元32把处理器30连接到一条处理器总线(没有显示)，经由该处理器总线可以在处理器30处接收数据和控制信息以及从处理器30传送数据和控制信息。总线接口单元32包含控制经由该处理器总线的通信的前侧总线(FSB)逻辑34。总线接口单元32进一步包含一个总线队列36，其对于通过该处理器总线的通信提供一个缓冲作用。总线接口单元32被显示为从一个存储器执行单元42中接收总线请求38，以及发送探听或者总线返回40到该存储器执行单元42，该存储器执行单元42在处理器30内提供一个局部存储器能力。该存储器执行单元42包含一个统一的数据与指令高速缓存44、一个数据转换后备缓冲区(TLB)46、以及存储器排序缓存48。存储器执行单元42从一个微指令转换引擎54中接收取指令请求50，并且传送原始指令52(即，编码的宏指令)到该微指令转换引擎54。该微指令转换引擎54把接收到的宏指令转换成为一组相应微指令。
如果发生一个轨迹高速缓存未中时，该微指令转换引擎54进行操作以传送微指令到一个轨迹高速缓存62，该微指令转换引擎54事实上操作作为一个轨迹高速缓存“未中处理器”。为此，如果发生一个轨迹高速缓存未中时，微指令转换引擎54起到提供取指令和解码流水线阶段12和14的作用。显示的微指令转换引擎54包含一个下一指令指针(NIP)100、一个指令转换后备缓冲器(TLB)102、一个转移预测器104、一个指令流缓存106、一个指令预解码器108、指令控制逻辑110、一个指令解码器112、和一个转移地址计算器114。下一指令指针100、TLB 102、转移预测器104以及指令流缓存106一起构成一个转移预测单元(BPU)99。该指令解码器112和转移地址计算器114一起组成一个指令转换(IX)单元113。
下一指令指针100发布下一指令请求到统一的高速缓存44。在其中处理器30包含一个能够处理两个线程的多线程微处理器的示范性实施例中，下一指令指针100可以包含一个多路复用器(MUX)(没有显示)，其在与第一个或者第二个线程相关联的指令指针之间进行选择，用于包含在由此发布的下一指令请求内。在一个实施例中，假定用于两个线程的指令都已经被请求了，而且用于两个线程的指令流缓存106资源都还没有用尽的话，则该下一指令指针100将在一个周期接着一个周期(“往复转换”)的基础上，交叉用于第一和第二线程的下一指令请求。取决于初始请求地址是否是在一个32字节或者64字节定位行的上半部，下一指令指针请求可以用于16、32或者64字节。下一指令指针100可以由转移预测器104、转移地址计算器114或者由轨迹高速缓存62重定向，其中的一个轨迹高速缓存未中请求是最高优先级的重定向请求。
当下一指令指针100做出一个到统一高速缓存44的指令请求时，它产生一个两位的“请求标识符”，该标识符与该指令请求相关联并且起一个用于相关指令请求的“标记”作用。当响应于一个指令请求返回数据时，该统一的高速缓存44和数据一起返回下列标记或者标识符：
1.由下一指令指针100提供的“请求标识符”；
2.一个标识了返回块的三位“块标识符”；以及
3.一个标识了返回数据所属线程的“线程标识符”。
下一指令请求从下一指令指针100传送到指令TLB 102，该TLB102执行一个地址查找操作，并且传送一个物理地址到统一的高速缓存44。统一的高速缓存44传送一条相应的宏指令到指令流缓存106。每一个下一指令请求也从下一指令指针100直接传送到该指令流缓存106，以便允许该指令流缓存106标识从该统一高速缓存44接收到的一个宏指令属于哪个线程。来自第一和第二线程的宏指令然后从该指令流缓存106发布到指令预解码器108，指令预解码器108对于一个接收的指令流(宏指令)执行多个长度计算和字节标记操作。具体地说，该指令预解码器108产生一系列字节标记向量，其特别地起到把在该指令流内、要传送到指令控制逻辑110的宏指令划分开的作用。
然后为了解码目的，指令控制逻辑110利用字节标记向量来引导离散的宏指令到指令解码器112中。为了转移地址计算的目的，宏指令也从该指令控制逻辑110传送到转移地址计算器114。然后把微指令从该指令解码器112传送到轨迹传送引擎60。
在解码期间，流标记与每个微指令相关联。一个流标记指示相关微指令的一个特征，而且可以，例如，指示相关的微指令是在表示一个宏指令的一个微码序列中的第一条或者最后一条微指令。流标记包含一个“宏指令开始”(BOM)和一个“宏指令末端”(EOM)流标记。根据本发明，解码器112可以进一步解码该微指令以具有与此相关的共享资源(多处理器)(SHRMP)流标记和同步(SYNC)流标记。具体地说，一个共享资源流标记把一条微指令标识为在一个特定线程内的一个位置，和在该线程中的别处相比，在该位置处可以中断该线程(例如，重新启动或者暂停)具有较少的负后果。在本发明的一个示范性实施例中，解码器112被构造为用一个共享资源流标记标记包含一条源宏指令结尾或者开始的微指令。一个同步流标记把一个微指令标识为在一个特定线程内的一个位置，在该位置处，响应于例如在另一个线程内的一条同步指令，该线程可以与另一个线程同步。
被解码了的指令(即，微指令)从微指令转换引擎54发送到一个轨迹传送引擎60。该轨迹传送引擎60包含轨迹高速缓存62、一个轨迹转移预测器(BTB)64、一个微码定序器66和一个微码(uop)队列68。轨迹传送引擎60起一个微指令高速缓存的作用，并且是用于一个下游执行单元70的主要微指令来源。通过在该处理器流水线内提供一个微指令高速缓存功能，该轨迹传送引擎60，具体来说该轨迹高速缓存62，允许由起杠杆作用的该微指令转换引擎54执行的转换工作以提供一个增加了的微指令带宽。在一个示范性实施例中，该轨迹高速缓存62可以包含一个256组、8路组的相关存储器。在当前示范性实施例中，术语“轨迹”可以涉及存储在该轨迹高速缓存62的入口内的一序列微指令，每一个入口包含指向包含该轨迹的、在前面和正在进行的微指令的指针。以这种方式，因为在当前访问完成之前，为了获得一个后续微指令而接下来要被访问的入口的地址是已知的，所以该轨迹高速缓存62便于高性能的定序。轨迹可以被视作通过轨迹头而彼此区别的指令“块”，并且当遇到一个间接转移或者到达多个给定阈值条件中的一个时被终止，这些阈值条件诸如在单个轨迹中可以被容纳的条件转移数目或者可以组成一个轨迹的最大微指令总数。轨迹高速缓存转移预测单元64提供了与在该轨迹高速缓存62内的轨迹有关的本地转移预测。轨迹高速缓存62和微码定序器66提供微指令到微码队列68，然后微指令从该微码队列68被送到一个无序执行群集。此外，微码定序器66包含多个以微码形式体现的事件处理器，这些事件处理器67响应于一个诸如例外或者中断的事件的发生而在处理器30内实现多个操作。事件处理器67由包含在处理器30后端的一个寄存器重命名器74内的一个事件检测器(没有显示)调用。
处理器30可以被看作具有一个包含总线接口单元32、存储器执行单元42、微指令转换引擎54和轨迹传送引擎60的有序前端以及将在下面被详细描述的一个无序后端。
从微码队列68发送的微指令被接收到这个无序群集71中，该无序群集71包含一个调度器72、寄存器重命名器74、一个分配器76、一个重新排序缓存78以及一个重放队列80。该调度器72包含一组预留位置，并且操作来调度和发送用于由该执行单元70执行的微指令。寄存器重命名器74对于隐藏的整数和浮点寄存器执行一个寄存器重命名功能(在一个处理器30执行Intel体系结构指令集的地方，可以被使用来代替任意八个通用寄存器或者任意八个浮点寄存器)。分配器76依据可用性和需要进行操作以把执行单元70和群集71的资源分配给微指令。如果没有足够的资源可以用来处理一条微指令的话，分配器76负责声明一个停止信号82，该信号通过轨迹传送引擎60传送到微指令转换引擎54，如在58处所示那样。已经让它们的源字段由寄存器重命名器74调整的微指令以严格的程序次序被放置到重新排序缓存78中。当在重新排序缓存78内的微指令已经完成执行并且准备用于退出时，然后把它们从重新排序缓存162中去掉。重放队列80传送要被重放的微指令到执行单元70。
显示的执行单元70包含一个浮点执行引擎84、一个整数执行引擎86、和一个0级数据高速缓存88。在其中处理器30执行Intel体系结构指令集的一个示范性实施例中，浮点执行引擎84可以进一步执行MMX指令。
多线程实现
在图2中说明的处理器30的示范性实施例中，可以有有限的资源重复或者复制来支持一个多线程性能，并且因此必须在线程之间实现某种程度的资源共享。将要理解，使用的资源共享方案取决于该处理器能够同时处理的线程数目。因为在一个处理器内的功能单元通常提供某些缓存(或者存储)功能和传送功能，所以资源共享的发布可以被看作包含(1)存储和(2)处理/传送带宽共享组件。例如，在一个支持同时处理两个线程的处理器中，在各个功能单元内的缓存资源可以被静态地或者逻辑上在两个线程之间进行划分。类似地，由一个路径提供的、用于在两个功能单元之间传送信息的带宽必须在两个线程之间进行划分和分配。因为可以在一个处理器流水线内的多个位置处产生这些资源共享问题，根据该特定位置的指令和特征，在这些不同位置处可以使用不同的资源共享方案。将要理解：鉴于变化的功能和操作特性，不同的资源共享方案可能适于不同的位置。
图3是一个框图，说明了在图2中说明的处理器30中的选定组件，并且描述了提供一个缓存性能的各个功能单元，该缓存性能逻辑上被划分以容纳两个线程(即线程0和线程1)。通过分配在一个缓存资源内的一个第一预定组入口到一个第一线程以及分配在该缓存资源内的一个第二预定组入口到一个第二线程，可以实现用于一个功能单元缓存(或者存储)和处理设备中的两个线程的逻辑划分。具体来说，这可以通过提供两对读和写指针来实现，其中第一对读和写指针与一个第一线程相关联，而第二对读和写指针与一个第二线程相关联。第一组读和写指针可以被限制在一个缓存资源内的一个第一预定数目入口，而第二组读和写指针可以被限制在在同一个缓存资源内的一个第二预定数目入口。在示范性实施例中，显示指令流缓存106、轨迹高速缓存62、和一个指令队列103对每一个都提供了一个在第一和第二线程之间进行逻辑划分的存储容量。这些单元中的每一个还被显示为包含一个“共享”的容量，依据相应的实施例，它可以依据某些条件被动态地分配给第一个或者第二个线程。
轨迹传送引擎
作为在一个轨迹传送引擎60内的实现，以及具体地相对于一个轨迹高速缓存62，在下面描述本发明的一个实施例。然而，将要理解：本发明可以应用于划分在一个处理器内或者与一个处理器有关的任何资源，而且该轨迹传送引擎60仅仅被提供作为一个示范性实施例。
如说明提到的那样，通过提供相对小的延迟以及高的带宽，在高性能周期期间轨迹传送引擎60可以起到一个微指令主来源的作用。具体地说，对于诸如Intel体系结构x86指令集的一个CISC指令集而言，因为这种指令的可变长度使并行解码操作变得复杂，所以解码宏指令以传送微指令可以引入一个性能瓶颈。通过提供微指令的高速缓存，轨迹传送引擎60试图在某种程度上解决这个问题，因此排除了由执行单元17执行的微指令被连续解码的需要。
为了提供高速缓存微指令的高性能定序，轨迹传送引擎60创建可以方便地被标记为“轨迹”的入口(或者微指令)序列。因为在一个当前存取操作期间，以及在一个当前存取操作完成之前，一个后续入口的地址能够是已知的，所以在一个实施例中，一个轨迹可以便于定序。在一个实施例中，一个微指令轨迹仅仅可以经由一个所谓的“头部”入口进入，该“头部”入口包含一个确定该保存在连续组中的轨迹事件的一组后续入口的线性地址，每个入口(除一个尾部入口之外)包含一个指向下一入口的路线指针。类似地，每个入口(除一个头部入口之外)包含一个指向前一入口的路线指针。
在一个实施例中，该轨迹传送引擎60可以实现两种模式以提供到该处的输入或者从其中的输出。当相对于一个轨迹高速缓存62发生一个未中时，轨迹传送引擎60可以实现一种“构造模式”，这样的一个未中被传递到微指令转换引擎54上。在该“构造模式”中，该微指令转换引擎54然后将在从统一的高速缓存44接收的、或者通过经由该处理器总线执行一个存储器访问操作接收的宏指令上执行一个转换操作。微指令转换引擎54然后提供从宏指令(多条)导出的微指令到轨迹传送引擎60，该轨迹传送引擎60用这些微指令填充轨迹高速缓存62。
当发生一个轨迹高速缓存命中时，轨迹传送引擎60以一种“流模式”操作，其中一个或者多个微指令轨迹经由微指令队列68从轨迹传送引擎60、具体地说从轨迹高速缓存62传送到处理器后端。
图4是一个框图，显示了有关在图2中所示的轨迹传送引擎(TDE)60的各个组件的更多细节。形成微指令转换引擎54一部分的下一指令指针100，被显示为从轨迹转移预测单元64接收一个预测输出65。下一指令指针100提供一个可以相应于预测输出65的指令指针输出67到轨迹高速缓存62。
一个轨迹转移地址计算器(TBAC)120监控微序列器微指令队列68的输出，并且执行多个功能以提供输出到一个轨迹转移信息表格122。具体地说，该轨迹转移地址计算器120负责伪转移检测、转移目标以及转移预测操作的验证、用于为每条指令计算下一线性指令指针(NILIP)、以及用于为每条指令检测限制违背。
轨迹转移信息表格(TBIT)122存储为更新该轨迹转移预测单元64所要求的信息。该表格122还保持用于事件的信息，而且在一个实施例中，该表格被硬划分以支持多线程。当然，在一个替换实施例中，表格122可以被动态地划分。
轨迹转移信息表格122提供输入到一个轨迹转移目标缓存(轨迹BTB)124，该缓存124操作以预测“脱离轨迹”条件和“轨迹末端”转移。为此，该缓存124可以操作以使微指令无效。
当以上述提及的“构造模式”操作时，微指令经由一个轨迹高速缓存填充缓存(TCFB)125接收到轨迹高速缓存62中，在图4中显示的TCFB 125提供到轨迹高速缓存62的输入。
图5是一个说明了轨迹高速缓存填充缓存125的进一步结构细节的框图。在缓存125的一个实施例中，包含第一和第二缓存134和136，每个专用于一个特定的线程(例如，线程0和线程1)。缓存134和136中每一个都提供了用于一个相关线程的四(4)个入口，并且输出微指令到一个分段缓存138，微指令从该分段缓存138传递到轨迹高速缓存62。轨迹高速缓存填充缓存125以硬件的形式实现了一种实现该“构造模式”的构造算法，并且提供微指令定位、以及“行尾”和“轨迹末端”条件的检测。
在图4中显示的轨迹高速缓存62包含一个数据数组128以及一个相关的标记数组126。在一个实施例中，数据数组128提供一个用于12KB微指令的存储器。
图6是一个说明了与轨迹高速缓存62有关的进一步结构细节的框图。线程选择逻辑140实现一个线程选择状态机，其在一个实施例中，在一个周期接着一个周期的基础上，确定多个线程(例如，线程0或者线程1)中的哪一个被传送到一个处理器30的后续流水线阶段。
图6还说明了把轨迹高速缓存62分区成为三个部分(或者区域)，即专用于第一线程的第一部分148、专用于第二线程的第二部分152、以及在第一和第二线程之间被动态地共享的第三部分150。在该示范性实施例中，第一和第二部分148和152中每一个都包含轨迹高速缓存62的两(2)路数据数组128(以及相关的标记数组126)。第三、即共享部分150构成四(4)路数据数组128、以及相关的标记数组126。通过将在下面进一步详细描述的牺牲选择逻辑154，实现了轨迹高速缓存62的说明分区。
图7是一个框图，其依据一个实施例说明了轨迹高速缓存62的一个示范性结构。显示的标记数组126和数据数组128中每一个都包含一个八路、组结合的方案，其包含256个组，因此在每一标记和数据数组126和128内提供了总共2048个入口。显示的在标记数组126内的每个入口148都特别地为在数据128内的每个相应入口156存储标记字段信息151、一个线程位153、一个有效位155以及一个最近最少使用(LRU)位240。线程位153标记在该相关入口156内的数据为属于例如第一或者第二线程。有效位155标记在数据数组128中的相应入口156内的数据为有效或者无效。
如在图7中说明的那样，轨迹高速缓存62的一个实施例还可以进一步包含一个小型标记数组127，这是完全标记数组126的一个子集，其被用于执行高速标记匹配操作，以及用于减小与相对于轨迹高速缓存62执行一个查找相关的能量消耗。在该小型数组127上的一次命中可以被认为是“互斥的”，如将在下面进一步详细描述的那样。
线程选择逻辑
首先处理线程选择逻辑140，其特别地确定轨迹高速缓存62的输出，图8是一个说明了线程选择逻辑140的各个输入和输出的框图。显示的线程选择逻辑140从(1)一个位于微指令转换引擎接口中的轨迹高速缓存构造引擎139、(2)微指令队列68以及(3)轨迹高速缓存/微定序器控制逻辑137中获取输入。利用这些输入，线程选择逻辑140试图为一个特定的周期产生一个有利的线程选择(例如，线程0或者线程1)。在一个实施例中，在一个周期接一个周期的基础上执行线程选择并且试图最优化性能同时没有使任何一个线程的处理器资源缺乏。
显示的线程选择逻辑140的输出被传递到微码定序器66、轨迹转移预测单元60以及轨迹高速缓存62，以影响在这些单元中的每一个内的线程选择。
图9是一个说明了线程选择逻辑140的三个组件的框图，这三个组件即一个线程选择状态机160、一个用于第一线程(例如，线程0)的计数器和比较器162以及一个用于第二线程(例如，线程1)的进一步的计数器和比较器164。
显示的线程选择状态机160接收构造和模式信号161，以指示该处理器是以一种多线程(MT)还是单线程(ST)模式进行操作，而且如果以一种多线程模式进行操作的话，则指示每个线程是否是在一种构造模式中。显示的线程选择状态机160还从计数器和比较器单元162和164接收相应的完全输入172和174。该完全信号172和174指示用于一个特定线程的一个微指令阈值数量是否在该轨迹传送引擎160范围之内。在一个实施例中，单元162和164的每一个都允许在轨迹传送引擎60内的总共4×6个微指令行。响应于哪一个这样的单元负责循环它们的状态，完全信号172和174被路由到在轨迹传送引擎160内的所有单元。显示的每一个计数器比较器单元162和164从微码定序器66接收一个队列重新分配信号166，从轨迹高速缓存标记数组126接收一个清除、毁灭(nuke)、重置和存储信号集合168以及有效位170。
图10是一个状态图，说明了在图9中说明的线程选择状态机160的操作。当在多线程模式中时，该状态机试图在一个周期接一个周期的基础上时间-多路复用多个线程。当一个线程遭遇一个相对长的停止时，该状态机160试图提供全部带宽给没有被停止的线程。当多个线程(例如，线程0和线程1)经历长的延迟停止时，在某些环境中，状态机160可以要求一个一周期的磁泡(例如，如果两个线程都被停止了、而且状态机160处于“线程0”状态中以及一个“线程1”停止被删除了的话)。
回过来参考图6，会注意到：从线程选择逻辑140输出的选择信号141本身不被认为是一个“有效位”，但是相反被用作到MUX 142的一个2-1 MUX选择控制。MUX 142进行操作以在从第一线程控制144和第二线程控制146输出的控制信号之间进行选择。控制144和146的输出取决于为相关的线程设置的有效位。例如，选择信号141可以指示用于一个特定线程(例如，线程0)的一个线程入口要从该轨迹高速缓存62中输出。然而，用于相关的入口的有效位可以被设置为0，以指示一个无效的入口。
牺牲选择逻辑
如在图6中说明的那样，在一个实施例中，轨迹高速缓存62的分区可以由牺牲选择逻辑154实现。牺牲选择逻辑154负责标识一条微指令(在标记数组126和数据数组128中)被写入的路线。
图11是一个说明了牺牲选择逻辑154的一个实施例结构细节的框图。显示的牺牲选择逻辑154包含小型标记牺牲选择逻辑180、有效牺牲选择逻辑182和最近最少使用(LRU)牺牲选择逻辑184。通过一个优先级MUX 186在选择逻辑180、182和184的输出上执行一个优先级多路复用操作。由该优先级MUX 186实现的优先次序如下所示：
1.小型标记牺牲；
2.有效牺牲；以及
3.LRU牺牲。
一个多线程锁存器结构190用来把该优先级MUX的结果传递到轨迹高速缓存62。
图12是一个流程图，其依据一个实施例说明了在一个多线程处理器内、划分诸如例如轨迹高速缓存的一个存储器资源的一种示范性方法200。将参考在图12中显示的流程图描述在图11中说明的牺牲选择逻辑154的各个单元的操作。
方法200在块202处开始，在那儿小型标记牺牲选择逻辑180相对于该小型标记数组127执行一个小型标记牺牲确定。具体地说，逻辑180试图标识在一个现有有效小型标记数组入口和一个当前指令指针(例如，当前线性指令指针(CLIP))之间的一个冲突。
在判定框204处，进行关于在块202处是否定位了一个小型标记牺牲的判定。如果是这样的话，则方法200前进到块212，在那儿相关的轨迹高速缓存数据(例如，一条微指令)被写入到在该轨迹高速缓存62内所标识的牺牲入口中。因为一个小型标记命中被认为是“互斥的”，所以一个标识的小型标记牺牲由牺牲选择逻辑154给定最高的优先级。
继在判定框204处的一个否定判定之后，在块206处，由有效牺牲选择逻辑182执行一个有效牺牲判定操作。这个操作涉及通过检查存储在轨迹高速缓存62的标记数组126内的有效位155，简单地标识在轨迹高速缓存62内的一个无效入口。继在判定框208处的一个肯定判定之后，该方法200前进到块212。另一方面，继在判定框208处的一个否定判定(即，没有标识无效入口)之后，方法200继续到方框210，在那儿执行一个LRU牺牲判定操作。继在块210处的操作完成之后，该方法200再次前进到块212。方法200然后在步骤214处结束。
图13是一个流程图，其依据一个实施例，利用与相关存储器资源有关的一个LRU历史记录，以一个存储器资源的示范性形式说明了划分一个资源的一种示范性方法210。
图14是一个框图，说明了可以在方法210的执行中利用的一个示范性LRU历史记录240，将参考图10描述方法210的执行。
方法210在块222处开始，用于在牺牲选择逻辑154处接收一条微指令，以及相关的标记信息。
在块224处，标识微指令可能可以写入的一个组(例如，通过一个写入指针)。
在块226处，已经标识了一个牺牲组，该LRU牺牲选择逻辑184为相关的组检查LRU历史记录。图14说明了如在轨迹高速缓存184的标记数组126内保持的那样的LRU历史记录240，其中该LRU历史记录240为在数据数组128内的每个组包含一个LRU历史记录。
在判定框228处，LRU牺牲选择逻辑184确定指示在该组内的一个特定路线的尾部入口对于一个相关的线程(例如，线程0或者线程1)是否可用。如上所述，在一个示范性实施例中，路0和1仅仅可以用于一个第一线程(例如，线程0)，路6和7可以仅仅用于一个第二线程(例如，线程1)而且路2-5可以动态地被多个线程共享。参考用于一组N的示范性LRU历史记录，由尾部入口指示的路6作为在相关组N中的最近最少使用路。例如，假定要被高速缓存的微指令属于一个第一线程(例如，线程0)，由于路6已经仅仅专用于用于一个第二线程(例如，线程1)的微指令的存储，所以路6不会用来在第一线程中接收该微指令。
返回到图13，继在判定框228处的一个否定判定之后，LRU牺牲选择逻辑184继续为在该尾部入口后面的相关组检查在LRU历史记录252内的入口，以标识一条可以接收用于相关线程的微指令的路线。如在块230处指示的那样，LRU牺牲选择逻辑184检查尾部入口的一个预定组M(例如，三个最接近于用于该组的LRU历史记录252尾部的入口)以定位一条路线，其中该路线是相关线程可用的、最接近于该LRU历史记录尾部的路线。
在图14中提供的示例中，在用于相关组的LRU历史记录内的倒数第二个入口标识路3，其在如上所述的方案下面，将可以用来接收一条用于第一线程(例如，线程0)的微指令，这是因为路3位于轨迹高速缓存62的“共享”部分中。
图14说明了因为路3被指定用于相关微指令的存储而在相关组的LRU历史记录252内、用于路3的入口如何移动到LRU历史记录252的头部。
返回到在图13中的流程图，在块232处，标识在可以用于相关线程的相关组内的牺牲入口(即，牺牲路)，而且该微指令被写入到在该组内的那个路中。然后在步骤234处结束方法220。
图15是一个框图，说明了与到牺牲选择逻辑184的输入以及从牺牲选择逻辑184的输出有关的更多细节。在一个实施例中，牺牲选择逻辑184包含实现如上所述的方法的离散逻辑组件。在一个替换实施例中，牺牲选择逻辑184可以执行代码以实现描述的方法。具体地说，显示的逻辑接收一个7位待决多线程(PENDING_MT)信号250、一个28位最近最少使用(LRU)信号252、一个第二线程状态(NT1)信号254和一个第一线程状态(MTO)信号256作为输入。信号250指示由选择逻辑184选择以接收当前线程或者另一个线程(除了当前被考虑的一个线程以外)的一条微指令的路线，如由在前一个牺牲选择操作期间的选择逻辑184所指示的那样，或者如由与该另一个线程有关的进一步牺牲选择逻辑154所确定的那样。信号250由LRU牺牲选择逻辑184使用以确保选择逻辑184不在两个线程之间“双重选择”同一条路线，或者多个LRU牺牲选择逻辑184不在两个线程之间选择同一条路线。为此，牺牲选择逻辑184实现了离散逻辑，以防止它选择与由信号250所指示的相同的路线。
因此在一个实施例中，信号250指示先前被选择作为一个牺牲品的路线，同时LRU信号252向逻辑184提供用于相关组的LRU历史记录252。状态信号254和256向逻辑184指示哪个线程在一个处理器30内是“有效的”或者正在执行。逻辑184然后输出一个用于一个相关组的7位选择信号260，指示为了在轨迹高速缓存62内的高速缓存目的，该微指令应当被写入到在一个相关组内的哪个路线中。
通过实现一个诸如轨迹高速缓存62的资源的伪动态划分，本发明保证了在一个多线程处理器内的某一个预定最小阈值的资源容量总是被保留并且可用于一个特定线程。尽管如此，通过定义一个由两个线程都能访问的“共享”部分，本发明便于依据这种线程的要求，在多个线程之间动态地重新分配一个资源的容量。
此外，上述LRU牺牲选择方法允许命中发生在分配给一个另外的线程的路线上，但是简单地不允许这样一个命中的验证，并且迫使LRU牺牲选择算法依据一个LRU历史记录，选择一个另外的、可用于一个特定线程的路线。
如上所述，用于实现上述方法中任何一个的逻辑可以被实现作为在一个功能单元内的离散逻辑，或者可以包含一个在该处理器内执行以实现该方法的指令序列(例如，代码)。将要理解，指令序列可以存储在任何介质上，可用从该介质中检索该指令序列用于执行。这些介质的示例可以是一个可移动存储介质(例如，磁盘、CD-ROM)或者与一个处理器有关，或者包含在一个处理器内的一个存储器资源(例如，随机存取存储器(RAM)、高速缓存存储器等)。因此，任何这样的介质都应当被认为是包含一种“计算机可读的”介质，并且可以被包含在一个处理器中，或者可由在一个计算机系统内使用的一个处理器访问。
因此，已经描述了一种用于在一个多线程处理器内划分一个处理器资源的方法和装置。虽然已经参考具体的示范性实施例描述了本发明，但是显然可以对这些实施例进行各种修改和改变而不背离本发明宽阔的精神范围。因此，说明书和附图被视作是说明性的而不是限制性的。

Claims (30)

1.一种方法包含：
把一个资源的一个第一部分仅仅专用于一个第一线程；
把该资源的一个第二部分仅仅专用于一个第二线程；以及
在第一和第二线程之间动态地共享该资源的一个第三部分。
2.如权利要求1所述的方法，其特征在于：依据相应第一和第二线程的资源需求执行该资源第三部分的动态共享。
3.如权利要求1所述的方法，其特征在于：该资源包含一个存储器资源，该存储器资源包含分别专用于第一和第二线程的第一和第二部分、以及在第一和第二线程之间共享的一个第三部分，该方法包含：
标识在该存储器资源内的一个第一位置作为接收与第一个线程有关的一个信息项的一个候选位置；
确定该候选位置是否在专用于第一线程的第一或者第三部分存储器资源的范围之内；
如果该候选位置是在该存储器资源的第一或者第三部分的范围之内，则在该候选位置存储与第一线程相关的信息；以及
如果该候选位置是在该存储器资源的第二部分范围之内，则标识一个进一步的位置作为候选位置。
4.如权利要求3所述的方法，其特征在于：该存储器资源包含一个N路组关联存储器，而且其中第一部分包含专用于第一个线程的一个第一路，第二部分包含专用于第二线程的一个第二路，第三部分包含一个在第一和第二线程之间共享的第三路，其中标识第一个位置作为候选位置包含在该存储器的一个选择组内标识一个选择的路线作为一个候选路线以接收与第一个线程有关的信息项。
5.如权利要求4所述的方法，其特征在于：把进一步的位置标识为候选位置包含把在该存储器选择组内的一个另一个路线标识为候选路线以接收与第一个线程有关的信息项。
6.如权利要求4所述的方法，其特征在于：把在该选择组内的选定路线标识为候选路线包含标识在该选择组内最近最少使用的一条路线。
7.如权利要求5所述的方法，其特征在于：把在该选择组内的另一个路线标识为一条候选路线包含标识在该选择组内第二最近最少使用的一条路线。
8.如权利要求6所述的方法，包含：为该选择组检查一个最近最少使用(LRU)历史记录以标识最近最少使用的路线。
9.如权利要求8所述的方法，包含：在用于选择组的LRU历史记录内检查一组入口，在该组入口内的每个入口都指示在该选择组内的一条相应路线，其中该组入口以由一条相应路线最近最少使用率确定的一个次序进行排列，而且该候选路线的选择包含执行该组入口中的入口的一次连续检查，以定位包含第一或者第二路线的一条最近最少使用路线。
10.如权利要求4所述的方法，其特征在于：存储器包含一个轨迹高速缓冲存储器，而且其中与第一线程有关的信息项包含该第一线程的一条微指令。
11.一个资源，包含：
一个专用于由在一个多线程处理器内执行的一个第一线程使用的第一部分；
一个专用于由在该多线程处理器内执行的一个第二线程使用的第二部分；以及
由第一和第二线程共享的一个第三部分。
12.如权利要求11所述的资源，其特征在于：该资源包含一个存储器，该存储器包含选择逻辑以标识第一位置选择逻辑，其标识在该存储器资源内的一个第一位置作为一个候选位置来接收与第一个线程有关的一个信息项，以确定该候选位置是否在该存储器资源的第一或者第三部分范围之内，则在该候选位置处存储与第一个线程相关的信息，但是如果候选位置在该存储器资源的第二部分范围之内的话，则标识一个进一步的位置作为候选位置。
13.如权利要求12所述的资源，包含一个N路组关联存储器，而且其中第一部分包含一个专用于第一个线程的第一路线，第二部分包含专用于第二线程的一个第二路线，第三部分包含在第一和第二线程之间共享的第三路线。
14.如权利要求12所述的资源，其特征在于：如果选定路线包含第一或者第三路线，则该选择逻辑标识在该存储器选择组内的一个选定路线作为候选路线以接收与第一个线程有关的信息项。
15.如权利要求12所述的资源，其特征在于：如果该选定路线包含第二路线，则该选择逻辑标识在该存储器选择组内的一个另一个路线作为候选路线以接收与第一个线程有关的信息项。
16.如权利要求14所述的资源，其特征在于：通过标识在该选择组内的选定路线为在该选择组内的一条最近最少使用路线，选择逻辑标识在该选择组内的选定路线作为候选路线。
17.如权利要求15所述的资源，其特征在于：通过标识在该选择组内的另一个路线为在该选择组内的一条第二最近最少使用路线，选择逻辑标识在该选择组内的另一个路线为一条候选路线。
18.如权利要求16所述的资源，其特征在于：选择逻辑为该选择组检查一个最近最少使用(LRU)历史记录以标识最近最少使用的路线。
19.如权利要求18所述的资源，其特征在于：该选择逻辑检查在用于该选择组的LRU历史记录内的一组入口，在该组入口内的每个入口指示在该选择组内的一条相应路线，其中该组入口以由一条相应路线的最近最少使用率确定的次序进行排列，而且该候选路线的选择包含执行该组入口中的入口的一个连续检查来定位一条包含第一或者第二路线的最近最少使用路线。
20.如权利要求18所述的资源，其特征在于：该存储器包含一个轨迹高速缓冲存储器，而且其中与第一个线程有关的信息项包含第一个线程的一条微指令。
21.选择逻辑，包含：
用于标识在一个存储器资源内、与一个多线程处理器有关的一个第一位置作为一个候选位置以接收与一个第一线程有关的一个信息项的第一装置；
用于确定该候选位置是否在专用于第二线程的存储器资源的第二部分范围之内的第二装置；
其特征在于：如果该候选位置在专用于第二线程的存储器资源的第二部分范围之内，则第一装置标识在该存储器资源内的一个进一步位置作为候选位置。
22.如权利要求21所述的选择逻辑，其特征在于：该存储器资源包含一个N路组关联存储器，而且其中第一个部分包含一条专用于第一个线程的第一路线，第二部分包含一条专用于第二线程的第二路线，第三部分包含一条在第一和第二线程之间共享的第三路线，而且其中第一装置标识在该存储器的一个选择组内的一条选定路线作为一条候选路线以接收不与第一路线有关的信息。
23.如权利要求22所述的选择逻辑，其特征在于：第一装置标识在该存储器选择组内的一条另一个路线作为候选路线来接收与第一个线程有关的信息。
24.一种方法包含：
定义一个与一个多线程处理器有关的存储器资源，以包含分别专用于第一和第二线程的第一和第二部分、以及在第一和第二线程之间共享的一个第三部分；
为与第一线程有关的一个信息项，检查最近最少使用部分的一个历史记录，以标识第一或者第三部分作为可用于第一线程的一个最近最少使用部分；以及
在该最近最少使用部分内存储信息项。
25.如权利要求24所述的方法，其特征在于：对于与第一个线程有关的信息项，因为第二部分专用于第二个线程，所以该第二部分被排除在标识为最近最少使用部分之外。
26.如权利要求24所述的方法，其特征在于：该存储器资源包含一个N路组关联高速缓冲存储器，而且其中第一、第二和第三部分包含相应的第一、第二和第三路线。
27.如权利要求26所述的方法，其特征在于：检查最近最少使用部分的历史记录包含为该组关联高速缓冲存储器的一个选定组检查一个最近最少使用历史记录。
28.如权利要求24所述的方法，其特征在于：该高速缓冲存储器包含一个轨迹高速缓冲存储器，而且其中该与第一线程有关的信息项包含第一线程的一条微指令。
29.一种存储了一个指令序列的计算机可读介质，当该指令序列在一个处理器内执行时，使处理器执行下列步骤：
把一个资源的一个第一部分仅仅专用于一个第一线程；
把该资源的一个第二部分仅仅专用于一个第二线程；以及
在第一和第二线程之间动态地共享该资源的一个第三部分。
30.如权利要求29所述的计算机可读介质，其特征在于：依据相应第一和第二线程的资源需求，执行该资源第三部分的动态共享。
CN018097286A 2000-03-24 2001-01-16 用于在一个多线程处理器内在多个线程之间划分资源的方法和装置 Expired - Fee Related CN1429361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/534,191 2000-03-24
US09/534,191 US7856633B1 (en) 2000-03-24 2000-03-24 LRU cache replacement for a partitioned set associative cache
PCT/US2001/001577 WO2001077820A2 (en) 2000-03-24 2001-01-16 Method and apparatus for partitioning a resource between multiple threads within a multi-threaded processor

Publications (2)

Publication Number Publication Date
CN1429361A true CN1429361A (zh) 2003-07-09
CN1429361B CN1429361B (zh) 2010-06-23

Family

ID=24129052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN018097286A Expired - Fee Related CN1429361B (zh) 2000-03-24 2001-01-16 用于在一个多线程处理器内在多个线程之间划分资源的方法和装置

Country Status (8)

Country Link
US (1) US7856633B1 (zh)
CN (1) CN1429361B (zh)
AU (1) AU2001229567A1 (zh)
DE (1) DE10195962T1 (zh)
GB (1) GB2377529B (zh)
HK (1) HK1049529B (zh)
TW (1) TWI233051B (zh)
WO (1) WO2001077820A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100357884C (zh) * 2004-10-14 2007-12-26 国际商业机器公司 用于处理指令的方法、处理器以及系统
CN100440139C (zh) * 2005-03-18 2008-12-03 马维尔国际贸易有限公司 双线程处理器和方法
CN101194230B (zh) * 2005-06-06 2010-05-19 国际商业机器公司 具有对共享资源的访问协调的转换程序代码的方法和设备
CN102841777A (zh) * 2011-06-17 2012-12-26 飞思卡尔半导体公司 数据处理器中的分支目标缓存器寻址
CN104375887A (zh) * 2013-08-16 2015-02-25 联想(北京)有限公司 一种信息处理方法及电子设备
CN107003898A (zh) * 2014-12-19 2017-08-01 Arm 有限公司 包括至少一个具有线程模式和事务模式的资源的设备及方法
CN108182303A (zh) * 2017-12-13 2018-06-19 京微齐力(北京)科技有限公司 基于混合功能存储单元的可编程器件结构
CN108255587A (zh) * 2016-12-29 2018-07-06 展讯通信（上海）有限公司 一种同步多线程处理器
CN108830777A (zh) * 2017-04-27 2018-11-16 辉达公司 用于全面同步执行线程的技术
CN112579277A (zh) * 2020-12-24 2021-03-30 海光信息技术股份有限公司 用于同步多线程的中央处理单元、方法、设备及存储介质
CN114301858A (zh) * 2021-02-05 2022-04-08 井芯微电子技术(天津)有限公司 共享缓存系统及方法、电子设备及存储介质
WO2025189575A1 (zh) * 2024-03-12 2025-09-18 海光信息技术股份有限公司 资源分配方法、装置、电子设备和计算机可读存储介质

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7380085B2 (en) 2001-11-14 2008-05-27 Intel Corporation Memory adapted to provide dedicated and or shared memory to multiple processors and method therefor
US7127561B2 (en) 2001-12-31 2006-10-24 Intel Corporation Coherency techniques for suspending execution of a thread until a specified memory access occurs
US7363474B2 (en) 2001-12-31 2008-04-22 Intel Corporation Method and apparatus for suspending execution of a thread until a specified memory access occurs
US20030229740A1 (en) * 2002-06-10 2003-12-11 Maly John Warren Accessing resources in a microprocessor having resources of varying scope
US8024735B2 (en) 2002-06-14 2011-09-20 Intel Corporation Method and apparatus for ensuring fairness and forward progress when executing multiple threads of execution
US7529914B2 (en) * 2004-06-30 2009-05-05 Intel Corporation Method and apparatus for speculative execution of uncontended lock instructions
US8543769B2 (en) * 2009-07-27 2013-09-24 International Business Machines Corporation Fine grained cache allocation
US8745618B2 (en) * 2009-08-25 2014-06-03 International Business Machines Corporation Cache partitioning with a partition table to effect allocation of ways and rows of the cache to virtual machine in virtualized environments
WO2012117451A1 (en) * 2011-03-03 2012-09-07 Hitachi, Ltd. Storage controller and method of controlling storage controller
US20130097387A1 (en) * 2011-10-14 2013-04-18 The Board Of Trustees Of The Leland Stanford Junior University Memory-based apparatus and method
CN104461928B (zh) * 2013-09-16 2018-11-16 华为技术有限公司 划分高速缓存的方法及装置
GB2519103B (en) * 2013-10-09 2020-05-06 Advanced Risc Mach Ltd Decoding a complex program instruction corresponding to multiple micro-operations
EP3258382B1 (en) * 2016-06-14 2021-08-11 Arm Ltd A storage controller
US10606599B2 (en) * 2016-12-09 2020-03-31 Advanced Micro Devices, Inc. Operation cache
US10282296B2 (en) 2016-12-12 2019-05-07 Intel Corporation Zeroing a cache line
US10635602B2 (en) * 2017-11-14 2020-04-28 International Business Machines Corporation Address translation prior to receiving a storage reference using the address to be translated
US10698686B2 (en) * 2017-11-14 2020-06-30 International Business Machines Corporation Configurable architectural placement control
US10664181B2 (en) 2017-11-14 2020-05-26 International Business Machines Corporation Protecting in-memory configuration state registers
US10558366B2 (en) 2017-11-14 2020-02-11 International Business Machines Corporation Automatic pinning of units of memory
US10592164B2 (en) 2017-11-14 2020-03-17 International Business Machines Corporation Portions of configuration state registers in-memory
US10901738B2 (en) 2017-11-14 2021-01-26 International Business Machines Corporation Bulk store and load operations of configuration state registers
US10761751B2 (en) 2017-11-14 2020-09-01 International Business Machines Corporation Configuration state registers grouped based on functional affinity
US10642757B2 (en) 2017-11-14 2020-05-05 International Business Machines Corporation Single call to perform pin and unpin operations
US10552070B2 (en) * 2017-11-14 2020-02-04 International Business Machines Corporation Separation of memory-based configuration state registers based on groups
US10761983B2 (en) * 2017-11-14 2020-09-01 International Business Machines Corporation Memory based configuration state registers
US10496437B2 (en) 2017-11-14 2019-12-03 International Business Machines Corporation Context switch by changing memory pointers
US10540181B2 (en) * 2018-01-19 2020-01-21 Marvell World Trade Ltd. Managing branch prediction information for different contexts
US10599437B2 (en) 2018-01-19 2020-03-24 Marvell World Trade Ltd. Managing obscured branch prediction information
US11995085B2 (en) * 2022-02-25 2024-05-28 Visa International Service Association System, method, and computer program product for efficiently storing multi-threaded log data

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771138A (en) 1971-08-31 1973-11-06 Ibm Apparatus and method for serializing instructions from two independent instruction streams
JPS6145354A (ja) 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
US5228131A (en) 1988-02-24 1993-07-13 Mitsubishi Denki Kabushiki Kaisha Data processor with selectively enabled and disabled branch prediction operation
JPH06105460B2 (ja) 1988-06-07 1994-12-21 富士通株式会社 マルチプロセッサのプロセッサ切換え装置
GB8817911D0 (en) 1988-07-27 1988-09-01 Int Computers Ltd Data processing apparatus
EP0473714A1 (en) 1989-05-26 1992-03-11 Massachusetts Institute Of Technology Parallel multithreaded data processing system
GB2234613B (en) 1989-08-03 1993-07-07 Sun Microsystems Inc Method and apparatus for switching context of state elements in a microprocessor
US5167024A (en) 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
DE4129614C2 (de) 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
US5428810A (en) 1991-03-15 1995-06-27 Hewlett-Packard Company Allocation of resources of a pipelined processor by clock phase for parallel execution of dependent processes
US5430850A (en) 1991-07-22 1995-07-04 Massachusetts Institute Of Technology Data processing system with synchronization coprocessor for multiple threads
JP2520544B2 (ja) 1991-09-26 1996-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション タスクのオ―バ―ラン状態を監視する方法及びタスク実行サイクルのオ―バ―ランを検出する装置
US5357617A (en) 1991-11-22 1994-10-18 International Business Machines Corporation Method and apparatus for substantially concurrent multiple instruction thread processing by a single pipeline processor
US5875464A (en) * 1991-12-10 1999-02-23 International Business Machines Corporation Computer system with private and shared partitions in cache
RU2029359C1 (ru) 1991-12-29 1995-02-20 Вычислительный центр коллективного пользования РАН Устройство для обработки информации
US5404469A (en) 1992-02-25 1995-04-04 Industrial Technology Research Institute Multi-threaded microprocessor architecture utilizing static interleaving
US5386561A (en) 1992-03-31 1995-01-31 International Business Machines Corporation Method of integrated system load control through dynamic time-slicing in a virtual storage environment
US5452401A (en) 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5325526A (en) 1992-05-12 1994-06-28 Intel Corporation Task scheduling in a multicomputer system
JPH0695898A (ja) 1992-09-16 1994-04-08 Hitachi Ltd 仮想計算機の制御方法および仮想計算機システム
US5392437A (en) 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
JP3776449B2 (ja) 1992-12-23 2006-05-17 セントル エレクトロニク オルロジェール ソシエテ アノニム マルチタスク低電力制御装置
US5473572A (en) 1993-02-16 1995-12-05 Chips And Technologies, Inc. Power saving system for a memory controller
US5586332A (en) 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
DE69429204T2 (de) 1993-03-26 2002-07-25 Cabletron Systems Inc Ablaufssteuerungsverfahren und -gerät für ein Kommunikationsnetzwerk
JPH06314203A (ja) 1993-04-28 1994-11-08 Fujitsu Ltd コンパイラの最適化方法および装置
US5337285A (en) 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
US5454117A (en) 1993-08-25 1995-09-26 Nexgen, Inc. Configurable branch prediction for a processor performing speculative execution
US5528513A (en) 1993-11-04 1996-06-18 Digital Equipment Corp. Scheduling and admission control policy for a continuous media server
US5632038A (en) 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
US5524263A (en) 1994-02-25 1996-06-04 Intel Corporation Method and apparatus for partial and full stall handling in allocation
US5809271A (en) 1994-03-01 1998-09-15 Intel Corporation Method and apparatus for changing flow of control in a processor
JP3547482B2 (ja) 1994-04-15 2004-07-28 株式会社日立製作所 情報処理装置
US5590061A (en) 1994-05-12 1996-12-31 Apple Computer, Inc. Method and apparatus for thermal management in a computer system
US5623471A (en) 1994-05-26 1997-04-22 International Business Machines Corporation Adaptive backup for storage library
US6009454A (en) 1994-09-30 1999-12-28 Allen-Bradley Company, Llc Multi-tasking operation system for industrial controller
US5724565A (en) 1995-02-03 1998-03-03 International Business Machines Corporation Method and system for processing first and second sets of instructions by first and second types of processing systems
JPH08320797A (ja) 1995-05-24 1996-12-03 Fuji Xerox Co Ltd プログラム制御システム
JPH096633A (ja) 1995-06-07 1997-01-10 Internatl Business Mach Corp <Ibm> データ処理システムに於ける高性能多重論理経路の動作用の方法とシステム
US5996083A (en) 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US5983339A (en) 1995-08-21 1999-11-09 International Business Machines Corporation Power down system and method for pipelined logic functions
US5900025A (en) 1995-09-12 1999-05-04 Zsp Corporation Processor having a hierarchical control register file and methods for operating the same
US5701432A (en) 1995-10-13 1997-12-23 Sun Microsystems, Inc. Multi-threaded processing system having a cache that is commonly accessible to each thread
US5799180A (en) 1995-10-31 1998-08-25 Texas Instruments Incorporated Microprocessor circuits, systems, and methods passing intermediate instructions between a short forward conditional branch instruction and target instruction through pipeline, then suppressing results if branch taken
US5740417A (en) 1995-12-05 1998-04-14 Motorola, Inc. Pipelined processor operating in different power mode based on branch prediction state of branch history bit encoded as taken weakly not taken and strongly not taken states
US5701448A (en) 1995-12-15 1997-12-23 Cyrix Corporation Detecting segment limit violations for branch target when the branch unit does not supply the linear address
US5809522A (en) 1995-12-18 1998-09-15 Advanced Micro Devices, Inc. Microprocessor system with process identification tag entries to reduce cache flushing after a context switch
US5880979A (en) 1995-12-21 1999-03-09 Intel Corporation System for providing the absolute difference of unsigned values
RU2110089C1 (ru) 1995-12-22 1998-04-27 Бурцев Всеволод Сергеевич Вычислительная система
GB2311880A (en) 1996-04-03 1997-10-08 Advanced Risc Mach Ltd Partitioned cache memory
GB2311882B (en) 1996-04-04 2000-08-09 Videologic Ltd A data processing management system
KR100500002B1 (ko) 1996-08-27 2005-09-08 마츠시타 덴끼 산교 가부시키가이샤 복수의명령흐름을독립적으로처리하고,명령흐름단위로처리성능을유연하게제어하는멀티스레드프로세서
US6385715B1 (en) 1996-11-13 2002-05-07 Intel Corporation Multi-threading for a processor utilizing a replay queue
US6353844B1 (en) * 1996-12-23 2002-03-05 Silicon Graphics, Inc. Guaranteeing completion times for batch jobs without static partitioning
US6088788A (en) 1996-12-27 2000-07-11 International Business Machines Corporation Background completion of instruction and associated fetch request in a multithread processor
US5854922A (en) 1997-01-16 1998-12-29 Ford Motor Company Micro-sequencer apparatus and method of combination state machine and instruction memory
DE69814703D1 (de) 1997-01-30 2003-06-26 Sgs Thomson Microelectronics Cachespeichersystem für gleichzeitig laufende Prozesse
US6470376B1 (en) 1997-03-04 2002-10-22 Matsushita Electric Industrial Co., Ltd Processor capable of efficiently executing many asynchronous event tasks
US5835705A (en) 1997-03-11 1998-11-10 International Business Machines Corporation Method and system for performance per-thread monitoring in a multithreaded processor
GB2323188B (en) 1997-03-14 2002-02-06 Nokia Mobile Phones Ltd Enabling and disabling clocking signals to elements
US6314511B2 (en) 1997-04-03 2001-11-06 University Of Washington Mechanism for freeing registers on processors that perform dynamic out-of-order execution of instructions using renaming registers
US6314530B1 (en) 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US6366945B1 (en) * 1997-05-23 2002-04-02 Ibm Corporation Flexible dynamic partitioning of resources in a cluster computing environment
US6035374A (en) 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method of executing coded instructions in a multiprocessor having shared execution resources including active, nap, and sleep states in accordance with cache miss latency
US6161167A (en) * 1997-06-27 2000-12-12 Advanced Micro Devices, Inc. Fully associate cache employing LRU groups for cache replacement and mechanism for selecting an LRU group
US5872965A (en) 1997-06-30 1999-02-16 Sun Microsystems, Inc. System and method for performing multiway branches using a visual instruction set
US6233599B1 (en) 1997-07-10 2001-05-15 International Business Machines Corporation Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers
US5996085A (en) 1997-07-15 1999-11-30 International Business Machines Corporation Concurrent execution of machine context synchronization operations and non-interruptible instructions
JP3790021B2 (ja) 1997-08-13 2006-06-28 株式会社東芝 半導体記憶装置
US6105051A (en) 1997-10-23 2000-08-15 International Business Machines Corporation Apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor
US6212544B1 (en) 1997-10-23 2001-04-03 International Business Machines Corporation Altering thread priorities in a multithreaded processor
US6076157A (en) 1997-10-23 2000-06-13 International Business Machines Corporation Method and apparatus to force a thread switch in a multithreaded processor
US6697935B1 (en) 1997-10-23 2004-02-24 International Business Machines Corporation Method and apparatus for selecting thread switch events in a multithreaded processor
US5987492A (en) * 1997-10-31 1999-11-16 Sun Microsystems, Inc. Method and apparatus for processor sharing
US6381682B2 (en) * 1998-06-10 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for dynamically sharing memory in a multiprocessor system
US5999963A (en) * 1997-11-07 1999-12-07 Lucent Technologies, Inc. Move-to-rear list scheduling
US6442585B1 (en) * 1997-11-26 2002-08-27 Compaq Computer Corporation Method for scheduling contexts based on statistics of memory system interactions in a computer system
US6256775B1 (en) 1997-12-11 2001-07-03 International Business Machines Corporation Facilities for detailed software performance analysis in a multithreaded processor
US6182210B1 (en) 1997-12-16 2001-01-30 Intel Corporation Processor having multiple program counters and trace buffers outside an execution pipeline
US6052709A (en) 1997-12-23 2000-04-18 Bright Light Technologies, Inc. Apparatus and method for controlling delivery of unsolicited electronic mail
US5999932A (en) 1998-01-13 1999-12-07 Bright Light Technologies, Inc. System and method for filtering unsolicited electronic mail messages using data matching and heuristic processing
US6430593B1 (en) 1998-03-10 2002-08-06 Motorola Inc. Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system
US6092175A (en) 1998-04-02 2000-07-18 University Of Washington Shared register storage mechanisms for multithreaded computer systems with out-of-order execution
US6330584B1 (en) 1998-04-03 2001-12-11 Mmc Networks, Inc. Systems and methods for multi-tasking, resource sharing and execution of computer instructions
US6374286B1 (en) * 1998-04-06 2002-04-16 Rockwell Collins, Inc. Real time processor capable of concurrently running multiple independent JAVA machines
US6308279B1 (en) 1998-05-22 2001-10-23 Intel Corporation Method and apparatus for power mode transition in a multi-thread processor
US6480952B2 (en) 1998-05-26 2002-11-12 Advanced Micro Devices, Inc. Emulation coprocessor
US6205519B1 (en) * 1998-05-27 2001-03-20 Hewlett Packard Company Cache management for a multi-threaded processor
US6317820B1 (en) 1998-06-05 2001-11-13 Texas Instruments Incorporated Dual-mode VLIW architecture providing a software-controlled varying mix of instruction-level and task-level parallelism
US6289461B1 (en) 1998-06-09 2001-09-11 Placeware, Inc. Bi-directional process-to-process byte stream protocol
US6115709A (en) 1998-09-18 2000-09-05 Tacit Knowledge Systems, Inc. Method and system for constructing a knowledge profile of a user having unrestricted and restricted access portions according to respective levels of confidence of content of the portions
US6625635B1 (en) 1998-11-02 2003-09-23 International Business Machines Corporation Deterministic and preemptive thread scheduling and its use in debugging multithreaded applications
US6477562B2 (en) 1998-12-16 2002-11-05 Clearwater Networks, Inc. Prioritized instruction scheduling for multi-streaming processors
US6389449B1 (en) 1998-12-16 2002-05-14 Clearwater Networks, Inc. Interstream control and communications for multi-streaming digital processors
US7111290B1 (en) 1999-01-28 2006-09-19 Ati International Srl Profiling program execution to identify frequently-executed portions and to assist binary translation
US6493800B1 (en) * 1999-03-31 2002-12-10 International Business Machines Corporation Method and system for dynamically partitioning a shared cache
US6535905B1 (en) * 1999-04-29 2003-03-18 Intel Corporation Method and apparatus for thread switching within a multithreaded processor
US6438671B1 (en) 1999-07-01 2002-08-20 International Business Machines Corporation Generating partition corresponding real address in partitioned mode supporting system
US6542921B1 (en) * 1999-07-08 2003-04-01 Intel Corporation Method and apparatus for controlling the processing priority between multiple threads in a multithreaded processor
US6496925B1 (en) 1999-12-09 2002-12-17 Intel Corporation Method and apparatus for processing an event occurrence within a multithreaded processor
US6889319B1 (en) 1999-12-09 2005-05-03 Intel Corporation Method and apparatus for entering and exiting multiple threads within a multithreaded processor
US6357016B1 (en) 1999-12-09 2002-03-12 Intel Corporation Method and apparatus for disabling a clock signal within a multithreaded processor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100357884C (zh) * 2004-10-14 2007-12-26 国际商业机器公司 用于处理指令的方法、处理器以及系统
CN100440139C (zh) * 2005-03-18 2008-12-03 马维尔国际贸易有限公司 双线程处理器和方法
CN101194230B (zh) * 2005-06-06 2010-05-19 国际商业机器公司 具有对共享资源的访问协调的转换程序代码的方法和设备
CN102841777A (zh) * 2011-06-17 2012-12-26 飞思卡尔半导体公司 数据处理器中的分支目标缓存器寻址
CN102841777B (zh) * 2011-06-17 2016-09-28 飞思卡尔半导体公司 数据处理器中的分支目标缓存器寻址
CN104375887A (zh) * 2013-08-16 2015-02-25 联想(北京)有限公司 一种信息处理方法及电子设备
CN107003898A (zh) * 2014-12-19 2017-08-01 Arm 有限公司 包括至少一个具有线程模式和事务模式的资源的设备及方法
CN108255587A (zh) * 2016-12-29 2018-07-06 展讯通信（上海）有限公司 一种同步多线程处理器
CN108255587B (zh) * 2016-12-29 2021-08-24 展讯通信（上海）有限公司 一种同步多线程处理器
CN108830777A (zh) * 2017-04-27 2018-11-16 辉达公司 用于全面同步执行线程的技术
CN108830777B (zh) * 2017-04-27 2022-08-23 辉达公司 用于全面同步执行线程的技术
CN108182303A (zh) * 2017-12-13 2018-06-19 京微齐力(北京)科技有限公司 基于混合功能存储单元的可编程器件结构
CN108182303B (zh) * 2017-12-13 2020-08-28 京微齐力(北京)科技有限公司 基于混合功能存储单元的可编程器件结构
CN112579277A (zh) * 2020-12-24 2021-03-30 海光信息技术股份有限公司 用于同步多线程的中央处理单元、方法、设备及存储介质
CN112579277B (zh) * 2020-12-24 2022-09-16 海光信息技术股份有限公司 用于同步多线程的中央处理单元、方法、设备及存储介质
CN114301858A (zh) * 2021-02-05 2022-04-08 井芯微电子技术(天津)有限公司 共享缓存系统及方法、电子设备及存储介质
CN114301858B (zh) * 2021-02-05 2024-04-12 井芯微电子技术(天津)有限公司 共享缓存系统及方法、电子设备及存储介质
WO2025189575A1 (zh) * 2024-03-12 2025-09-18 海光信息技术股份有限公司 资源分配方法、装置、电子设备和计算机可读存储介质

Also Published As

Publication number Publication date
AU2001229567A1 (en) 2001-10-23
GB0224460D0 (en) 2002-11-27
TWI233051B (en) 2005-05-21
DE10195962T1 (de) 2003-02-20
CN1429361B (zh) 2010-06-23
US7856633B1 (en) 2010-12-21
HK1049529A1 (zh) 2003-05-16
GB2377529B (en) 2004-10-27
GB2377529A (en) 2003-01-15
HK1049529B (zh) 2005-05-13
WO2001077820A2 (en) 2001-10-18
WO2001077820A3 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
CN1429361B (zh) 用于在一个多线程处理器内在多个线程之间划分资源的方法和装置
CN1196060C (zh) 用于在一个多线程处理器内进行线程切换的方法和装置
CN1098486C (zh) 通过合并存储操作进行集中存储的处理机及方法
US6151662A (en) Data transaction typing for improved caching and prefetching characteristics
US8335911B2 (en) Dynamic allocation of resources in a threaded, heterogeneous processor
KR101493019B1 (ko) 희소 및 조밀 예측 캐쉬들을 갖는 하이브리드 브랜치 예측 장치
JP3670039B2 (ja) スーパースカラマイクロプロセッサ
CN1310134C (zh) 具有二级分支预测高速缓存的分支预测装置
US6965982B2 (en) Multithreaded processor efficiency by pre-fetching instructions for a scheduled thread
Kim et al. Warped-preexecution: A GPU pre-execution approach for improving latency hiding
US20080126771A1 (en) Branch Target Extension for an Instruction Cache
US6189089B1 (en) Apparatus and method for retiring instructions in excess of the number of accessible write ports
US5774710A (en) Cache line branch prediction scheme that shares among sets of a set associative cache
US12008375B2 (en) Branch target buffer that stores predicted set index and predicted way number of instruction cache
US20190171462A1 (en) Processing core having shared front end unit
EP3321811B1 (en) Processor with instruction cache that performs zero clock retires
CN114661358A (zh) 基于分支指令信息来访问分支目标缓冲器
EP3321810B1 (en) Processor with instruction cache that performs zero clock retires
US7149883B1 (en) Method and apparatus selectively to advance a write pointer for a queue based on the indicated validity or invalidity of an instruction stored within the queue

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20180116