CN1470099A - 大电容驱动快速转换放大器 - Google Patents

Abstract

本发明公开了一种与驱动负载(108)的放大电路(102)一起使用的振铃抑制充电和放电电路(100)，所述放大电路响应输入(104)并且能够产生相应于输入(104)的输出(106)。所述振铃抑制充电和放电电路(100)包括响应来自所述放大电路(102)的输出(112)的充电元件(120)。充电元件(120)能够在所述输入电压大于所述输出电压的预选定倍数时对负载充电。响应来自所述放大电路(102)的放电电路(130)，其包括：反馈电路(132)和分级电路(134)。反馈电路(132)在所述输出电压小于所述输入电压预选定倍数时维持差分信号。分级电路(134)响应所述差分信号，且一旦所述差分信号指出所述输出电压在所述输入电压的预选定范围内，其逐渐地减少在预选定时间周期之内使负载(108)放电的速率。

Description

大电容驱动快速转换放大器

技术领域

本发明涉及信号处理，具体地说涉及电子放大器。

背景技术

诸如那些与无线通信装置一起使用的放大电路经常要求对大电容负载进行充电和放电。如果要求放大电路具有快速转换速率，则输出级通常发生显著压降。通常，这种放大电路也引起相对转换电流的显著的偏置电流，导致偏置效率变低。而且，当驱动大电容负载时，一些放大电路引起传输线影响，诸如振铃。

因此，存在对一种具有高偏置效率的几乎是满幅度(rail-to-rail)放大电路的需要。

附图说明

图1是本发明一个实施例的方框图；

图2是本发明的一个实施例的原理框图；

图3是根据图2的放电电路的一个实施例的原理框图；

图4为示出根据本发明的示例实施例的、采用在放电电路中的放电电容的瞬态响应的图线。

具体实施方式

现在详细地介绍本发明的优选实施例。参见附图，在所有的视图中，相同的标记指相同的部件。

如图1所示，本发明的一个实施例是振铃抑制充电和放电电路100，其与放大电路102一起使用，驱动电容负载108。放大电路102响应输入104，并且能够产生相应于输入104的输出106。振铃抑制充电和放电电路100包括对来自放大电路102的输出112响应的充电元件120。可采用电流源122来维持放大电路102的合适的电特性。当输入电压大于输出电压(或者预选定的倍数)时，充电元件120对负载108进行充电。放电电路130响应来自放大电路102的输出106，并且包括反馈电路和分级电路134。反馈电路包括差分放大器132，其响应来自输出106的反馈110，并且当输出电压小于输入电压的预选定的倍数时维持差分信号。分级电路134响应差分信号，且导致负载108在差分信号被维持时在预选定的时间周期之内逐渐地放电。

分级电路134包括第一放电元件136，第一延迟元件138和至少一个第二放电元件140。通常，分级电路134也包括第二延迟元件142和第三放电元件144。第一放电元件136响应来自差分放大器132的差分信号，并且当维持差分信号时吸收来自负载108的电荷。当差分信号被解维持时，第一放电元件136基本上停止吸收来自负载108的电荷。第一延迟元件138产生第一延迟信号，该延迟信号在差分信号被维持之后，被维持片刻。一旦解维持差分信号，在第一预定的时间之后解维持第一延迟信号。当第一延迟信号被维持时，第二放电元件140吸收来自负载108的电荷，并且当第一延迟信号被解维持时，基本上停止吸收来自负载180的电荷。第二延迟元件142响应来自第一延迟元件138的第一延迟信号，并且产生第二延迟信号，该延迟信号在第一延迟信号被维持之后，被维持片刻。一旦第一延迟信号被解维持，第二延迟信号在第二预定的时间之后被解维持。当第二延迟信号被维持时，第三放电元件144吸收来自负载108的电荷，并且当第二延迟信号被解维持时，基本上停止吸收来自负载180的电荷。

当输104改变时负载必须放电时，差分放大器132检测到输入端104的电压低于输出端106的电压(或者是预定倍数)，并且导致第一放电元件136开始导电，从而使负载108放电。片刻之后，第二放电元件140和第三放电元件144开始导电，也使负载放电。一旦负载108充分地相对输入端104放电，差分放大器132引起第一放电元件停止导电。在第一延迟元件1 38引起的第一延迟之后，第二放电元件140使负载108停止放电，从而降低负载108的放电率。在第二延迟元件142引起的附加延迟之后，第三放电元件144使负载108停止放电，从而基本上结束负载108的放电。通过对放电元件136，140，144的去激励(deactivation)进行分级，分级电路134能够逐渐地减少提供给负载108的放电容量，从而防止负载108的放电过冲。

如图2所示，在根据本发明的放大器20的一个特定实施例中，放大电路202和充电放电元件一起被集成在集成电路中。在示出的实施例中，放大电路202被配置作为具有2.33(1+200k/150k)的增益的A类光测距仪(class A opamp)。这个增益在输出端206处给出了rail-to-rail电压。在输入来自具有最大输出1.27V的设备(例如，数字模拟转换器)的应用中，放大器的最大输出将是2.33×1.27V＝2.951V。在一个示例的应用中，要求放大器200使大电容负载(例如0.02μF负载)进行充电和放电。在这样的应用中，A类光测距仪将不会具有足够的充电和放电能力。因此，包括晶体管220的充电元件和包括差分放大器232的放电电路被加入以使放大电路202放大。充电晶体管220被偏置以当输入端204具有指示放大电路202要对负载充电时，从公共电压源Vdd将电荷加到输出端206。充电晶体管220必须足够大以供给足够的电流以在要求的上升时间内对负载充电。差分放大器232驱动分级电路234以当输入端204下降时使负载放电。

如图3所示，分级电路334包括具有两个沟道节点的晶体管336，第一沟道节点连接到输出端(因此也连接到负载)，第二沟道节点连接到地，栅电连接到差分放大器332的输出端。这种晶体管336在差分放大器升高之后几乎立即打开，并且开始使负载放电(负载连接到输出端306)。第一对CMOS反向器340响应来自差分放大器332的差分信号，并且控制第二放电晶体管346的“开”和“关”。类似地，第二对CMOS反向器350响应来自第一对反向器340的输出，并且控制第三放电晶体管356的“开”和“关”。

第一反向器对340的第一反向器341的晶体管都引入了相对的短延迟，从而相对迅速地使差分信号反转。第一反向器对340的第二反向器的栅充电晶体管342也引入了相对的短延迟。因此，当差分信号升高时，表明输出端306进行放电，第二放电晶体管346相对快速地“打开”。类似地，第二反向器对350的第一反向器351的晶体管都引入了相对的短延迟，从而相对快速地使差分信号反转。同样，第二反向器对350的第二反向器的栅充电晶体管352，也引入相对的短延迟。因此，当第一反相器对340的输出升高时，第三放电晶体管356相对快速地“打开”。因此，当差分放大器332的输出升高(表明要使负载放电)时，放电晶体管336，346，356都快速地被“打开”，导致对在输出端306处的负载进行快速放电。

尽管第一和第二反向器对340和350的充电晶体管342和352分别具有相对快速的响应时间，栅放电晶体管334和354具有延迟的响应时间，并且它们的输出分别被放置在放电晶体管346和356的栅处的相应电容348和358延迟。因此，当差分放大器332的输出降低时，放电晶体管336的栅处的电压几乎立即降低，从而几乎立即引起放电晶体管336基本上停止导电。然而，放电晶体管346的栅处的电压只在第一预定延迟之后降低，因此放电晶体管346在第一预定延迟期间继续从输出端306吸收电流。在等于第一预定延迟加上由栅放电晶体管354引入的延迟的第二预定延迟之后，在放电晶体管356的栅处的电压降低。因此，放电晶体管356在整个第二预定延迟期间继续从输出端306吸收电流。因此，尽管分级电路334导致所有放电晶体管336，346，和356几乎立即开始使输出端306放电，随着输出端306的电压接近标称放电值，它们引起输出端306的放电率逐渐地降低，从而防止放电过冲。通过逐渐地减少负载的放电，这种电路的稳定时间被保持很低。

可以选择放电晶体管336，346，和356，因此根据负载的特性和所希望的瞬态响应，具有不同的吸收电流，或者它们具有相同的吸收电流。类似地，根据所希望的瞬态响应，第一预定延迟可以不同于第二预定延迟，或者它们可以相同。通过在示出的电路的例子，如果负载额定为0.02μF，输出级电压将在供应幅度(rail)的100mV之内。如果第二预定延迟长于第一预定延迟，并且如果放电晶体管336包括两个并行的100×1器件，如果放电晶体管346是单个100×1器件，且如果放电晶体管356是单个20×1器件，则分级电路元件的瞬态响应400如图4所示。晶体管336具有对应于曲线436的瞬态响应，晶体管346具有对应于曲线446的瞬态响应，晶体管356具有对应于曲线456的瞬态响应。偏置电流将小于50μA，而电路将具有吸收和提供40mA的转换电流。这将提供40mA/500μA＝80的偏置效率。

尽管上面介绍的本发明的实施例示出了采用集成MOS技术的电路，很容易理解，可以用其它多种电路技术中的一种来实现本发明。例如，本发明可以利用双极技术来实现，并且甚至可以用离散电路元件来实现。

上面介绍的实施例只是作为说明性的例子。很容易理解，在不背离本发明的情况下，可以从在该说明书中公开的特定实施例中进行变化。因此，由权利要求书限定本发明的范围而不是限于上面特别地介绍的实施例。

Claims (10)

1.一种与驱动负载的放大电路一起使用的振铃抑制充电和放电电路，所述放大电路响应输入并且能够产生相应于输入的输出，所述输入具有输入电压且所述输出具有输出电压，所述振铃抑制充电和放电电路包括：

响应来自所述放大电路的输出的充电元件，其能够在所述输入电压大于所述输出电压的预选定倍数时对负载充电；和

响应来自所述放大电路的输出的放电电路，其包括：

反馈电路，其在所述输出电压小于所述输入电压预选定倍数时维持差分信号，和

响应所述差分信号的分级电路，一旦所述差分信号指出所述输出电压在所述输入电压的预选定范围内，其逐渐地减少在预选定时间周期之内使负载放电的速率。

2.如权利要求1所述的振铃抑制充电和放电电路，其中，所述反馈电路包括具有电连接到所述输入的第一差分输入和电连接到所述输出的第二差分输入的差分放大器，其中所述差分放大器被配置以当第一差分输入具有小于第二差分输入的电压时维持所述差分信号。

3.如权利要求1所述的振铃抑制充电和放电电路，其中，所述充电元件包括具有被电连接到所述放大电路的输出的第一栅的晶体管，当第一栅具有大于预选定值的电压时，所述充电元件电连接电压源到所述负载。

4.如权利要求1所述的振铃抑制充电和放电电路，其中所述分级电路包括：

响应所述差分信号的第一放电元件，当维持所述差分信号时，其从所述负载吸收电荷，并且在所述差分信号被解维持时，基本上停止从所述负载吸收电荷；

响应所述差分信号的至少一个第一延迟元件，当所述差分信号被维持时其维持第一延迟信号最小的延迟，并且在所述差分信号被解维持后的第一预定时间之后，解维持第一延迟信号；和

响应第一延迟信号的至少一个第二放电元件，当第一延迟信号被解维持时其从所述负载吸收电荷，并且当第一延迟信号被解维持时基本上停止从所述负载吸收电荷。

5.如权利要求4所述的振铃抑制充电和放电电路，其中，第一放电元件包括具有电连接到所述负载的第一沟道节点和电连接到地的第二沟道节点和第二栅节点的晶体管，所述第一放电元件响应所述差分信号，其中当所述差分信号被维持时，电荷从第一沟道节点流到第二沟道节点。

6.如权利要求4所述的振铃抑制充电和放电电路，其中，所述至少一个第一延迟元件包括：

第一反向器，其产生所述差分信号的反向复制信号；和

第二反向器，其将所述差分信号的反向复制信号反向，从而产生第一延迟信号。

7.如权利要求6所述的振铃抑制充电和放电电路，其中，第二反向器包括：

引入最小延迟的栅充电晶体管；和

引入大于所述最小延迟的延迟的栅放电晶体管。

8.如权利要求4所述的振铃抑制充电和放电电路，其中，所述至少一个第二放电元件包括具有电连接到所述负载的第三沟道节点、电连接到地的第四沟道节点和第三栅节点的晶体管，所述至少一个第二放电元件响应所述第一延迟信号，其中当第一延迟信号被维持时，电荷从第三沟道节点流到第四沟道节点。

9.如权利要求4所述的振铃抑制充电和放电电路，进一步包括：

第二延迟元件，其响应第一延迟信号，当第一延迟信号被维持时维持第二延迟信号为最小延迟，并且在第一延迟信号被解维持后的第二预定时间之后，维持第二延迟信号；和

第三放电元件，其响应第二延迟信号，当第二延迟信号被维持时从所述负载吸收电荷，并且当第二延迟信号被解维持时，基本上停止从所述负载吸收电荷。

10.一种放大器，具有输入和放大器输出，所述输入具有输入电压，所述放大器包括：

放大电路，其产生具有输出电压的输出，所述输出电压是所述输入电压预选定倍数；

充电晶体管，其具有被电连接到所述放大电路的第一栅，其在所述输出电压小于所述输入电压预选定倍数时，将电压源电连接到所述放大器输出；

差分放大器，其被配置以在所述输出电压降到低于所述输入电压的预选定倍数时维持差分信号；

第一放电晶体管，其具有电连接到所述放大器输出的第一沟道节点、电连接到地的第二沟道节点和第二栅节点，其响应所述差分信号，其中当所述差分信号被维持时，电荷从第一沟道节点流到第二沟道节点；

至少一个第一延迟元件，其响应所述差分信号，当所述差分信号被维持时其维持第一延迟信号为最小延迟，并且在所述差分信号被解维持后的第一预定时间后解维持第一延迟信号；

第二放电晶体管，其具有电连接到所述放大器输出的第三沟道节点、电连接到地的第四沟道节点和第三栅节点，其响应所述第一延迟信号，其中当所述第一延迟信号被维持时，电荷从第三沟道节点流到第四沟道节点；

第二延迟元件，其响应第一延迟信号，当第一延迟信号被维持时其维持第二延迟信号为最小延迟，并且在第一延迟分信号被解维持后的第二预定时间后解维持第二延迟信号；

第三放电晶体管，其具有电连接到所述放大器输出的第四沟道节点、电连接到地的第六沟道节点和第四栅节点，其响应所述第二延迟信号，其中当所述第二延迟信号被维持时，电荷从第三沟道节点流到第四沟道节点。

Images